CN108831973A - 发光二极管的外延片及其制作方法 - Google Patents

发光二极管的外延片及其制作方法 Download PDF

Info

Publication number
CN108831973A
CN108831973A CN201810399548.6A CN201810399548A CN108831973A CN 108831973 A CN108831973 A CN 108831973A CN 201810399548 A CN201810399548 A CN 201810399548A CN 108831973 A CN108831973 A CN 108831973A
Authority
CN
China
Prior art keywords
layer
gan
silicon substrate
gallium nitride
nitride nano
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810399548.6A
Other languages
English (en)
Other versions
CN108831973B (zh
Inventor
王群
郭炳磊
魏晓骏
董彬忠
李鹏
王江波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Suzhou Co Ltd
Original Assignee
HC Semitek Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Suzhou Co Ltd filed Critical HC Semitek Suzhou Co Ltd
Priority to CN201810399548.6A priority Critical patent/CN108831973B/zh
Publication of CN108831973A publication Critical patent/CN108831973A/zh
Application granted granted Critical
Publication of CN108831973B publication Critical patent/CN108831973B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Abstract

本发明公开了一种发光二极管的外延片及其制作方法，属于光电子制造技术领域。该外延片包括硅衬底和依次设置在硅衬底上的纳米氮化镓层、n型层、发光层和p型层，纳米氮化镓层包括形成在硅衬底上的多根氮化镓纳米线或氮化镓纳米棒，通过在硅衬底上形成纳米氮化镓层，由于纳米氮化镓层中包括形成在硅衬底上的多根氮化镓纳米线或氮化镓纳米棒，而不是一个整体的块状结构，极大的降低了纳米氮化镓层中的应力和缺陷，有利于提高后续生长的晶体质量，同时由于氮化镓纳米线或氮化镓纳米棒具有较大的比表面积，氮化镓纳米线或氮化镓纳米棒之间存在一定间隙，这样减少了对发光层向硅衬底一侧发出的光的吸收，有利于提高发光效率。

Description

发光二极管的外延片及其制作方法
技术领域
本发明涉及光电子制造技术领域，特别涉及一种发光二极管的外延片及其制作方法。
背景技术
LED(Light Emitting Diode，发光二极管)具有体积小、寿命长、功耗低等优点，目前被广泛应用于汽车信号灯、交通信号灯、显示屏以及照明设备。
目前有一种外延片包括硅衬底和在硅衬底上依次生长的u型GaN层、n型层、发光层和p型层。LED通电后，载流子(包括n型层的电子和p型层的空穴)会向发光层迁移，并在发光层中复合发光。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
u型GaN层中会存在较大的应力和较多的缺陷，这会降低后续晶体生长的质量，从而降低载流子在发光层中的复合效率，导致发光效率降低。
发明内容
为了解决现有外延片中u型GaN层中会存在较大的应力和较多的缺陷的问题，本发明实施例提供了一种发光二极管的外延片及其制作方法。所述技术方案如下：
一方面，本发明实施例提供了一种发光二极管的外延片，所述外延片包括硅衬底和依次设置在所述硅衬底上的纳米氮化镓层、n型层、发光层和p型层，所述纳米氮化镓层包括形成在所述硅衬底上的多根氮化镓纳米线或氮化镓纳米棒。
可选地，所述氮化镓纳米线和所述氮化镓纳米棒的直径为20nm～500nm。
可选地，所述氮化镓纳米线和所述氮化镓纳米棒的长度均为0.2～20μm。
另一方面，本发明实施例还提供了一种发光二极管的外延片的制作方法，所述制作方法包括：
提供一硅衬底；
在所述硅衬底上形成纳米氮化镓层，其中，所述纳米氮化镓层包括形成在所述硅衬底上的多根氮化镓纳米线或氮化镓纳米棒；
在形成有所述纳米氮化镓层的所述硅衬底上依次外延生长n型层、发光层和p型层。
可选地，所述在所述硅衬底上形成纳米氮化镓层，包括：
在所述硅衬底上形成NiCl2薄膜；
将形成有所述NiCl2薄膜的硅衬底置入化学反应容器中进行纳米氮化镓层的生长。
可选地，所述在所述硅衬底上形成NiCl2薄膜，包括：
将所述硅衬底浸入NiCl2酒精溶液中，并进行超声处理；
取出所述硅衬底并进行烘干处理。
可选地，所述超声处理的时长为20～50min。
可选地，所述烘干处理的温度为50℃～150℃。
可选地，所述纳米氮化镓层的生长温度为900℃～1300℃。
可选地，所述在所述硅衬底上形成纳米氮化镓层之后，所述制作方法还包括：
对形成有所述纳米氮化镓层的硅衬底进行退火处理。
本发明实施例提供的技术方案带来的有益效果至少包括：通过在硅衬底上形成纳米氮化镓层，由于纳米氮化镓层中包括形成在硅衬底上的多根氮化镓纳米线或氮化镓纳米棒，而不是一个整体的块状结构，极大的降低了纳米氮化镓层中的应力和缺陷，有利于提高后续生长的晶体质量，氮化镓纳米线或氮化镓纳米棒具有较大的比表面积，氮化镓纳米线或氮化镓纳米棒之间存在一定间隙，这样减少了对发光层向硅衬底一侧发出的光的吸收，同时由氮化镓纳米线或氮化镓纳米棒形成的纳米氮化镓层的表面具有较大的粗糙度，提高了对发光层发出的光的漫反射，有利于提高发光效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种发光二极管的外延片的结构示意图；
图2是本发明实施例提供的一种发光层的结构示意图；
图3是本发明实施例提供的一种发光二极管的外延片的制作方法流程图；
图4是本发明实施例提供的另一种发光二极管的制作方法的流程图；
图5～10是本发明实施例提供的一种发光二极管的外延片的制备过程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
图1是本发明实施例提供的一种发光二极管的外延片的结构示意图。如图1所示，该外延片包括硅衬底10和依次设置在硅衬底10上的纳米氮化镓层20、n型层30、发光层40和p型层60，纳米氮化镓层20包括形成在硅衬底10上的多根氮化镓纳米线或氮化镓纳米棒。
本发明实施例通过在硅衬底上形成纳米氮化镓层，由于纳米氮化镓层中包括形成在硅衬底上的多根氮化镓纳米线或氮化镓纳米棒，而不是一个整体的块状结构，极大的降低了纳米氮化镓层中的应力和缺陷，有利于提高后续生长的晶体质量，氮化镓纳米线或氮化镓纳米棒具有较大的比表面积，氮化镓纳米线或氮化镓纳米棒之间存在一定间隙，这样减少了对发光层向硅衬底一侧发出的光的吸收，同时由氮化镓纳米线或氮化镓纳米棒形成的纳米氮化镓层的表面具有较大的粗糙度，提高了对发光层发出的光的漫反射，有利于提高发光效率。
可选地，氮化镓纳米线和所述氮化镓纳米棒的直径可以为20nm～500nm。氮化镓纳米线和所述氮化镓纳米棒的区别表现在直径上的不同，氮化镓纳米线的直径通常小于氮化镓纳米棒的直径。具体地，氮化镓纳米线的直径可以为20nm～200nm，氮化镓纳米棒的直径可以为200nm～500nm，在该直径范围的氮化镓纳米线和所述氮化镓纳米棒位错密度较低，晶体质量较高，有利于生长出晶体质量较好的后续结构。
氮化镓纳米线和所述氮化镓纳米棒的长度可以均为0.2～20μm。过短和过长的氮化镓纳米线和所述氮化镓纳米棒都难以生长，且氮化镓纳米线和所述氮化镓纳米棒的长度过长就容易出现断裂，在该长度范围内的氮化镓纳米线和所述氮化镓纳米棒较容易形成。
可选地，n型层30可以为n型GaN层，n型层30的厚度可以为100～800nm，在本实施例中，n型层30的厚度为500nm。
n型层30中的Si的掺杂浓度可以为1018～1019cm-3。
图2是本发明实施例提供的一种发光层的结构示意图，如图2所示，发光层40可以包括交替层叠的10～15个周期的InxGa1-xN层41和GaN层42，0<x<1，其中，InxGa1-xN层41的厚度可以为2～4nm，GaN层42的厚度可以为9～20nm，本实施例中，InxGa1-xN层41的厚度为3nm，GaN层42的厚度为15nm。
需要说明的是，图2中所示出的InxGa1-xN层41和GaN层42的层数仅为示意，并不用以限制其各自的层数。
此外，该外延片还可以包括设置在发光层40上的p型AlyGa1-yN电子阻挡层50，其中，0.1<y<0.5，p型AlyGa1-yN电子阻挡层50的厚度可以为50nm～150nm，在本实施例中，p型AlyGa1-yN电子阻挡层50的厚度为100nm。p型AlyGa1-yN电子阻挡层50可以对电子进行阻挡，提高电子与空穴在发光层中的复合效率。
可选地，p型层60可以为p型GaN层。p型GaN层可以设置在p型AlyGa1-yN电子阻挡层50上，p型GaN层的厚度可以为100nm～800nm，在本实施例中，p型GaN层的厚度可以为500nm。
p型GaN层上还可以生长有p型接触层70，p型接触层70的厚度可以为5nm～300nm，本实施例中p型接触层70的厚度为200nm，p型接触层70可以便于后续制作电极时形成欧姆接触。
图3是本发明实施例提供的一种发光二极管的外延片的制作方法流程图，用于制作如图1所示的外延片，如图3所示，该制作方法包括：
S11：提供一硅衬底。
S12：在硅衬底上形成纳米氮化镓层。
其中，纳米氮化镓层包括形成在硅衬底上的多根氮化镓纳米线或氮化镓纳米棒。
S13：在形成有纳米氮化镓层的硅衬底上依次外延生长n型层、发光层和p型层。
本发明实施例通过在硅衬底上形成纳米氮化镓层，由于纳米氮化镓层中包括形成在硅衬底上的多根氮化镓纳米线或氮化镓纳米棒，而不是一个整体的块状结构，极大的降低了纳米氮化镓层中的应力和缺陷，有利于提高后续生长的晶体质量，氮化镓纳米线或氮化镓纳米棒具有较大的比表面积，氮化镓纳米线或氮化镓纳米棒之间存在一定间隙，这样减少了对发光层向硅衬底一侧发出的光的吸收，同时由氮化镓纳米线或氮化镓纳米棒形成的纳米氮化镓层的表面具有较大的粗糙度，提高了对发光层发出的光的漫反射，有利于提高发光效率。
图4是本发明实施例提供的另一种发光二极管的制作方法的流程图，下面结合附图5～10对图4提供的制作方法进行详细说明：
S21：提供一硅衬底。
在一种可能的实现方式中，可以对硅衬底进行单面抛光，即只对硅衬底的一面进行抛光，并对硅衬底依次进行酸洗、碱洗和去离子水清洗，以清楚硅衬底表面的杂质。
在完成对硅衬底的清洗后还可以对硅衬底进行烘干处理。
S22：在硅衬底上形成NiCl2薄膜。
S22具体可以包括如下步骤：
步骤一：将硅衬底浸入NiCl2酒精溶液中，并进行超声处理。
可选地，超声处理的时长可以为20～50min。通过进行超声处理可以使NiCl2附着在硅衬底表面。本实施例汇总，超声处理的时长为40min。
NiCl2酒精溶液的浓度可以为0.5％。
步骤二：取出硅衬底并进行烘干处理。
烘干处理的温度可以为50℃～150℃。通过烘干处理可以去除附着在硅衬底表面的酒精，从而形成NiCl2薄膜。烘干处理的温度过低，则烘干需要的时间会较长，降低了制作的效率，若温度过高可能会引起NiCl2薄膜分解。
NiCl2薄膜可以作为后续生长氮化镓纳米线或氮化镓纳米棒的催化剂，NiCl2作为催化剂可以生长出表面光滑的氮化镓纳米线或氮化镓纳米棒，以生长形成质量较好的纳米氮化镓层。
如图5所示，烘干处理后，在硅衬底10上形成有NiCl2薄膜11。由于硅衬底10只有一面进行了抛光，因此可以在硅衬底10的一个表面上形成NiCl2薄膜11，而其他区域不会形成NiCl2薄膜。
S23：将形成有NiCl2薄膜的硅衬底置入化学反应容器中进行纳米氮化镓层的生长。
如图6所示，在硅衬底10上形成有纳米氮化镓层20。
具体可以采用MOCVD(Metal-organic Chemical Vapor Deposition，金属有机化合物化学气相沉淀)技术生长纳米氮化镓层20。
实现时，可以以Ga2O3作为镓源，NH3作为氮源进行纳米氮化镓层20的生长。NH3的流量可以为100～1000ml/min，纳米氮化镓层的生长时间可以为0.08～1.2小时。
可选地，纳米氮化镓层20的生长温度可以为900℃～1300℃，该温度环境下，NiCl2薄膜会发生分解，形成Ni纳米液滴，Ni纳米液滴可以作为气相反应物的成核点，使得硅衬底10上可以生长出出大量直径均匀的氮化镓纳米线或氮化镓纳米棒。
S24：对形成有纳米氮化镓层的硅衬底进行退火处理。
具体可以将形成有纳米氮化镓层20的硅衬底10置于反应腔中，在氢气气氛中退火处理8～10分钟，以清洁衬底表面。退火处理的温度可以为600℃-900℃。
S25：在形成有纳米氮化镓层的硅衬底上生长n型层。
如图7所示，在纳米氮化镓层20上生长有n型层30。
实现时，n型层30可以为n型GaN层，n型层30的厚度可以为100～800nm，在本实施例中，n型层30的厚度为500nm。n型层30中的Si的掺杂浓度可以为1018～1019cm-3。
n型层30的生长温度可以为1000～1200℃，生长压力可以为100torr～500torr。
需要说明的是，n型层30还可以采用其他掺杂，例如Ge。
S26：在n型层上生长发光层。
如图8所示，在n型层30上生长有发光层40。
具体地，发光层40可以包括交替层叠的10～15个周期的InxGa1-xN层41和GaN层42，其中，0<x<1。
可选地，InxGa1-xN层41的厚度可以为2～4nm，GaN层42的厚度可以为9～20nm，本实施例中，InxGa1-xN层41的厚度为3nm，GaN层42的厚度为15nm。
实现时，InxGa1-xN层41的生长温度可以为720℃～829℃，生长压力可以为100～500torr。GaN层42的生长温度可以为850～959℃，生长压力可以为100～500torr。在本实施例中，InxGa1-xN层41的生长温度设置为750℃，GaN层42的生长温度设置为880℃，InxGa1-xN层41和GaN层42的生长压力均为300torr。
需要说明的是，图8中所示出的InxGa1-xN层41和GaN层42的层数仅为示意，并不用以限制其各自的层数。
S27：在发光层上生长电子阻挡层。
如图9所示，发光层40上生长有电子阻挡层50。
可选地，该电子阻挡层50可以是p型AlyGa1-yN电子阻挡层，其中，0.1<y<0.5，p型AlyGa1-yN电子阻挡层的生长温度可以为850～1000℃，生长压力可以为200～500torr。p型AlyGa1-yN电子阻挡层的厚度可以为50nm～150nm，在本实施例中，p型AlyGa1-yN电子阻挡层的厚度为100nm。
S28：在电子阻挡层上生长p型层。
如图10所示，电子阻挡层50上生长有p型层60。
可选地，p型层60可以为p型GaN层。
p型GaN层的生长温度可以为850～1080℃，生长压力可以为100～300torr。
生长的p型GaN层的厚度可以为100nm～800nm，在本实施例中，生长的p型GaN层的厚度为500nm。
S29：在p型层上生长p型接触层。
参照图1，在p型层60上生长有p型接触层70。
p型接触层70的生长温度可以为850～1050℃，生长压力可以为100～300torr。
生长的p型接触层70的厚度可以为5nm～300nm，在本实施例中，生长的p型接触层70的厚度为200nm。
在完成步骤S29后还可以对外延片在氮气气氛中退火，退火温度可以为650～850℃，退火时间可以为5～15min。在完成退火后将反应腔温度降低至室温。
在完成退火处理后可以对外延片进行后续加工，以完成LED芯片的制作。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种发光二极管的外延片，其特征在于，所述外延片包括硅衬底和依次设置在所述硅衬底上的纳米氮化镓层、n型层、发光层和p型层，所述纳米氮化镓层包括形成在所述硅衬底上的多根氮化镓纳米线或氮化镓纳米棒。
2.根据权利要求1所述的外延片，其特征在于，所述氮化镓纳米线和所述氮化镓纳米棒的直径为20nm～500nm。
3.根据权利要求1所述的外延片，其特征在于，所述氮化镓纳米线和所述氮化镓纳米棒的长度均为0.2～20μm。
4.一种发光二极管的外延片的制作方法，其特征在于，所述制作方法包括：
提供一硅衬底；
在所述硅衬底上形成纳米氮化镓层，其中，所述纳米氮化镓层包括形成在所述硅衬底上的多根氮化镓纳米线或氮化镓纳米棒；
在形成有所述纳米氮化镓层的所述硅衬底上依次外延生长n型层、发光层和p型层。
5.根据权利要求4所述的制作方法，其特征在于，所述在所述硅衬底上形成纳米氮化镓层，包括：
在所述硅衬底上形成NiCl2薄膜；
将形成有所述NiCl2薄膜的硅衬底置入化学反应容器中进行纳米氮化镓层的生长。
6.根据权利要求5所述的制作方法，其特征在于，所述在所述硅衬底上形成NiCl2薄膜，包括：
将所述硅衬底浸入NiCl2酒精溶液中，并进行超声处理；
取出所述硅衬底并进行烘干处理。
7.根据权利要求6所述的制作方法，其特征在于，所述超声处理的时长为20～50min。
8.根据权利要求6所述的制作方法，其特征在于，所述烘干处理的温度为50℃～150℃。
9.根据权利要求4～8任一项所述的制作方法，其特征在于，所述纳米氮化镓层的生长温度为900℃～1300℃。
10.根据权利要求4～8任一项所述的制作方法，其特征在于，所述在所述硅衬底上形成纳米氮化镓层之后，所述制作方法还包括：
对形成有所述纳米氮化镓层的硅衬底进行退火处理。
CN201810399548.6A 2018-04-28 2018-04-28 发光二极管的外延片的制作方法 Active CN108831973B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810399548.6A CN108831973B (zh) 2018-04-28 2018-04-28 发光二极管的外延片的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810399548.6A CN108831973B (zh) 2018-04-28 2018-04-28 发光二极管的外延片的制作方法

Publications (2)

Publication Number Publication Date
CN108831973A true CN108831973A (zh) 2018-11-16
CN108831973B CN108831973B (zh) 2019-10-08

Family

ID=64155782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810399548.6A Active CN108831973B (zh) 2018-04-28 2018-04-28 发光二极管的外延片的制作方法

Country Status (1)

Country Link
CN (1) CN108831973B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110335926A (zh) * 2019-05-13 2019-10-15 夕心科技（上海）有限公司 一种基于GaN的LED外延片及其制备方法
CN115842077A (zh) * 2023-02-10 2023-03-24 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101510504A (zh) * 2009-03-13 2009-08-19 苏州纳晶光电有限公司 半导体薄膜的纳区横向外延生长方法
CN102842490A (zh) * 2012-08-17 2012-12-26 马鞍山圆融光电科技有限公司 一种化合物半导体薄膜的自组装生长方法
CN105405745A (zh) * 2015-11-10 2016-03-16 中国科学院半导体研究所 立式iii-v族锑化物半导体单晶薄膜的制备方法
CN105932117A (zh) * 2016-06-07 2016-09-07 太原理工大学 一种GaN基LED外延结构及其制备方法
CN106981549A (zh) * 2017-04-19 2017-07-25 华南理工大学 生长在硅衬底上的氮化镓纳米柱led外延片及其制备方法
CN107046088A (zh) * 2017-02-06 2017-08-15 华南理工大学 生长在Si(111)衬底上的GaN纳米柱及其制备方法和应用

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101510504A (zh) * 2009-03-13 2009-08-19 苏州纳晶光电有限公司 半导体薄膜的纳区横向外延生长方法
CN102842490A (zh) * 2012-08-17 2012-12-26 马鞍山圆融光电科技有限公司 一种化合物半导体薄膜的自组装生长方法
CN105405745A (zh) * 2015-11-10 2016-03-16 中国科学院半导体研究所 立式iii-v族锑化物半导体单晶薄膜的制备方法
CN105932117A (zh) * 2016-06-07 2016-09-07 太原理工大学 一种GaN基LED外延结构及其制备方法
CN107046088A (zh) * 2017-02-06 2017-08-15 华南理工大学 生长在Si(111)衬底上的GaN纳米柱及其制备方法和应用
CN106981549A (zh) * 2017-04-19 2017-07-25 华南理工大学 生长在硅衬底上的氮化镓纳米柱led外延片及其制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110335926A (zh) * 2019-05-13 2019-10-15 夕心科技（上海）有限公司 一种基于GaN的LED外延片及其制备方法
WO2020228336A1 (zh) * 2019-05-13 2020-11-19 夕心科技（上海）有限公司 一种基于GaN的LED外延片及其制备方法
CN115842077A (zh) * 2023-02-10 2023-03-24 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN115842077B (zh) * 2023-02-10 2023-04-28 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Also Published As

Publication number Publication date
CN108831973B (zh) 2019-10-08

Similar Documents

Publication Publication Date Title
CN106374023B (zh) 生长在镓酸锂衬底上的非极性纳米柱led及其制备方法
CN106783948B (zh) 生长在Si衬底上的InN纳米柱外延片及其制备方法
KR20080031292A (ko) 기판 및 반도체 발광 소자
CN106711295B (zh) 一种GaN基发光二极管外延片的生长方法
CN108336203A (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN109103303B (zh) 一种发光二极管外延片的制备方法及发光二极管外延片
CN114256395B (zh) 一种led外延片、外延生长方法及led芯片
CN108831973B (zh) 发光二极管的外延片的制作方法
CN109786518A (zh) 一种发光二极管的外延片及其制备方法
US20140306256A1 (en) Light emitting diode
CN107275448A (zh) 一种发光二极管的外延片及制备方法
US9269856B2 (en) Method for making light emitting diode
CN106972083B (zh) 一种发光二极管的外延片的制备方法
CN106848017B (zh) 一种GaN基发光二极管的外延片及其生长方法
CN103682025A (zh) 一种深紫外二极管外延片、芯片及其制备方法
CN113707776B (zh) AlN基紫外发光二极管的外延片及其制作方法
CN109994580A (zh) 发光二极管的外延片及其制作方法
CN101807648B (zh) 引入式粗化氮极性面氮化镓基发光二极管及其制作方法
CN1964081A (zh) 氧化锌基的蓝光发光二极管及其制备方法
US20150280063A1 (en) Light emitting diode
CN108461589B (zh) 一种发光二极管的外延片及其制作方法
CN102465334A (zh) 一种氮化镓基led外延层的生长方法
JP3157124U (ja) 窒化ガリウム系発光ダイオードの構造
CN107134517A (zh) 一种led外延生长方法
CN108470803B (zh) 一种发光二极管的外延片及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant