CN102832129A

CN102832129A - 一种半导体器件的制造方法

Info

Publication number: CN102832129A
Application number: CN2011101634759A
Authority: CN
Inventors: 禹国宾; 洪中山
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2011-06-17
Filing date: 2011-06-17
Publication date: 2012-12-19
Anticipated expiration: 2031-06-17
Also published as: CN102832129B

Abstract

本发明提供一种半导体器件的制造方法，包括：提供一个半导体衬底，在所述半导体衬底上形成有栅极结构；在所述半导体衬底中将要形成源/漏区的部分形成凹槽；在所述凹槽中形成第一金属镍层并且执行退火处理，以在所述凹槽的底部和侧壁上形成NiSi₂层；去除所述凹槽底部的NiSi₂层，保留所述凹槽侧壁上的NiSi₂层；形成硅帽层以填充所述凹槽；在所述半导体衬底上形成第二金属镍层并且执行退火处理，以在所述硅帽层上以及所述栅极结构的顶部形成NiSi层。根据本发明，可以在NiSi层的侧壁形成NiSi₂层，此NiSi₂层能够阻止NiSi对半导体器件沟道的侵蚀，减小接触电阻，进而提高半导体器件制造的成品率。

Description

一种半导体器件的制造方法

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种减少硅化镍（NiSi）对半导体器件沟道的侵蚀的方法。

背景技术

基于较窄的线宽、较小的薄层电阻和较少的硅消耗量等优点，硅化镍（NiSi）已经被广泛用作接触（contact）金属硅化物。现有的MOS晶体管工艺中，通常按照下列工艺次序在栅极、源极和漏极的表面形成硅化镍（NiSi）：预清洗半导体衬底表面→沉积镍金属层和TiN保护层→进行第一次退火→选择性蚀刻去除未与硅发生反应的镍→进行第二次退火。在上述退火处理的过程中，所形成的硅化镍（NiSi）会横向侵蚀栅极下方的沟道区，如图1所示；这种横向侵蚀会导致晶体管元件的电短路，例如在晶体管源、漏和阱之间的电短路，从而最终导致半导体器件成品的低良率。

上述侵蚀现象与金属硅化物在形成阶段的不稳定性以及金属的高扩散性有关，在镍（Ni）硅化物的形成阶段就存在不同的分子态，例如Ni₂Si，Ni₃Si和Ni₃₁Si₁₂，这些分子态的镍（Ni）硅化物的电阻率较高，不适合直接作为接触层，在随后的阶段会进一步转变成电阻率较低的硅化镍（NiSi）；在更高的温度下，硅化镍（NiSi）转变为热动力学稳定的分子态NiSi₂，NiSi₂的形成会多消耗额外的硅，并且在半导体芯片中存在的热力学应力的作用下会加剧硅化镍（NiSi）对晶体管沟道区的横向侵蚀。

因此，需要一种半导体器件的制造方法，期望该方法能够有效地解决上述问题，以便提高半导体器件制造的成品率。

发明内容

针对现有技术的不足，本发明提供了一种半导体器件的制造方法，包括：提供一个半导体衬底，在所述半导体衬底上形成有栅极结构；在所述半导体衬底中将要形成源/漏区的部分形成凹槽；在所述凹槽中形成第一金属镍层并且执行退火处理，以在所述凹槽的底部和侧壁上形成NiSi₂层；去除所述凹槽底部的NiSi₂层，保留所述凹槽侧壁上的NiSi₂层；形成硅帽层以填充所述凹槽；在所述半导体衬底上形成第二金属镍层并且执行退火处理，以在所述硅帽层上以及所述栅极结构的顶部形成NiSi层。

在本发明的方法中，采用干法蚀刻形成所述凹槽；所述凹槽的深度为10-200埃。

在本发明的方法中，所述第一金属镍层的厚度为10-200埃。

在本发明的方法中，所述退火处理是激光退火、峰值退火或者均温退火。

在本发明的方法中，在所述退火处理之前，还包括在形成的所述金属镍层上形成Ti/TiN保护层。

在本发明的方法中，所述退火处理包括：对所述半导体衬底进行第一次退火处理；去除未与硅发生反应的金属镍层；对所述半导体衬底进行第二次退火处理。

在本发明的方法中，采用外延生长工艺形成所述硅帽层；所述硅帽层的厚度为20-400埃。

在本发明的方法中，采用干法蚀刻去除所述凹槽底部的NiSi₂层。

在本发明的方法中，还包括在形成所述凹槽前在所述半导体衬底和栅极结构上形成硬掩膜层的步骤。

在本发明的方法中，所述硬掩膜层在形成第二金属镍层之前被去除；所述硬掩膜层为氧化物层。

在本发明的方法中，所述栅极结构包括依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。

在本发明的方法中，在所述半导体衬底上形成有位于所述栅极结构两侧且紧靠所述栅极结构的间隙壁结构。

根据本发明，通过两步沉积镍（Ni）层，最终在NiSi层的侧壁形成NiSi₂层，此NiSi₂层能够阻止NiSi对半导体器件沟道的侵蚀，同时可以减小接触电阻，从而提高半导体器件制造的成品率。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1是硅化镍（NiSi）对半导体器件沟道的侵蚀的示意图；

图2A-图2G是根据本发明示例性实施例的方法减少硅化镍（NiSi）对半导体器件沟道的侵蚀的各步骤的示意性剖面图；

图3是根据本发明示例性实施例的方法减少硅化镍（NiSi）对半导体器件沟道的侵蚀的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何减少硅化镍（NiSi）对半导体器件沟道的侵蚀。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

下面，仅以PMOS晶体管为例，参照图2A-图2G和图3来描述根据本发明示例性实施例的方法减少硅化镍（NiSi）对半导体器件沟道的侵蚀的详细步骤。

参照图2A-图2G，其中示出了根据本发明示例性实施例的方法减少硅化镍（NiSi）对半导体器件沟道的侵蚀的各步骤的示意性剖面图。

首先，如图2A所示，提供半导体衬底100，所述半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。作为示例，在本实施例中，半导体衬底100选用单晶硅材料构成。在所述半导体衬底100中还可以形成有隔离槽、埋层（图中未示出）等。此外，对于PMOS晶体管而言，所述半导体衬底100中还可以形成有N阱（图中未示出），并且在形成栅极结构之前，可以对整个N阱进行一次小剂量硼注入，用于调整PMOS晶体管的阈值电压V_th。

在所述半导体衬底100上形成有栅极结构，作为一个示例，所述栅极结构可包括依次层叠的栅极介电层101、栅极材料层102和栅极硬掩蔽层103。栅极介电层101可包括氧化物，如，二氧化硅（SiO₂）层。栅极材料层102可包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨（W）、镍（Ni）或钛（Ti）；导电性金属氮化物层可包括氮化钛（TiN）层；导电性金属氧化物层可包括氮化铱（IrO₂）层；金属硅化物层可包括硅化钛（TiSi）层。栅极硬掩蔽层103可包括氧化物层、氮化物层、氮氧化物层和无定形碳中的一种或多种，其中，氧化物层可包括硼磷硅玻璃（BPSG）、磷硅玻璃（PSG）、正硅酸乙酯（TEOS）、未掺杂硅玻璃（USG）、旋涂玻璃（SOG）、高密度等离子体（HDP）或旋涂电介质（SOD）；氮化物层可包括氮化硅（Si₃N₄）层；氮氧化物层可包括氮氧化硅（SiON）层。作为另一示例，所述栅极结构可以是半导体-氧化物-氮化物-氧化物-半导体（SONOS）层叠栅结构。

此外，作为示例，在所述半导体衬底100上还可以形成有位于栅极结构两侧且紧靠栅极结构的间隙壁结构104。其中，间隙壁结构104可以包括至少一层氧化物层和/或至少一层氮化物层。在本实施例中，间隙壁结构104可以用于控制金属硅化物与沟道的距离，以进一步防止金属硅化物和沟道连通。

接着，如图2B所示，形成一硬掩膜层105，覆盖半导体衬底100以及半导体衬底100上的栅极结构。所述硬掩膜层可以是氧化物层。形成所述硬掩膜层105的工艺优选化学气相沉积法。

接着，如图2C所示，采用干法蚀刻去除覆盖在半导体衬底100上的氧化物层，同时在所述半导体衬底100中将要形成源/漏区的部分蚀刻形成凹槽106。所述凹槽106的深度为10-200埃。在蚀刻过程中，由于衬底硅的蚀刻速率高于覆盖在所述衬底以及栅极结构上的氧化物层的蚀刻速率，因此蚀刻过程终止以后在所述栅极结构上仍然残留有氧化物层。

接着，如图2D所示，在所述凹槽106中形成NiSi₂层107。形成NiSi₂层107的工艺步骤包括：在半导体衬底100上形成金属镍（Ni）层，以至少覆盖所述凹槽106，所述金属镍（Ni）层的厚度为10-200埃，形成所述金属镍（Ni）层的工艺可以采用本领域内常用的方法，例如，物理气相沉积法或蒸镀法等；同时，可在所述金属镍（Ni）层上形成保护层，所述保护层的材料是耐火金属/耐火金属的氮化物，例如Ti/TiN，所述保护层的作用是避免所述金属镍（Ni）层暴露于非惰性的环境而发生氧化。

然后对所述金属镍（Ni）层进行退火处理，退火工艺可以是激光退火、峰值退火或者均温退火。经过退火处理，金属层中的镍（Ni）向所述凹槽106中的硅材料中扩散，并与硅材料形成金属镍硅化物。在该过程中，所述栅极结构上的氧化物层与所述金属镍（Ni）层不发生反应。

然后去除未与所述凹槽106中的硅材料发生反应的金属镍层。作为示例，通过选择性湿法蚀刻将凹槽106中没有和硅反应生成金属硅化物的金属镍去除。所述湿法蚀刻的腐蚀液可以采用硫酸和双氧水（SPM）的混合溶液，或者氢氧化氨和双氧水（SC1）的水溶液和磷酸、硝酸和甲酸（MII）的混合溶液，在蚀刻过程中，所述金属镍（Ni）层上的保护层也一并去除。进一步地，所述蚀刻过程终止后，可以对形成的金属镍硅化物进行第二次退火处理。

退火处理步骤完成后，在所述凹槽106的底部和侧壁形成低电阻率的金属镍硅化物（NiSi₂）层。本实施例中，采用激光退火时，退火温度为800-1200℃；采用峰值退火时，第一次退火的温度为300-400℃，第二次退火的温度为700-900℃；采用均温退火时，第一次退火的温度为200-400℃，退火时间为5-60S，第二次退火的温度为700-900℃, 退火时间为5-60S。

接着，如图2E所示，去除所述凹槽106底部的NiSi₂层，保留所述凹槽106侧壁上的NiSi₂层。作为示例，通过干法蚀刻完成该过程：向蚀刻反应室中通入包括含氟气体、氯气、氧气、氦气等的混合气体作为蚀刻气体，以及惰性气体（例如氩气、氖气等）作为保护气体，上述混合气体的流量为40-80sccm，蚀刻反应室的等离子源输出功率为200-2000W，衬底温度控制在20-80℃之间，压强为5-50mTorr。

接着，如图2F所示，采用选择性外延生长的方法形成硅帽层108，所述硅帽层108的厚度为20-400埃，以填充前述形成的凹槽。作为示例，用于形成硅帽层108的选择性外延生长可以采用低压化学气相沉积（LPCVD）、等离子体增强化学气相沉积（PECVD）、超高真空化学气相沉积（UHVCVD）、快速热化学气相沉积（RTCVD）和分子束外延（MBE）中的一种。

最后，如图2G所示，在所述硅帽层中以及所述栅极结构的顶部形成硅化镍（NiSi）层109。形成所述硅化镍（NiSi）层109的工艺步骤包括：先去除覆盖于所述栅极结构上的氧化物层，作为示例，可以采用湿法预清洗的方法完成该过程，在去除覆盖于所述栅极结构上的氧化物层的同时，去除前述形成的硅帽层表面的污染物。在本实施例中，可以采用100∶1的H₂O和HF的溶液完成所述湿法预清洗。需予以说明的是，在湿法预清洗中，所述栅极结构中最上层的栅极硬掩蔽层103会一同被去除，并且间隙壁结构104也会部分被去除。

然后在所述半导体衬底100上形成金属镍（Ni）层以覆盖所述硅帽层以及所述栅极结构的顶部，形成所述金属镍（Ni）层的工艺可以采用本领域内常用的方法，例如，物理气相沉积法或蒸镀法等；同时，可在所述金属镍（Ni）层上形成保护层，所述保护层的材料是耐火金属/耐火金属的氮化物，例如Ti/TiN。

然后对所述金属镍（Ni）层进行退火处理，退火工艺可以是激光退火、尖峰退火或者均温退火。经过退火处理，金属层中的镍（Ni）向所述硅帽层以及所述栅极结构的栅极材料层中扩散，与其中的硅或者多晶硅形成金属镍硅化物。

然后去除未发生反应的金属镍层。作为示例，通过选择性湿法蚀刻去除没有与所述硅帽层中的硅或者所述栅极结构的栅极材料层中的多晶硅反应生成金属硅化物的金属镍。所述湿法蚀刻的腐蚀液可以采用硫酸和双氧水（SPM）的混合溶液，或者氢氧化氨和双氧水（SC1）的水溶液和磷酸、硝酸和甲酸（MII）的混合溶液，在蚀刻过程中，所述金属镍（Ni）层上的保护层也一并去除。进一步地，所述蚀刻过程终止后，可以对形成的金属镍硅化物进行第二次退火处理。

退火处理步骤完成后，在所述硅帽层中以及所述栅极结构的顶部形成硅化镍（NiSi）层109。本实施例中，采用激光退火时，退火温度为700-900℃；采用峰值退火时，第一次退火的温度为300-400℃，第二次退火的温度为300-500℃；采用均温退火时，第一次退火的温度为200-400℃，退火时间为5-60S，第二次退火的温度为300-500℃, 退火时间为5-60S。

至此，完成了根据本发明示例性实施例的方法实施的全部工艺步骤，通过两步沉积镍（Ni）层，在PMOS晶体管源/漏区的位置形成硅化镍（NiSi）层，其侧壁形成有NiSi₂层，此NiSi₂层能够阻止NiSi对半导体器件沟道的侵蚀，同时可以减小接触电阻，从而提高半导体器件制造的成品率。

接下来，可以通过后续工艺完成整个半导体器件的制作，所述后续工艺与传统的半导体器件加工工艺完全相同。

参照图3，其中示出了根据本发明示例性实施例的方法减少硅化镍（NiSi）对半导体器件沟道的侵蚀的流程图，用于简要示出整个方法的流程。

在步骤301中，提供一个半导体衬底，在所述半导体衬底上形成有栅极结构；

在步骤302中，在所述半导体衬底中将要形成源/漏区的部分形成凹槽；

在步骤303中，在所述凹槽中形成第一金属镍层并且执行退火处理，以在所述凹槽的底部和侧壁上形成NiSi₂层；

在步骤304中，去除所述凹槽底部的NiSi₂层，保留所述凹槽侧壁上的NiSi₂层；

在步骤305中，形成硅帽层以填充所述凹槽；

在步骤306中，在所述半导体衬底上形成第二金属镍层并且执行退火处理，以在所述硅帽层上以及所述栅极结构的顶部形成NiSi层。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种半导体器件的制造方法，包括：

提供一个半导体衬底，在所述半导体衬底上形成有栅极结构；在所述半导体衬底中将要形成源/漏区的部分形成凹槽；

在所述凹槽中形成第一金属镍层并且执行退火处理，以在所述凹槽的底部和侧壁上形成NiSi₂层；

去除所述凹槽底部的NiSi₂层，保留所述凹槽侧壁上的NiSi₂层；

形成硅帽层以填充所述凹槽；

在所述半导体衬底上形成第二金属镍层并且执行退火处理，以在所述硅帽层上以及所述栅极结构的顶部形成NiSi层。

2.根据权利要求1所述的方法，其特征在于，采用干法蚀刻形成所述凹槽。

3.根据权利要求1所述的方法，其特征在于，所述凹槽的深度为10-200埃。

4.根据权利要求1所述的方法，其特征在于，所述第一金属镍层的厚度为10-200埃。

5.根据权利要求1所述的方法，其特征在于，所述退火处理是激光退火、峰值退火或者均温退火。

6.根据权利要求1所述的方法，其特征在于，在所述退火处理之前，还包括在形成的所述金属镍层上形成Ti/TiN保护层。

7.根据权利要求1所述的方法，其特征在于，所述退火处理包括：

对所述半导体衬底进行第一次退火处理；

去除未与硅发生反应的金属镍层；

对所述半导体衬底进行第二次退火处理。

8.根据权利要求1所述的方法，其特征在于，采用外延生长工艺形成所述硅帽层。

9.根据权利要求1所述的方法，其特征在于，所述硅帽层的厚度为20-400埃。

10.根据权利要求1所述的方法，其特征在于，采用干法蚀刻去除所述凹槽底部的NiSi₂层。

11.根据权利要求1所述的方法，其特征在于，还包括在形成所述凹槽前在所述半导体衬底和栅极结构上形成硬掩膜层的步骤。

12.根据权利要求11所述的方法，其特征在于，所述硬掩膜层在形成第二金属镍层之前被去除。

13.根据权利要求11所述的方法，其特征在于，所述硬掩膜层为氧化物层。

14.根据权利要求1所述的方法，其特征在于，所述栅极结构包括依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。

15.根据权利要求1所述的方法，其特征在于，在所述半导体衬底上形成有位于所述栅极结构两侧且紧靠所述栅极结构的间隙壁结构。