CN102822957A - 集成电路保护环 - Google Patents
集成电路保护环 Download PDFInfo
- Publication number
- CN102822957A CN102822957A CN2011800161652A CN201180016165A CN102822957A CN 102822957 A CN102822957 A CN 102822957A CN 2011800161652 A CN2011800161652 A CN 2011800161652A CN 201180016165 A CN201180016165 A CN 201180016165A CN 102822957 A CN102822957 A CN 102822957A
- Authority
- CN
- China
- Prior art keywords
- guard ring
- gate electrode
- dummy gate
- groove isolation
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002955 isolation Methods 0.000 claims abstract description 48
- 238000009792 diffusion process Methods 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 48
- 229920005591 polysilicon Polymers 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 28
- 238000010276 construction Methods 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 239000004020 conductor Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000001788 irregular Effects 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 238000005452 bending Methods 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 208000020401 Depressive disease Diseases 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000004441 surface measurement Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
提供具有保护环的集成电路。集成电路可以包括对外部噪声源敏感的内部电路。保护环可以包围功能电路以隔离电路免受噪声源影响。保护环可以包括第一、第二和第三区域。第一和第三区域可以包括p阱。第二区域可以包括n阱。扩散区域的条带可以形成在这三个区域中的衬底的表面。不被扩散区域占据的保护环的区域被浅沟槽隔离（STI）结构占据。虚设结构的条带可以形成在各个SIT结构上方并且可以不与扩散区域交叠。第一和第三区域中的扩散区域可以被偏置到地电压。第二区间中的扩散区域可以被偏置到正电源电压。
Description
本申请要求2010年3月26日提交的美国专利申请12/748,300的优先权和利益。
背景技术
本申请涉及集成电路，更具体地，涉及具有保护环的集成电路。
集成电路包括形成在半导体衬垫上的数字电路、模拟电路和/或功能电路。电路的区域通常被保护环包围。
保护环是用于阻挡不期望的信号的结构。在通常情形下，集成电路具有通过输入输出焊盘耦合到外部设备的内部电路。噪声潜在地可能从外部设备通过焊盘泄漏到内部电路上。在此情形下在内部电路周围可以布置保护环以隔离内部电路免受噪声。还可以在有噪声的电路周围形成保护环以防止噪声干扰附近电路的操作。
为了确保噪声被适当地抑制，现有的保护环通常具有大的宽度。
这就会导致制造挑战。例如，在具有大宽度的保护环的集成电路中可能很难满足多晶硅密度要求。保护环通常不具有多晶硅结构，这在化学-机械抛光（CMP）操作期间会导致不平坦的表面包络。
发明内容
集成电路可以具有通过输入-输出电路与外部源通信的内部电路。内部电路可以包括数字电路、模拟电路和其它电路。通过输入-输出电路的来自外部源的噪声信号可以负面影响内部电路的性能。内部电路还可以产生噪声。保护环还可以用于将噪声源和敏感电路彼此隔离。例如，保护环可以形成在敏感电路周围以隔离敏感电路免受噪声，或者保护环可以被布置在带噪声的电路周围以遏制噪声。
保护环可以具有形成在衬底（例如，硅衬底）中的第一阱区域、第二阱区域和第三阱区域。第一、第二和第三区间可以分别包括第一p阱、n阱和第二p阱。保护环的内部和外部可以被场浅沟槽隔离（STI）结构包围。
为了增强可制造性，可以在保护环中形成密度屈从结构。可以例如使用虚设栅极结构的条带图案或者棋盘图案实现密度屈从结构。
虚设结构可以包括形成在嵌入在阱区域内的对应的STI结构上方的多晶硅结构。多晶硅结构可以用作帮助满足多晶硅密度要求的虚设填充结构。虚设结构可以用作虚设支撑结构，其防止在化学-机械抛光（CMP）处理操作期间在保护环中出现凹陷和其它不期望的抛光瑕疵。虚设结构可以包括铪或者其它导电材料，并且可以有时被称为虚设栅极，因为可以使用用于形成集成电路上的其它地方的晶体管栅极的相同类型的结构形成虚设结构。
在集成电路的操作期间，保护环的第一和第三区域可以被驱动到地电压（例如，零伏）。保护环的第二区域可以被提供正电源电压。使用这种方式偏置的保护环可以类似于共享n型结的两个反向偏置的二极管那样工作。按此方式排列的二极管可以防止噪声或者其它不期望的信号通过。
从所附的附图和以下详细描述中，本发明的其它特征、实质和各种优点将变得更明显。
附图说明
图1是根据本发明的实施例的示例性的具有保护环的集成电路的图。
图2是现有的保护环的截面图。
图3是根据本发明实施例的示例性的保护环的截面图。
图4是根据本发明的实施例的具有密度屈从结构的条带图案的示例性的保护环的俯视图。
图5是根据本发明的实施例的具有密度屈从结构的棋盘图案的示例性的保护环的俯视图。
图6是根据本发明的实施例的具有密度屈从结构的非均匀排列的示例性的保护环的俯视图。
图7、图8和图9是根据本发明的实施例的集成电路的截面图，例示涉及形成保护环的步骤。
图10是根据本发明的实施例的替代操作栅极的操作晶体管的截面图。
图11是根据本发明实施例的示例性的带有替代虚设栅极结构的保护环的一部分的截面图。
图12是根据本发明实施例的示例性的保护环的角区域的俯视图。
图13是根据本发明的实施例的包含一系列弯曲条带的密度屈从结构的棋盘图案的示例性的保护环的区域的俯视图。
具体实施例
本申请总体上涉及集成电路，更具体地，涉及具有保护环的集成电路。
集成电路包括形成在诸如硅衬底这样的半导体衬底中的电路。电路可能对噪声或者泄漏电流敏感或者可能产生噪声或者泄漏电流。形成在衬底中的保护环可以用于将电路的区域彼此隔离（例如，通过阻挡噪声、泄漏电流等）。
图1示出形成在衬底中的包括数字电路12、模拟电路14和其它电路的集成电路。集成电路10可以包括形成在集成电路10的两侧的诸如I/O电路18这样的输入-输出（I/O）电路。I/O电路18可以包括焊盘和其它I/O电路，允许集成电路10与外部（离片）部件通信。
噪声可能通过I/O电路18从外部部件泄漏到集成电路10上。诸如保护环16这样的主保护环可以包围内部电路（例如，数字电路12、模拟电路14等）以防止该噪声影响内部电路的操作。
模拟电路14可以均具有诸如保护环16’这样的专用保护环。保护环16’可以用于隔离模拟电路和数字电路从而干扰被最小化。诸如模拟电路14’这样的外围模拟电路可以位于集成电路10的角落。如果期望，则模拟电路14’可以均具有各个专用保护环16’。一般地，对噪声或者其它扰动敏感飞任意电路可以被保护环包围以保护被包围的电路免受不期望的噪声源影响。
图2示出现有的保护环的截面图。保护环15包括区域22、24、和26。区域22、24、和26被浅沟槽隔离（STI）结构28隔开。保护环15在其内边缘和外边缘被“场”STI结构29包围。
区域22、24和26包括分别形成在衬底中的第一p阱、n阱和第二p阱。P型扩散（有时称为氧化物限定区域、氧化物扩散区域、或者POD区域）区域30（即，浅p+区域）被形成在区域22和26的表面处。N型扩散（有时称为氧化物限定区域、扩散区域、或者NOD区域）区域32（即，浅n+区域）被形成在区域24的表面处。金属接触（CO）34电气连接到区域30和32。现有的保护环15不包括虚设多晶硅或者任何其它密度屈从结构来在化学-机械平坦化（CMP）抛光操作期间确保满意的平坦型实现。
图3示出带有密度屈从结构的保护环的截面图。保护环16可以具有包括两个二极管（例如，环形p-n结）的结构。每一个二极管可以具有第一（p型）端子和第二（n型）端子。这两个二极管的第二端子可以在两个二极管之间共享。这两个二极管可以被布置在反向偏置状态下。使用按此方式排列的两个二极管形成的保护环可以防止噪声信号通过，因为两个二极管均处于反向偏置状态（例如，通过可忽略的的状态）并且因为以相反方向形成两个二极管（例如，n型端子被共享）。
保护环16可以包括形成在集成电路10的衬底中的区域36、38和40。区域36、38和40可以被STI结构28隔开。
保护环16可以从两侧（即，沿着保护环的内边缘和外边缘两者）被场STI结构29包围。
区域36、38和40包括分别形成在衬底中的第一p阱、n阱和第二p阱。如果期望，则区域36、38和40的掺杂类型可以相反。例如，区域36和40可以是p型区域，38可以具有相反的掺杂类型（即，n型）。区域36和38可以形成第一p-n结（例如，p-n二极管），并且区域40和38可以形成第二p-n结。第一和第二二极管的n型端子（例如，区域38）可以被共享。
密度屈从结构可以被形成以帮助确保在CMP操作期间适当的平坦化，密度屈从结构可以包括STI区域28和相关联的虚设多晶硅栅极结构44的图案。在每一个区域（例如，区域36、38和40）中，可以在与每一个区域接壤的环形STI结构之间形成多个附加STI结构28。如果期望，则可以在区域36和40中形成超过三个STI结构28。
可以在不存在多个附加STI结构28的区域36和40的表面处形成诸如POD区域42这样的P型扩散区域（即，浅p+层）。可以在不存在多个附加STI结构28的区域38的表面处形成诸如NOD区域48这样的N型（NOD）区域（即，浅n+层）。
POD区域42可以有时被称为“p+”扩散区域，并且可以从浓度高达1020杂质原子/cm3（作为示例）的p型杂质（例如，硼、镓等）形成。NOD区域48可以有时被称为“n+”扩散区域，并且可以从浓度高达1020杂质原子/cm3（作为示例）的n型杂质（例如，磷、砷等）形成。
一般地，集成电路10上的不是扩散区域（例如，n型或者p型氧化物限定区域）的任何区域可以被STI结构占据。在保护环16中，诸如虚设结构44这样的虚设结构可以形成在每一个STI结构28上，以形成密度屈从结构的期望图案。虚设结构44优选地不与扩散区域42和48交叠。
虚设结构44可以从具有可与晶体管栅极（例如，多晶硅栅极）以及包围电路中的其它这种结构的密度比较的密度的任何适当材料形成。用一个适当排列，可以使用多晶硅形成虚设结构44以满足多晶硅密度要求（即，确保保护环的密度可以大致匹配包围电路的密度）。用于满足密度匹配要求的诸如虚设结构44这样的密度屈从结构可以有时被称为虚设填充结构。
虚设结构44帮助确保CMP处理期间的平坦型。这就允许保护环16相对接近集成电路10上的内部电路的晶体管形成。这些晶体管（有时被称为“功能晶体管”）可以具有带有栅极高度（例如，从衬底的表面起测量的栅极高度）的栅极导体。虚设结构44可以具有大致等于功能晶体管的栅极高度的高度。转换区（例如，位于保护环和功能晶体管之间的密度屈从结构的不活动区域）可以被使用，但是在集成电路上不需要被使用，因为保护环16中存在多晶硅密度屈从结构。虚设栅极44阻止CMP处理期间保护环16中的凹陷从而功能晶体管的虚设栅极结构44和栅极导体被抛光到大致一致的栅极高度。
诸如接触34这样的接触可以被电气连接到区域42和48以允许保护环16被适当地偏置。接触34可以由铜、钨、其它金属或者其它适当导电材料形成。连接到POD区域42的接触34可以被驱动到地电压（例如，零伏）。连接到NOD区域48的接触34可以被驱动到正电源电压（例如，0.8伏或者更大的电压）。在按此方式偏置的保护环中，第一二极管（例如，从区域36和38形成的二极管）和第二二极管（例如，从区域40和38形成的二极管）将均处于反向偏置状态并且将因此提供信号隔离。
尽管在保护环16中的接触34不能够形成被附加的多个STI结构28上，但是针对保护环16的接触电阻的增加通常是适度并且可接受的，因为保护环电阻被阱电阻主导。
保护环16的密度屈从结构可以被以条带图案、棋盘图案、带有参差的条带图案等排列。保护环16例如可以具有在各个区域36、38和40的每一个区域中被附加的STI结构的条带隔开的扩散区域的条带。
图4是可用于保护环16中的示例性的条带排列的俯视图。如图4所示，诸如区域36这样的保护环16的区域可以包括以条带排列形成的扩散区域42（例如，在衬底中扩散区域以大致平行条带形成的排列）。衬底中不被扩散区域占据的地区可以被对应的条带状STI结构28占据。虚设结构44的条带可以形成在条带状SIT结构28上，从而虚设结构44不与扩散区域交叠。保护环16的区域38和40还可以使用这种类型的条带排列形成。
图5示出用于保护环16的另一个适当排列。如图5的示例中所示，区域36可以包括以棋盘排列形成的扩散区域42（例如，在衬底中扩散区域的块使用规则棋盘图案形成的排列）。衬底中不被扩散区域占据的地区可以被对应的棋盘状STI结构28占据。虚设结构44的块可以形成在SIT结构28的部分上，从而虚设结构44不与扩散区域交叠。虚设结构44的块可以以匹配STI结构28的棋盘排列形成。保护环16的区域38和40还可以使用这种类型的棋盘排列形成。
图6示出用于保护环16的另一个适当排列。如图6所示，保护环16的区域36可以包括以非一致（不规则）排列形成的扩散区域42。具有各种形状和大小的扩散区域的块，诸如图6中的区域42、42’、42”，可以以任何期望图案和位置在衬底中形成。
衬底中不被扩散区域占据的地区可以被STI结构28占据。具有各种形状和大小的扩散区域的块，诸如虚设结构44、44A和44B，可以以不与扩散区域交叠的任何期望图案形成（例如，参见图6）。保护环16的区域38和40还可以使用非一致排列形成。
图4、图5和图6所示的排列仅仅是示例性的。图3的接触34在图4、图5和图6中未示出，以避免附图过度复杂。如果期望，则可以使用结合图4、图5和图6描述排列的任意组合或者其它适当构造形成的区域36、38和40。
图7到图9示出在集成电路10上形成保护环16的涉及步骤。保护环16可以与位于区域51的内部电路相邻地形成（参见，例如图7）。保护环16和电路51可以被场STI结构29隔开。电路51可以包括诸如晶体管49这样的操作晶体管。晶体管49可以具有诸如栅极46这样的操作栅极导体和形成在衬底中的诸如扩散区域50这样的活动扩散区域。
例如，晶体管49可以是n沟道金属氧化物半导体（NMOS）器件。NMOS晶体管49可以具有形成在n阱中的n型活动扩散区域50。区域51中的电路还可以包括p沟道金属氧化物半导体（PMOS）器件，其中具有形成在p阱中的p型活动扩散区域。如果期望，则区域51中的电路可以包括数百万或者数十亿的NMOS和/或PMOS晶体管。
如图7所示，保护环16的虚设结构44和晶体管49的栅极46可以形成在衬底的表面的顶部并且可以使用多晶硅（作为示例）形成。
可以在集成电路10上形成诸如氮化物层52这样的层，如图8所示。氮化物层52可以是沉积在集成电路10上的毯层以提供区域51中的功能晶体管的栅极导体的电气隔离。如果期望，则可以使用不同于氮化物的材料形成层52。
CMP处理可以接着被使用以去除氮化物的顶部层因而露出虚设栅极44和栅极46的顶表面，如图9所示。CMP处理步骤可以抛光并且平坦化集成电路10，如水平点线54指示的。衬底的表面和线54可以隔开大致等于栅极46和虚设结构44的高度的距离（即从STI区域28和虚设结构44形成的密度屈从结构帮助确保平坦型）。
图10示出使用多晶硅46’（即，形成在铪60上的多晶硅46’和在衬底70的顶部的氧化物58）形成操作晶体管的替代栅极的示例。在保护环16中，使用多晶硅44’（即多晶硅44’替代图9的多晶硅44，并且覆盖在衬底70的顶部上的铪60上）形成替代虚设栅极（为图9中的虚设栅极结构44的改进版本）。
保护环16可以具有弯曲（参见例如图1）。图12是保护环16的俯视图，示出示例性的保护环16的角落区域。图3的接触34在图12中未示出，以避免附图过度复杂。如图12所示，扩散区域42的条带可以是连续的（例如，可以通过90度弯曲来提供连续性）并且虚设结构44的条带在角落不连续。如果期望，则扩散区域42不需要是连续的。
保护环16可以具有参差。如图13所示，扩散区域42的条带可以是连续的（例如，可以通过两个连续的垂直弯来提供连续性）并且虚设结构44的条带不连续。如果期望，则图13所示的类型的扩散区域42不需要是连续的。
图12和图13所示的示例仅仅是示例性的。保护环16可以以任何上帝昂构造形成以包围并且包含任何功能电路免受不期望的泄漏、噪声电流、电气耦合等，并且可以设置有密度屈从结构的任何期望图案（例如，以条带、弯曲条带、断续条带、不规则图案、棋盘图案等形成的多晶硅虚设栅极和STI区域）。
附加实施例
附加实施例1，一种制造具有衬底的集成电路的方法，所述方法包括：在所述衬底中形成包括密度屈从结构的保护环；以及抛光所述集成电路，其中，所述密度屈从结构确保得到的经抛光的表面的平坦度。
附加实施例2，根据附加实施例1所述的方法，其中，形成所述保护环包括在所述保护环中形成浅沟槽隔离结构，其中，所述密度屈从结构包括所述浅沟槽隔离结构。
附加实施例3，根据附加实施例2所述的方法，所述方法还包括：在所述浅沟槽隔离结构的顶部形成多晶硅虚设栅极结构，其中，所述密度屈从结构包括所述多晶硅虚设栅极结构。
附加实施例4，根据附加实施例3所述的方法，所述方法还包括：在不具有所述浅沟槽隔离结构的所述保护环的区域上形成金属接触。
附加实施例5，根据附加实施例5所述的方法，其中，形成所述保护环包括在所述衬底中使用棋盘图案形成浅沟槽隔离结构，其中，所述密度屈从结构包括所述浅沟槽隔离结构。
附加实施例6，根据附加实施例5所述的方法，所述方法还包括：使用所述棋盘图案在所述浅沟槽隔离结构的顶部形成多晶硅虚设栅极结构，其中，所述密度屈从结构包括所述多晶硅虚设栅极结构。
附加实施例7，根据附加实施例1所述的方法，其中，形成所述保护环包括在所述衬底中形成浅沟槽隔离结构的条带，其中，所述密度屈从结构包括所述浅沟槽隔离结构。
附加实施例8，根据附加实施例7所述的方法，所述方法还包括：在所述浅沟槽隔离结构的条带的顶部形成多晶硅虚设栅极结构的条带，其中，所述密度屈从结构包括所述多晶硅虚设栅极结构。
附加实施例9，根据附加实施例1所述的方法，其中，形成所述保护环包括在所述衬底的顶部形成形成多晶硅虚设栅极结构，其中，所述密度屈从结构包括所述多晶硅虚设栅极结构。
附加实施例10，根据附加实施例9所述的方法，其中，形成所述多晶硅虚设栅极结构包括以条带图案形成所述多晶硅虚设栅极结构。
附加实施例11，根据附加实施例9所述的方法，其中，形成所述多晶硅虚设栅极结构包括以棋盘图案形成所述多晶硅虚设栅极结构。
附加实施例12，一种集成电路，所述集成电路包括：电路。以及包围所述电路的保护环，其中，所述保护环包括多个虚设栅极结构。
附加实施例13，根据附加实施例12所述的集成电路，所述集成电路还包括：所述保护环中的虚设栅极结构下方的浅沟槽隔离结构。
附加实施例14，根据附加实施例13所述的集成电路，其中，所述浅沟槽隔离结构和所述虚设栅极结构使用条带图案形成。
附加实施例15，根据附加实施例13所述的集成电路，其中，所述浅沟槽隔离结构和所述虚设栅极结构使用棋盘图案形成。
附加实施例16，根据附加实施例12所述的集成电路，其中，所述虚设栅极结构包括多晶硅虚设栅极结构。
附加实施例17，根据附加实施例12所述的集成电路，所述集成电路还包括：形成在衬底中在所述虚设栅极结构下方的浅沟槽隔离结构；在不具有所述浅沟槽隔离结构的所述保护环的区域上形成的扩散区域；以及以及形成在所述扩散区域上的金属接触，其中，所述保护环包括第一掺杂类型的第一环形阱、与第一掺杂类型相反的第二掺杂类型的第二环形阱和第一掺杂类型的第三环形阱，以及其中，所述第二环形阱夹在所述第一环形阱和所述第三环形阱之间。
附加实施例18，一种从衬底形成的集成电路，所述集成电路包括：保护环，所述保护环包括第一掺杂类型的第一环形阱、与第一掺杂类型相反的第二掺杂类型的第二环形阱和第一掺杂类型的第三环形阱，以及其中，所述第二环形阱夹在所述第一环形阱和所述第三环形阱之间；第一环形浅沟槽隔离结构夹在所述第一环形阱和所述第二环形阱之间；第二环形浅沟槽隔离结构，夹在所述第二环形阱和所述第三环形阱之间；以及多个浅沟槽隔离结构，形成在所述第一环形浅沟槽隔离结构和所述第二环形浅沟槽隔离结构之间的第二环形阱中。
附加实施例19，根据附加实施例18所述的集成电路，所述集成电路还包括：在所述多个浅沟槽隔离结构上的多个多晶硅虚设栅极结构。
附加实施例20，根据附加实施例18所述的集成电路，所述集成电路还包括：形成在所述第一环形阱和第三环形阱之间的附加的多个浅沟槽隔离结构和多晶硅虚设栅极结构。
以上仅仅是本发明的原理的例示，并且不背离本发明的范围和实质下本领域技术人员可以进行各种修改。上述实施例可以单独实施或者任意组合实施。
Claims (20)
1.一种制造具有衬底的集成电路的方法，所述方法包括：
在所述衬底中形成包括密度屈从结构的保护环；以及
抛光所述集成电路，其中所述密度屈从结构确保得到的经抛光的表面的平坦度。
2.根据权利要求1所述的方法，其中形成所述保护环包括在所述保护环中形成浅沟槽隔离结构，其中所述密度屈从结构包括所述浅沟槽隔离结构。
3.根据权利要求2所述的方法，还包括：
在所述浅沟槽隔离结构的顶部形成多晶硅虚设栅极结构，其中所述密度屈从结构包括所述多晶硅虚设栅极结构。
4.根据权利要求3所述的方法，还包括：
在不具有所述浅沟槽隔离结构的所述保护环的区域上形成金属接触。
5.根据权利要求1所述的方法，其中形成所述保护环包括使用棋盘图案在所述衬底中形成浅沟槽隔离结构，其中所述密度屈从结构包括所述浅沟槽隔离结构。
6.根据权利要求5所述的方法，还包括：
使用所述棋盘图案在所述浅沟槽隔离结构的顶部形成多晶硅虚设栅极结构，其中所述密度屈从结构包括所述多晶硅虚设栅极结构。
7.根据权利要求1所述的方法，其中形成所述保护环包括在所述衬底中形成浅沟槽隔离结构的条带，其中所述密度屈从结构包括所述浅沟槽隔离结构。
8.根据权利要求7所述的方法，还包括：
在所述浅沟槽隔离结构的条带的顶部形成多晶硅虚设栅极结构的条带，其中所述密度屈从结构包括所述多晶硅虚设栅极结构。
9.根据权利要求1所述的方法，其中形成所述保护环包括在所述衬底的顶部形成多晶硅虚设栅极结构，其中所述密度屈从结构包括所述多晶硅虚设栅极结构。
10.根据权利要求9所述的方法，其中形成所述多晶硅虚设栅极结构包括以条带图案形成所述多晶硅虚设栅极结构。
11.根据权利要求9所述的方法，其中形成所述多晶硅虚设栅极结构包括以棋盘图案形成所述多晶硅虚设栅极结构。
12.一种集成电路，包括：
电路；以及
包围所述电路的保护环，其中所述保护环包括多个虚设栅极结构。
13.根据权利要求12所述的集成电路，还包括：
位于所述多个虚设栅极结构下方的浅沟槽隔离结构。
14.根据权利要求13所述的集成电路，其中所述浅沟槽隔离结构和所述多个虚设栅极结构使用条带图案形成。
15.根据权利要求13所述的集成电路，其中所述浅沟槽隔离结构和所述多个虚设栅极结构使用棋盘图案形成。
16.根据权利要求12所述的集成电路，其中所述多个虚设栅极结构包括多晶硅虚设栅极结构。
17.根据权利要求12所述的集成电路，还包括：
形成在衬底中在所述多个虚设栅极结构下方的浅沟槽隔离结构；
在不具有所述浅沟槽隔离结构的所述保护环的区域中形成的扩散区域；以及
形成在所述扩散区域上的金属接触，其中所述保护环包括第一掺杂类型的第一环形阱、与第一掺杂类型相反的第二掺杂类型的第二环形阱和第一掺杂类型的第三环形阱，以及其中所述第二环形阱夹在所述第一环形阱和所述第三环形阱之间。
18.一种从衬底形成的集成电路，包括：
保护环，所述保护环包括第一掺杂类型的第一环形阱、与第一掺杂类型相反的第二掺杂类型的第二环形阱和第一掺杂类型的第三环形阱，以及其中所述第二环形阱夹在所述第一环形阱和所述第三环形阱之间；
第一环形浅沟槽隔离结构，其夹在所述第一环形阱和所述第二环形阱之间；
第二环形浅沟槽隔离结构，其夹在所述第二环形阱和所述第三环形阱之间；以及
多个浅沟槽隔离结构，其形成在所述第一环形浅沟槽隔离结构和所述第二环形浅沟槽隔离结构之间的所述第二环形阱中。
19.根据权利要求18所述的集成电路，还包括在所述多个浅沟槽隔离结构上的多个多晶硅虚设栅极结构。
20.根据权利要求18所述的集成电路，还包括：
形成在所述第一环形阱和所述第三环形阱之间的附加的多个浅沟槽隔离结构和多晶硅虚设栅极结构。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/748,300 | 2010-03-26 | ||
| US12/748,300 US8097925B2 (en) | 2010-03-26 | 2010-03-26 | Integrated circuit guard rings |
| PCT/US2011/028522 WO2011119373A2 (en) | 2010-03-26 | 2011-03-15 | Integrated circuit guard rings |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102822957A true CN102822957A (zh) | 2012-12-12 |
| CN102822957B CN102822957B (zh) | 2015-04-01 |
Family
ID=44655413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201180016165.2A Active CN102822957B (zh) | 2010-03-26 | 2011-03-15 | 集成电路保护环 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US8097925B2 (zh) |
| EP (1) | EP2553720A4 (zh) |
| CN (1) | CN102822957B (zh) |
| WO (1) | WO2011119373A2 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105448973A (zh) * | 2014-08-18 | 2016-03-30 | 无锡华润上华半导体有限公司 | 阱电阻结构及其制造方法及绝缘体上硅器件 |
| CN109411465A (zh) * | 2017-08-17 | 2019-03-01 | 联华电子股份有限公司 | 半导体结构及虚拟图案布局的设计方法 |
| CN109560081A (zh) * | 2017-09-25 | 2019-04-02 | 台湾积体电路制造股份有限公司 | 集成电路及其形成方法 |
| CN110875243A (zh) * | 2018-08-31 | 2020-03-10 | 德州仪器公司 | 高可靠性多晶硅组件 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9324866B2 (en) | 2012-01-23 | 2016-04-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for transistor with line end extension |
| US8436430B2 (en) * | 2011-04-08 | 2013-05-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diodes with embedded dummy gate electrodes |
| US9478505B2 (en) * | 2012-04-12 | 2016-10-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Guard ring design structure for semiconductor devices |
| US8723225B2 (en) | 2012-10-04 | 2014-05-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Guard rings on fin structures |
| US20140159157A1 (en) * | 2012-12-07 | 2014-06-12 | Altera Corporation | Antenna diode circuitry and method of manufacture |
| US20150228714A1 (en) * | 2014-02-13 | 2015-08-13 | Rfaxis, Inc. | Isolation methods for leakage, loss and non-linearity mitigation in radio-frequency integrated circuits on high-resistivity silicon-on-insulator substrates |
| TWI511400B (zh) | 2014-05-02 | 2015-12-01 | Univ Nat Chiao Tung | 可提升閂鎖防疫能力之主動式防護電路及主動防護環電路 |
| US9362275B1 (en) * | 2015-02-13 | 2016-06-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with dummy gate structures |
| US10373865B2 (en) * | 2015-07-24 | 2019-08-06 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor device and manufacturing method thereof |
| US9530835B1 (en) | 2015-08-27 | 2016-12-27 | Altera Corporation | Integrated circuits with guard ring structures for nonplanar transistor devices |
| US9998100B2 (en) | 2015-08-28 | 2018-06-12 | Ampere Computing Llc | Package programmable decoupling capacitor array |
| US9923051B1 (en) * | 2016-09-21 | 2018-03-20 | Xilinx, Inc. | Substrate noise isolation structures for semiconductor devices |
| JP2019046951A (ja) | 2017-09-01 | 2019-03-22 | ルネサスエレクトロニクス株式会社 | 半導体装置、半導体システム、及び、半導体装置の製造方法 |
| US10510685B2 (en) | 2017-09-29 | 2019-12-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dishing prevention columns for bipolar junction transistors |
| DE102020125852A1 (de) * | 2020-03-31 | 2021-09-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Schutzringkondensatorverfahren und -struktur |
| US20230038119A1 (en) * | 2021-08-03 | 2023-02-09 | Mediatek Inc. | Semiconductor device with improved matching characteristics of polysilicon resistive structures |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134506A (ja) * | 2000-10-19 | 2002-05-10 | Mitsubishi Electric Corp | 半導体装置 |
| US6803291B1 (en) * | 2003-03-20 | 2004-10-12 | Taiwan Semiconductor Manufacturing Co., Ltd | Method to preserve alignment mark optical integrity |
| US20090020826A1 (en) * | 2007-07-16 | 2009-01-22 | Wan-Hua Huang | Integrated Schottky Diode and Power MOSFET |
| US20090121296A1 (en) * | 2007-11-08 | 2009-05-14 | Samsung Electronics Co., Ltd. | Semiconductor device including dummy gate part and method of fabricating the same |
| CN101512751A (zh) * | 2006-05-31 | 2009-08-19 | 先进模拟科技公司 | 集成电路的隔离结构及形成其的模块方法 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5375083A (en) * | 1993-02-04 | 1994-12-20 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit including a substrate having a memory cell array surrounded by a well structure |
| US5981384A (en) | 1995-08-14 | 1999-11-09 | Micron Technology, Inc. | Method of intermetal dielectric planarization by metal features layout modification |
| US5801411A (en) * | 1996-01-11 | 1998-09-01 | Dallas Semiconductor Corp. | Integrated capacitor with reduced voltage/temperature drift |
| US5883423A (en) * | 1996-02-23 | 1999-03-16 | National Semiconductor Corporation | Decoupling capacitor for integrated circuit signal driver |
| US5962887A (en) * | 1996-06-18 | 1999-10-05 | Micron Technology, Inc. | Metal-oxide-semiconductor capacitor |
| US6303957B1 (en) * | 1997-03-24 | 2001-10-16 | Seiko Epson Corporation | Semiconductor capacitance device and semiconductor devices using the same |
| US6587160B2 (en) * | 1997-10-14 | 2003-07-01 | Samsung Electronics Co., Ltd. | Liquid crystal displays |
| US5998846A (en) * | 1998-03-30 | 1999-12-07 | Vanguard International Semiconductor Corporation | Layout structure of multi-use coupling capacitors in reducing ground bounces and replacing faulty logic components |
| US6509622B1 (en) * | 2000-08-23 | 2003-01-21 | Intel Corporation | Integrated circuit guard ring structures |
| TWI259573B (en) * | 2002-04-22 | 2006-08-01 | Ind Tech Res Inst | High efficiency substrate-triggered ESD protection component |
| US7179691B1 (en) * | 2002-07-29 | 2007-02-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for four direction low capacitance ESD protection |
| TW560042B (en) * | 2002-09-18 | 2003-11-01 | Vanguard Int Semiconduct Corp | ESD protection device |
| US7009228B1 (en) * | 2003-03-04 | 2006-03-07 | Lovoltech, Incorporated | Guard ring structure and method for fabricating same |
| JP4519411B2 (ja) * | 2003-04-01 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US6937457B2 (en) * | 2003-10-27 | 2005-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Decoupling capacitor |
| JP4615229B2 (ja) * | 2004-02-27 | 2011-01-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR20050106221A (ko) | 2004-05-04 | 2005-11-09 | 주식회사 하이닉스반도체 | 반도체 소자의 가드링 및 그 형성 방법 |
| US7439139B2 (en) * | 2004-09-13 | 2008-10-21 | Seliskar John J | Fully-depleted castellated gate MOSFET device and method of manufacture thereof |
| US8587023B2 (en) * | 2005-05-25 | 2013-11-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Guard rings with local coupling capacitance |
| JP4768469B2 (ja) * | 2006-02-21 | 2011-09-07 | 株式会社東芝 | 半導体装置の製造方法 |
| US7821046B2 (en) * | 2007-04-27 | 2010-10-26 | Aptina Imaging Corporation | Methods, structures and sytems for an image sensor device for improving quantum efficiency of red pixels |
| US8040685B2 (en) | 2007-07-17 | 2011-10-18 | Ibiden Co., Ltd. | Stacked wiring board and method of manufacturing stacked wiring board |
| TWI344207B (en) * | 2007-11-30 | 2011-06-21 | Vanguard Int Semiconduct Corp | Semiconductor device |
| US8237227B2 (en) * | 2008-08-29 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dummy gate structure for gate last process |
| US9349655B2 (en) * | 2008-08-29 | 2016-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for mechanical stress enhancement in semiconductor devices |
-
2010
- 2010-03-26 US US12/748,300 patent/US8097925B2/en active Active
-
2011
- 2011-03-15 CN CN201180016165.2A patent/CN102822957B/zh active Active
- 2011-03-15 WO PCT/US2011/028522 patent/WO2011119373A2/en active Application Filing
- 2011-03-15 EP EP11759914.2A patent/EP2553720A4/en not_active Withdrawn
- 2011-12-09 US US13/316,241 patent/US8614130B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134506A (ja) * | 2000-10-19 | 2002-05-10 | Mitsubishi Electric Corp | 半導体装置 |
| US6803291B1 (en) * | 2003-03-20 | 2004-10-12 | Taiwan Semiconductor Manufacturing Co., Ltd | Method to preserve alignment mark optical integrity |
| CN101512751A (zh) * | 2006-05-31 | 2009-08-19 | 先进模拟科技公司 | 集成电路的隔离结构及形成其的模块方法 |
| US20090020826A1 (en) * | 2007-07-16 | 2009-01-22 | Wan-Hua Huang | Integrated Schottky Diode and Power MOSFET |
| US20090121296A1 (en) * | 2007-11-08 | 2009-05-14 | Samsung Electronics Co., Ltd. | Semiconductor device including dummy gate part and method of fabricating the same |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105448973A (zh) * | 2014-08-18 | 2016-03-30 | 无锡华润上华半导体有限公司 | 阱电阻结构及其制造方法及绝缘体上硅器件 |
| CN109411465A (zh) * | 2017-08-17 | 2019-03-01 | 联华电子股份有限公司 | 半导体结构及虚拟图案布局的设计方法 |
| US10964689B2 (en) | 2017-08-17 | 2021-03-30 | United Microelectronics Corp. | Semiconductor structure |
| CN109411465B (zh) * | 2017-08-17 | 2022-04-15 | 联华电子股份有限公司 | 半导体结构及虚拟图案布局的设计方法 |
| US11545484B2 (en) | 2017-08-17 | 2023-01-03 | United Microelectronics Corp. | Method of dummy pattern layout |
| CN109560081A (zh) * | 2017-09-25 | 2019-04-02 | 台湾积体电路制造股份有限公司 | 集成电路及其形成方法 |
| CN109560081B (zh) * | 2017-09-25 | 2021-01-29 | 台湾积体电路制造股份有限公司 | 集成电路及其形成方法 |
| CN110875243A (zh) * | 2018-08-31 | 2020-03-10 | 德州仪器公司 | 高可靠性多晶硅组件 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2553720A2 (en) | 2013-02-06 |
| EP2553720A4 (en) | 2015-05-06 |
| US20110233717A1 (en) | 2011-09-29 |
| WO2011119373A3 (en) | 2011-12-22 |
| CN102822957B (zh) | 2015-04-01 |
| US8614130B2 (en) | 2013-12-24 |
| WO2011119373A2 (en) | 2011-09-29 |
| US8097925B2 (en) | 2012-01-17 |
| US20120083094A1 (en) | 2012-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102822957A (zh) | 集成电路保护环 | |
| JP4917172B2 (ja) | 垂直型電流制御型シリコン・オン・インシュレータ（ｓｏｉ）デバイス及びそれを形成する方法 | |
| US9685443B2 (en) | Compact guard ring structure for CMOS integrated circuits | |
| US9166037B2 (en) | Power semiconductor device with electrostatic discharge structure | |
| US9899471B2 (en) | Compact CMOS device isolation | |
| US8940596B2 (en) | Method of making structure having a gate stack | |
| US8809991B2 (en) | Semiconductor devices including bipolar transistors, CMOS transistors and DMOS transistors, and methods of manufacturing the same | |
| US11764129B2 (en) | Method of forming shield structure for backside through substrate vias (TSVS) | |
| US9929140B2 (en) | Isolation structure for IC with EPI regions sharing the same tank | |
| US11889215B2 (en) | Light detector | |
| US10763250B2 (en) | Silicon controlled rectifier (SCR) based ESD protection device | |
| US20100117122A1 (en) | Optimized Device Isolation | |
| JP2008078469A (ja) | 電界効果トランジスタ | |
| US9876006B2 (en) | Semiconductor device for electrostatic discharge protection | |
| TWI585956B (zh) | 用於供結合背面照光式光感測器陣列的電路之特別用途的積體電路之接地系統 | |
| KR20110119400A (ko) | 슬리티드 웰 터브를 갖는 반도체소자 | |
| JP2007019413A (ja) | 保護回路用半導体装置 | |
| US9324845B2 (en) | ESD protection structure, integrated circuit and semiconductor device | |
| US20120139058A1 (en) | Power mos device | |
| CN113097181B (zh) | 半导体结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |