CN102820062A - Sram动态参数的测试方法 - Google Patents
Sram动态参数的测试方法 Download PDFInfo
- Publication number
- CN102820062A CN102820062A CN2012103036491A CN201210303649A CN102820062A CN 102820062 A CN102820062 A CN 102820062A CN 2012103036491 A CN2012103036491 A CN 2012103036491A CN 201210303649 A CN201210303649 A CN 201210303649A CN 102820062 A CN102820062 A CN 102820062A
- Authority
- CN
- China
- Prior art keywords
- data
- storage unit
- write
- address
- successively
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明涉及SRAM动态参数的测试方法，包括以下步骤：编写读写逻辑模块测试图形向量；编写地址译码器测试图形向量；地址取数时间tAA的测试；写周期时间tWC的测试；读周期时间tRC的测试。采用本发明，由于摒弃对SRAM动态参数测试影响不大的存储体、控制电路和数据寄存器三个功能模块测试图形向量，仅编写和运行读写逻辑模块测试图形向量和地址译码器测试图形向量，从而大幅减少了SRAM动态参数测试图形向量数目，实现SRAM动态参数的测试。本发明既能大幅减少测试图形向量数目，又能满足测试需要。
Description
技术领域
本发明涉及测试方法，特别是SRAM动态参数的测试方法。
背景技术
SRAM存储器是目前应用最广泛的存储器件，其功能测试和动态参数测试至关重要。目前带有存储器测试选件的集成电路测试系统如SP3160II和SP3160V测试系统通过算法图形实现了其功能测试，但由于动态参数的测试不能融合到算法图形中，故尚未能实现动态参数的测试。通过编写测试图形向量，对每一个存储单元进行写入和读出操作，从理论上讲可实现动态参数的测试。但此方法涉及SRAM内部的每一个存储单元，而SRAM存储容量大，故需要编写的测试图形向量十分庞大，例如CY7C1049B-20VI,为512K×8位的SRAM存储器，在对其进行动态参数测试时，每一个单元需要读写数据28×2次，对所有单元都进行读写操作则需要512K×28×2=268435456次，所编写的测试图形向量也需要268435456条，显然无法在实际工程测试中实现，因此，设计出一种既能大幅减少测试图形向量数目又能满足测试需要的SRAM动态参数测试方法十分必要。
发明内容
本发明的目的是提供一种既能大幅减少测试图形向量数目又能满足测试需要的SRAM动态参数测试方法。
为实现上述目的，本发明采用如下技术方案：
一种SRAM动态参数的测试方法，包括以下步骤：
a.编写读写逻辑模块测试图形向量
a1.选取任意两个存储单元分别作为第一存储单元和第二存储单元；
a2.设置任意两个背景数据分别作为第一背景数据和第二背景数据；
a3.发2个写信号，依次向第一存储单元写入第一背景数据，向第二存储单元写入第二背景数据；
a4.发2个读信号，依次读出第一存储单元的数据和第二存储单元的数据；
a5.发2个写信号，依次向第一存储单元写入第二背景数据，向第二存储单元写入第一背景数据；
a6.发2个读信号，依次读出第一存储单元的数据和第二存储单元的数据；
a7.重新选择任意两个存储单元分别作为第三存储单元和第四存储单元；
a8.发2个写信号，依次向第三存储单元和第四存储单元分别写入两个不同的背景数据；
a9.发读信号，连续读出第三存储单元的数据10~20次；
a10.读出第四存储单元的数据；
b.编写地址译码器测试图形向量
b1.设置任意两个背景数据分别作为第三背景数据和第四背景数据；b2.依次发写信号；
b3.向地址为00…0000的全“0”存储单元写入第三背景数据；
b4.向地址为00…0001的存储单元写入第四背景数据；
b5.重复步骤b3；
b6.将下一个高位地址变为“1”，向地址为00…0011的存储单元写入第四背景数据；
b7.重复步骤b3；
b8.按00…0111、00…1111、…、11…1111的规律选择存储单元，写入第四背景数据；
b9.重复步骤b7~步骤b8，直到地址为11…1111的全“1”存储单元写操作完成；
b10.发读信号，依次读出步骤b3~步骤b9所述存储单元的数据；
c.地址取数时间tAA的测试
c1.将数据输出信号采样点与地址信号起始沿的时间差设置为器件技术规范规定的地址取数时间tAA最大值；
c2.将tWC、tRC时间设置为大于器件技术规范规定的值；
c3.依次运行步骤a、b所述的图形向量，在tWC时间内对其进行写操作，将背景数据全部写入存储单元；
c4.依次运行步骤a、b所述的图形向量，在tRC时间内tAA时间点读出存储单元的数据；
c5.比较步骤c4读出的数据与步骤c3写入的数据，若全部相同，则该器件tAA测试合格，否则tAA测试不合格；
d.写周期时间tWC的测试
d1.将tWC设置为器件技术规范规定的最小值，读周期时间tRC设置为大于器件技术规范规定的值；
d2.依次运行步骤a、b所述的图形向量，在tWC时间内完成写操作；
d3.在tRC时间内依次读出步骤a、b所述存储单元的数据；
d4.比较步骤d3读出的数据与步骤d2写入的数据，若全部相同，则tWC测试合格，否则tWC测试不合格；
e.读周期时间tRC的测试
e1.以大于器件技术规范规定的tWC时间，依次运行步骤a、b所述的图形向量，进行写操作，将背景数据全部写入存储单元；
e2.将tRC设置为器件技术规范规定的最小值；
e3.依次运行步骤a、b所述的图形向量，在tRC时间内完成读操作；
e4.比较步骤e3读出的数据与步骤e1写入的数据，若全部相同，则该器件tRC测试合格，否则tRC测试不合格。
进一步地，所述的任意两个不同背景数据互为反码数据。
进一步地，所述的数据和反码数据为0x55和0xaa。
采用本发明，由于摒弃对SRAM动态参数测试影响不大的存储体、控制电路和数据寄存器三个功能模块测试图形向量，仅编写和运行读写逻辑模块测试图形向量和地址译码器测试图形向量，从而大幅减少了SRAM动态参数测试图形向量数目，实现SRAM动态参数的测试。本发明既能大幅减少测试图形向量数目，又能满足测试需要。
具体实施方式
以下结合具体实施例对本发明作进一步的详细描述，但该实施例不应理解为对本发明的限制。
实施例1
被测对象：CYPRESS公司生产的512K×8位的SRAM器件CY7C1049B-20VI,包含19位地址位和8位数据位。其详细规范规定的地址取数时间tAA最大值为20ns，写周期时间tWC的最小值为20ns，读周期时间tRC的最小值为20ns。
测试方法：按以下步骤进行：
a.编写读写逻辑模块测试图形向量
a1.选择地址分别为0000000000000000000和0000000000000000001的两个存储单元；
a2.设置两个背景数据0x66和0x77；
a3.发2个写信号，依次向地址为0000000000000000000的存储单元写入背景数据0x66，向地址为0000000000000000001的存储单元写入背景数据0x77；
a4.发2个读信号，依次读出地址为0000000000000000000存储单元的数据和地址为0000000000000000001存储单元的数据；
a5.发2个写信号，依次向地址为0000000000000000000存储单元写入背景数据0x77，向地址为0000000000000000001的存储单元写入背景数据0x66；
a6.发2个读信号，依次读出地址为0000000000000000000存储单元的数据和地址为0000000000000000001的数据；
a7.选择地址分别为0000000000000000010和0000000000000000011的两个存储单元；
a8.发2个写信号，依次向地址为0000000000000000010的存储单元和向地址为0000000000000000011的存储单元分别写入背景数据0x99和0x88；
a9.发读信号，连续读出地址为0000000000000000010的存储单元数据10次；
a10.读出地址为0000000000000000011存储单元的数据；
以上读写逻辑模块测试图形向量共21条。
b.编写地址译码器测试图形向量
b1.设置两个背景数据0x11和0xaa；
b2.依次发写信号；
b3.向地址为0000000000000000000的存储单元写入背景数据0x11；
b4.向地址为0000000000000000001的存储单元写入背景数据0xaa；
b5.重复步骤b3；
b6.将下一个高位地址变为“1”，向地址为0000000000000000011的存储单元写入背景数据0xaa；
b7.重复步骤b3；
b8.按0000000000000000111、0000000000000001111、…、1111111111111111111的规律选择存储单元，写入背景数据0xaa；
b9.重复步骤b7~步骤b8，直到地址为1111111111111111111存储单元的写操作完成；
b10.发读信号，依次读出步骤b3~步骤b9所述存储单元的数据；
以上地址译码器测试图形向量共76条。
c.地址取数时间tAA的测试
c1.将数据输出信号采样点与地址信号起始沿的时间差设置为器件技术规范规定的地址取数时间tAA最大值20ns；
c2.将tWC、tRC时间设置为200ns；
c3.依次运行步骤a、b所述的图形向量，在tWC时间内对其进行写操作，将背景数据全部写入存储单元；
c4.依次运行步骤a、b所述的图形向量，在tRC时间内tAA时间点读出存储单元的数据；
c5.比较步骤c4读出的数据与步骤c3写入的数据，结果全部相同，该器件tAA测试合格；
d.写周期时间tWC的测试
d1.将tWC设置为20ns，读周期时间tRC设置为200ns；
d2.依次运行步骤a、b所述的图形向量，在tWC时间内完成写操作；
d3.在tRC时间内依次读出步骤a、b所述存储单元的数据；
d4.比较步骤d3读出的数据与步骤d2写入的数据，结果全部相同， tWC测试合格；
e.读周期时间tRC的测试
e1. 将tWC设置为200ns，依次运行步骤a、b所述的图形向量，进行写操作，将背景数据全部写入存储单元；
e2.将tRC设置为20ns；
e3.依次运行步骤a、b所述的图形向量，在tRC时间内完成读操作；
e4.比较步骤e3读出的数据与步骤e1写入的数据，结果全部相同，该器件tRC测试合格。
实施例2
被测对象：CYPRESS公司生产的512K×8位的SRAM器件CY7C1049B-20VI,包含19位地址位和8位数据位。其详细规范规定的地址取数时间tAA最大值为20ns，写周期时间tWC的最小值为20ns，读周期时间tRC的最小值为20ns。
测试方法：按以下步骤进行：
a.编写读写逻辑模块测试图形向量
a1.选择地址分别为0000000000000000000和0000000000000000001的两个存储单元；
a2.设置两个背景数据0x55和0xaa；
a3.发2个写信号，依次向地址为0000000000000000000的存储单元写入背景数据0x55，向地址为0000000000000000001的存储单元写入背景数据0xaa；
a4.发2个读信号，依次读出地址为0000000000000000000存储单元的数据和地址为0000000000000000001存储单元的数据；
a5.发2个写信号，依次向地址为0000000000000000000存储单元写入背景数据0xaa，向地址为0000000000000000001的存储单元写入背景数据0x55；
a6.发2个读信号，依次读出地址为0000000000000000000存储单元的数据和地址为0000000000000000001的数据；
a7.选择地址分别为0000000000000000010和0000000000000000011的两个存储单元；
a8.发2个写信号，依次向地址为0000000000000000010的存储单元和向地址为0000000000000000011的存储单元分别写入背景数据0xaa和0x55；
a9.发读信号，连续读出地址为0000000000000000010的存储单元数据20次；
a10.读出地址为0000000000000000011存储单元的数据；
以上读写逻辑模块测试图形向量共31条。
b.编写地址译码器测试图形向量
b1.设置两个背景数据0x55和0xaa；
b2.依次发写信号；
b3.向地址为0000000000000000000的存储单元写入背景数据0x55；
b4.向地址为0000000000000000001的存储单元写入背景数据0xaa；
b5.重复步骤b3；
b6.将下一个高位地址变为“1”，向地址为0000000000000000011的存储单元写入背景数据0xaa；
b7.重复步骤b3；
b8.按0000000000000000111、0000000000000001111、…、1111111111111111111的规律选择存储单元，写入背景数据0xaa；
b9.重复步骤b7~步骤b8，直到地址为1111111111111111111存储单元的写操作完成；
b10.发读信号，依次读出步骤b3~步骤b9所述存储单元的数据；
以上地址译码器测试图形向量共76条。
c.地址取数时间tAA的测试
c1.将数据输出信号采样点与地址信号起始沿的时间差设置为器件技术规范规定的地址取数时间tAA最大值20ns；
c2.将tWC、tRC时间设置为200ns；
c3.依次运行步骤a、b所述的图形向量，在tWC时间内对其进行写操作，将背景数据全部写入存储单元；
c4.依次运行步骤a、b所述的图形向量，在tRC时间内tAA时间点读出存储单元的数据；
c5.比较步骤c4读出的数据与步骤c3写入的数据，结果不相同，该器件tAA测试不合格；
d.写周期时间tWC的测试
d1.将tWC设置为20ns，读周期时间tRC设置为200ns；
d2.依次运行步骤a、b所述的图形向量，在tWC时间内完成写操作；
d3.在tRC时间内依次读出步骤a、b所述存储单元的数据；
d4.比较步骤d3读出的数据与步骤d2写入的数据，结果不相同，tWC测试不合格；
e.读周期时间tRC的测试
e1. 将tWC设置为200ns，依次运行步骤a、b所述的图形向量，进行写操作，将背景数据全部写入存储单元；
e2.将tRC设置为20ns；
e3.依次运行步骤a、b所述的图形向量，在tRC时间内完成读操作；
e4.比较步骤e3读出的数据与步骤e1写入的数据，结果不相同，该器件tRC测试不合格。
实施例3
被测对象：CYPRESS公司生产的512K×8位的SRAM器件CY7C1049B-20VI,包含19位地址位和8位数据位。其详细规范规定的地址取数时间tAA最大值为20ns，写周期时间tWC的最小值为20ns，读周期时间tRC的最小值为20ns。
测试方法：按以下步骤进行：
a.编写读写逻辑模块测试图形向量
a1.选择地址分别为0000000000000000000和0000000000000000001的两个存储单元；
a2.设置两个背景数据0x55和0xaa；
a3.发2个写信号，依次向地址为0000000000000000000的存储单元写入背景数据0x55，向地址为0000000000000000001的存储单元写入背景数据0xaa；
a4.发2个读信号，依次读出地址为0000000000000000000存储单元的数据和地址为0000000000000000001存储单元的数据；
a5.发2个写信号，依次向地址为0000000000000000000存储单元写入背景数据0xaa，向地址为0000000000000000001的存储单元写入背景数据0x55；
a6.发2个读信号，依次读出地址为0000000000000000000存储单元的数据和地址为0000000000000000001的数据；
a7.选择地址分别为0000000000000000010和0000000000000000011的两个存储单元；
a8.发2个写信号，依次向地址为0000000000000000010的存储单元和向地址为0000000000000000011的存储单元分别写入背景数据0x00和0xff；
a9.发读信号，连续读出地址为0000000000000000010的存储单元数据20次；
a10.读出地址为0000000000000000011存储单元的数据；
以上读写逻辑模块测试图形向量共31条。
b.编写地址译码器测试图形向量
b1.设置两个背景数据0x55和0xaa；
b2.依次发写信号；
b3.向地址为0000000000000000000的存储单元写入背景数据0x55；
b4.向地址为0000000000000000001的存储单元写入背景数据0xaa；
b5.重复步骤b3；
b6.将下一个高位地址变为“1”，向地址为0000000000000000011的存储单元写入背景数据0xaa；
b7.重复步骤b3；
b8.按0000000000000000111、0000000000000001111、…、1111111111111111111的规律选择存储单元，写入背景数据0xaa；
b9.重复步骤b7~步骤b8，直到地址为1111111111111111111存储单元的写操作完成；
b10.发读信号，依次读出步骤b3~步骤b9所述存储单元的数据；
以上地址译码器测试图形向量共76条。
c.地址取数时间tAA的测试
c1.将数据输出信号采样点与地址信号起始沿的时间差设置为器件技术规范规定的地址取数时间tAA最大值20ns；
c2.将tWC、tRC时间设置为400ns；
c3.依次运行步骤a、b所述的图形向量，在tWC时间内对其进行写操作，将背景数据全部写入存储单元；
c4.依次运行步骤a、b所述的图形向量，在tRC时间内tAA时间点读出存储单元的数据；
c5.比较步骤c4读出的数据与步骤c3写入的数据，结果全部相同，该器件tAA测试合格；
d.写周期时间tWC的测试
d1.将tWC设置为20ns，读周期时间tRC设置为400ns；
d2.依次运行步骤a、b所述的图形向量，在tWC时间内完成写操作；
d3.在tRC时间内依次读出步骤a、b所述存储单元的数据；
d4.比较步骤d3读出的数据与步骤d2写入的背景数据，结果全部相同，tWC测试合格；
e.读周期时间tRC的测试
e1. 将tWC设置为400ns，依次运行步骤a、b所述的图形向量，进行写操作，将背景数据全部写入存储单元；
e2.将tRC设置为20ns；
e3.依次运行步骤a、b所述的图形向量，在tRC时间内完成读操作；
e4.比较步骤e3读出的数据与步骤e1写入的数据，结果全部相同，该器件tRC测试合格。
本说明书中未作详细描述的内容，属于本专业技术人员公知的现有技术。
Claims (3)
1.一种SRAM动态参数的测试方法，包括以下步骤：
a.编写读写逻辑模块测试图形向量
a1.选取任意两个存储单元分别作为第一存储单元和第二存储单元；
a2.设置任意两个背景数据分别作为第一背景数据和第二背景数据；
a3.发2个写信号，依次向第一存储单元写入第一背景数据，向第二存储单元写入第二背景数据；
a4.发2个读信号，依次读出第一存储单元的数据和第二存储单元的数据；
a5.发2个写信号，依次向第一存储单元写入第二背景数据，向第二存储单元写入第一背景数据；
a6.发2个读信号，依次读出第一存储单元的数据和第二存储单元的数据；
a7.重新选择任意两个存储单元分别作为第三存储单元和第四存储单元；
a8.发2个写信号，依次向第三存储单元和第四存储单元分别写入两个不同的背景数据；
a9.发读信号，连续读出第三存储单元的数据10~20次；
a10.读出第四存储单元的数据；
b.编写地址译码器测试图形向量
b1.设置任意两个背景数据分别作为第三背景数据和第四背景数据；
b2.依次发写信号；
b3.向地址为00…0000的全“0”存储单元写入第三背景数据；
b4.向地址为00…0001的存储单元写入第四背景数据；
b5.重复步骤b3；
b6.将下一个高位地址变为“1”，向地址为00…0011的存储单元写入第四背景数据；
b7.重复步骤b3；
b8.按00…0111、00…1111、…、11…1111的规律选择存储单元，写入第四背景数据；
b9.重复步骤b7~步骤b8，直到地址为11…1111的全“1”存储单元写操作完成；
b10.发读信号，依次读出步骤b3~步骤b9所述存储单元的数据；
c.地址取数时间tAA的测试
c1.将数据输出信号采样点与地址信号起始沿的时间差设置为器件技术规范规定的地址取数时间tAA最大值；
c2.将tWC、tRC时间设置为大于器件技术规范规定的值；
c3.依次运行步骤a、b所述的图形向量，在tWC时间内对其进行写操作，将背景数据全部写入存储单元；
c4.依次运行步骤a、b所述的图形向量，在tRC时间内tAA时间点读出存储单元的数据；
c5.比较步骤c4读出的数据与步骤c3写入的数据，若全部相同，则该器件tAA测试合格，否则tAA测试不合格；
d.写周期时间tWC的测试
d1.将tWC设置为器件技术规范规定的最小值，读周期时间tRC设置为大于器件技术规范规定的值；
d2.依次运行步骤a、b所述的图形向量，在tWC时间内完成写操作；
d3.在tRC时间内依次读出步骤a、b所述存储单元的数据；
d4.比较步骤d3读出的数据与步骤d2写入的数据，若全部相同，则tWC测试合格，否则tWC测试不合格；
e.读周期时间tRC的测试
e1.以大于器件技术规范规定的tWC时间，依次运行步骤a、b所述的图形向量，进行写操作，将背景数据全部写入存储单元；
e2.将tRC设置为器件技术规范规定的最小值；
e3.依次运行步骤a、b所述的图形向量，在tRC时间内完成读操作；
e4.比较步骤e3读出的数据与步骤e1写入的数据，若全部相同，则该器件tRC测试合格，否则tRC测试不合格。
2.根据权利要求1所述的SRAM动态参数的测试方法，其特征在于：所述的任意两个不同背景数据互为反码数据。
3.根据权利要求2所述的SRAM动态参数的测试方法，其特征在于：所述的数据和反码数据为0x55和0xaa。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210303649.1A CN102820062B (zh) | 2012-08-24 | 2012-08-24 | Sram动态参数的测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210303649.1A CN102820062B (zh) | 2012-08-24 | 2012-08-24 | Sram动态参数的测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102820062A true CN102820062A (zh) | 2012-12-12 |
| CN102820062B CN102820062B (zh) | 2015-04-01 |
Family
ID=47304131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210303649.1A Active CN102820062B (zh) | 2012-08-24 | 2012-08-24 | Sram动态参数的测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102820062B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105788027A (zh) * | 2016-03-17 | 2016-07-20 | 中车株洲电力机车有限公司 | 一种事件记录装置及其记录方法 |
| CN111833960A (zh) * | 2020-07-21 | 2020-10-27 | 湖北航天技术研究院计量测试技术研究所 | 大容量存储器功能测试全覆盖的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3148478A1 (de) * | 1980-12-09 | 1982-09-23 | Obedineni Zavodi za Sapametjavasti Ustrojstva, Stara Zagora | Vorrichtung fuer die qualitaetskontrolle der dynamischen parameter von magnetkoepfen |
| GB2408118A (en) * | 2003-11-14 | 2005-05-18 | Hewlett Packard Development Co | System and method for testing a memory using DMA |
| CN102332311A (zh) * | 2011-10-18 | 2012-01-25 | 中国航天科技集团公司第五研究院第五一〇研究所 | 一种基于fpga的nand flash器件单粒子效应测试方法 |
| CN102456394A (zh) * | 2010-10-20 | 2012-05-16 | 三星电子株式会社 | 执行dram刷新操作的存储电路、系统和模块及其操作方法 |
-
2012
- 2012-08-24 CN CN201210303649.1A patent/CN102820062B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3148478A1 (de) * | 1980-12-09 | 1982-09-23 | Obedineni Zavodi za Sapametjavasti Ustrojstva, Stara Zagora | Vorrichtung fuer die qualitaetskontrolle der dynamischen parameter von magnetkoepfen |
| GB2408118A (en) * | 2003-11-14 | 2005-05-18 | Hewlett Packard Development Co | System and method for testing a memory using DMA |
| CN102456394A (zh) * | 2010-10-20 | 2012-05-16 | 三星电子株式会社 | 执行dram刷新操作的存储电路、系统和模块及其操作方法 |
| CN102332311A (zh) * | 2011-10-18 | 2012-01-25 | 中国航天科技集团公司第五研究院第五一〇研究所 | 一种基于fpga的nand flash器件单粒子效应测试方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105788027A (zh) * | 2016-03-17 | 2016-07-20 | 中车株洲电力机车有限公司 | 一种事件记录装置及其记录方法 |
| CN105788027B (zh) * | 2016-03-17 | 2019-12-17 | 中车株洲电力机车有限公司 | 一种事件记录装置及其记录方法 |
| CN111833960A (zh) * | 2020-07-21 | 2020-10-27 | 湖北航天技术研究院计量测试技术研究所 | 大容量存储器功能测试全覆盖的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102820062B (zh) | 2015-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105679359B (zh) | 半导体存储器件 | |
| US7746712B2 (en) | Semiconductor memory device including post package repair control circuit and post package repair method | |
| CN109979503B (zh) | 一种在内存中实现汉明距离计算的静态随机存储器电路结构 | |
| CN102820052B (zh) | Sram多路复用装置 | |
| CN1396599B (zh) | 在刷新操作过程中读取数据并能纠错的半导体存储器件 | |
| US11232849B2 (en) | Memory device with a repair match mechanism and methods for operating the same | |
| CN112712831B (zh) | 一种铁电存储器及其操作方法 | |
| US11467965B2 (en) | Processing-in-memory (PIM) device | |
| US20150063039A1 (en) | Redundancy in stacked memory structure | |
| US11756647B2 (en) | Memory device and electronic device | |
| Zheng et al. | Memristor-based ternary content addressable memory (mTCAM) for data-intensive computing | |
| Zhang et al. | HD-CIM: Hybrid-device computing-in-memory structure based on MRAM and SRAM to reduce weight loading energy of neural networks | |
| KR20190047860A (ko) | 결함 정보 저장 회로 및 이를 포함하는 반도체 장치 | |
| US7120067B2 (en) | Memory with data latching circuit including a selector | |
| CN102332288B (zh) | 存储器电路及应用所述存储器电路读取数据的方法 | |
| CN102820062A (zh) | Sram动态参数的测试方法 | |
| KR20110031522A (ko) | 메모리 장치, 이를 구비하는 메모리 시스템 및 이의 제어 방법 | |
| CN102332295B (zh) | 存储器电路及应用所述存储器电路读取数据的方法 | |
| CN103456354A (zh) | 一种非易失性存储器差分存储格的方法和装置 | |
| US20110280092A1 (en) | Multi-Bank Read/Write To Reduce Test-Time In Memories | |
| CN102332287A (zh) | 存储器电路及应用所述存储器电路进行数据读取的方法 | |
| US20230230649A1 (en) | Method and device for testing memory chip | |
| US8964493B2 (en) | Defective memory column replacement with load isolation | |
| CN100587842C (zh) | Nand型快闪存储器的读写方法及其相关页缓冲区 | |
| Lu | Built-in self-repair techniques for embedded RAMs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |