CN102810516A

CN102810516A - Rom器件及其制造方法

Info

Publication number: CN102810516A
Application number: CN2011101474124A
Authority: CN
Inventors: 肖莉
Original assignee: CSMC Technologies Corp; Wuxi CSMC Semiconductor Co Ltd
Current assignee: CSMC Technologies Corp
Priority date: 2011-06-02
Filing date: 2011-06-02
Publication date: 2012-12-05
Anticipated expiration: 2031-06-02
Also published as: CN102810516B

Abstract

本发明实施例公开了一种ROM器件及其制造方法，所述方法包括：提供基底；在所述基底内形成埋层区；在具有埋层区的基底上形成栅极；在所述基底的埋层区上形成金属硅化物。本发明所提供的ROM器件制造方法，由于在所述基底的埋层区上形成了金属硅化物，而所述金属硅化物能够有效地减小埋层区的寄生电阻，所述埋层区寄生电阻的减小有利于ROM器件特征尺寸的进一步减小，且不会影响所述ROM器件的运行速度。按照本发明所提供的ROM器件制造方法，能够生产出特征尺寸为0.18μm的FLAT CELL ROM器件。

Description

ROM器件及其制造方法

技术领域

本发明涉及半导体制造技术领域，更具体地说，涉及一种ROM器件及其制造方法。

背景技术

可编程ROM(只读存储器，Read-Only Memory)，又被称为MASKROM，其内容可以由用户自己定制，然后通过集成电路制造过程中的掩模工艺来实现用户需要的ROM编程。FLAT CELL ROM(平板型ROM)因其制造工艺简单、面积小和集成度高而被广泛运用于MASKROM的制造中。

参见图1，图1为本发明实施例所提供的FLAT CELL ROM器件的物理结构俯视图，图中示出了掺杂埋层10(作为flat cell的源/漏)、栅极线11，该ROM器件中，每一列的flat cell公用相同的源/漏，每一排的flat cell公用相同的栅极线，flat cell之间采用PN结反型隔离。

目前按flat cell工艺生产出来的ROM器件的特征尺寸(CD)可以达到0.35μm，但很难实现CD的进一步减小。这是由于：CD的进一步减小，即表明掺杂埋层(包括N型掺杂和P型掺杂，分别简称BN和BP)的间距进一步减小，这将导致埋层区电阻的增大，而埋层区电阻的增大将直接影响ROM器件的运行速度，进而影响产品的性能。因此，减小CD和减小埋层区电阻(使ROM器件的运行速度不受影响)两者之间存在着一定的矛盾，从而限制了FLAT CELLROM器件向更小尺寸的方向发展。

为了使ROM器件的CD进一步减小，但又要保证ROM器件的运行速度不受影响，必须解决埋层区电阻过大的问题。

发明内容

有鉴于此，本发明提供一种ROM器件及其制造方法，该方法能够有效地降低埋层区电阻，进而可使ROM器件的CD进一步减小，且不影响ROM器件的运行速度。

为实现上述目的，本发明提供如下技术方案：

一种ROM器件制造方法，该方法包括：

提供基底；

在所述基底内形成埋层区；

在具有埋层区的基底上形成栅极；

在所述基底的埋层区上形成金属硅化物。

优选的，上述方法中，在所述基底内形成埋层区采用涂源扩散方式。

优选的，上述方法中，在涂源扩散工艺过程中，掺杂离子的剂量为1×1015～5×1015cm-3，扩散温度为850～1050℃，扩散时间为15～60min。

优选的，上述方法中，在所述基底内形成埋层区之后，在具有埋层区的基底上形成栅极之前，还包括：

在所述基底内相邻埋层区之间形成增强隔离区。

优选的，上述方法中，在具有埋层区的基底上形成栅极之后，在所述基底的埋层区上形成金属硅化物之前，还包括：

在所述基底的增强隔离区除去栅极以外的区域上形成氧化层。

优选的，上述方法中，在所述基底的增强隔离区除去栅极以外的区域上形成氧化层采用极性氧化方式。

优选的，上述方法中，在所述极性氧化工艺过程中，氧化温度为800℃。

优选的，上述方法中，在所述基底的埋层区上形成的金属硅化物为硅化钴。

本发明还提供了一种ROM器件，该ROM器件包括：

基底；

位于基底内的埋层区；

位于具有埋层区的基底上的栅极；

位于所述基底埋层区上的金属硅化物。

优选的，上述ROM器件还包括：位于所述基底内相邻埋层区之间的增强隔离区；所述栅极位于所述基底的增强隔离区之上。

从上述技术方案可以看出，本发明所提供的ROM器件制造方法包括：提供基底；在所述基底内形成埋层区；在具有埋层区的基底上形成栅极；在所述基底的埋层区上形成金属硅化物。该方法中由于在基底的埋层区上形成了金属硅化物，所述金属硅化物能有效地降低埋层区的(寄生串联)电阻，所述埋层区电阻的降低有利于ROM器件CD的进一步减小，且不致使ROM器件的运行速度受到影响，因此，利用本发明所提供的ROM器件制造方法可制造出CD在0.35μm以下(例如0.18μm)的FLAT CELL ROM器件。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例所提供的FLAT CELL ROM器件的物理结构俯视图；

图2为本发明实施例所提供的一种ROM器件制造方法的流程示意图；

图3～图8为本发明实施例所提供的ROM器件制造方法中的剖面结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

在本发明的其中一个方面，提供一种ROM器件制造方法，该方法包括：提供基底；在所述基底内形成埋层区；在具有埋层区的基底上形成栅极；在所述基底的埋层区上形成金属硅化物。所述埋层区的形成，其目的主要是为后续形成源/漏做准备；所形成的栅极位于基底上相邻埋层区之间的区域上；在所述基底的埋层区上形成金属硅化物，所述金属硅化物能有效地降低埋层区的寄生电阻，所述埋层区寄生电阻得到降低，可利于ROM器件向更小尺寸的方向发展。因此，按照本发明所提供的ROM器件制造方法，按flat cell工艺过程可生产出CD在0.35μm以下(例如0.18μm)的ROM器件。

下面结合附图和实施例对本发明所提供的ROM器件及其制造方法进行详细描述。

实施例一

参考图2，图2为本发明实施例所提供的一种ROM器件制造方法的流程示意图，该方法具体包括如下步骤：

步骤S1：提供基底。

所述基底，也可称为基片或衬底等，一般为硅材料。本实施例中所述基底为P型硅衬底，晶向为<111>，电阻率为15～25Ωcm。

步骤S2：在所述基底内形成埋层区。

本文中所述“基底内”是指由基底表面向下延伸的一定深度的区域，该区域属于基底的一部分；“基底上”是指由基底表面向上的区域，该区域不属于基底本身。本说明书中其他描述部分与此相类似，不再赘述。

本步骤中在所述基底内形成埋层区，其目的是为后续形成源/漏做准备，因此，所述埋层区的电阻直接影响源漏寄生串联电阻和局域互连电阻。而由于埋层区的电阻受到其掺杂浓度的影响，因此可通过增大埋层区的掺杂浓度来降低其电阻，进而可使ROM器件的CD进一步减小。现有工艺中常采用离子注入工艺在所述基底内形成埋层区，所述离子注入工艺过程中很难控制形成的埋层区的掺杂浓度，因此，传统工艺中对埋层区的电阻不能实现很好的控制。

本发明实施例摒弃传统的离子注入工艺，采用涂源扩散工艺在所述基底内形成埋层区，具体工艺过程如下：

参考图3，首先在所述基底1上形成垫氧化层2，接着在所述垫氧化层2上旋涂光刻胶层，采用具有埋层区图案的掩膜版对所述光刻胶层进行曝光，之后显影，进而将所述埋层区图案转移到所述光刻胶层中，即在所述垫氧化层2上形成具有埋层区图案的光刻胶层3。

参考图4，以具有埋层区图案的光刻胶层3为掩膜，采用刻蚀工艺在所述垫氧化层中形成埋层区图案，即形成了具有埋层区图案的垫氧化层4。之后去除所述具有埋层区图案的光刻胶层3。

参考图5，以具有埋层区图案的垫氧化层4为掩膜，采用涂源扩散方式在所述基底1内形成埋层区5。具体实施过程为：首先将TEOS(正硅酸乙酯)溶解在水和无水乙醇中制得二氧化硅乳胶(也可采用四氯化硅在醋酸和乙醇中水解而制得)，在所述二氧化硅乳胶中通入杂质源(对于N型掺杂可选五氧化二磷作为杂质源，对于P型掺杂可选三氧化二硼作为杂质源，本实施例中选取五氧化二磷作为杂质源)，之后使所述包含杂质源的二氧化硅乳胶在乙醇溶液中稀释，进而形成掺杂源溶液。以所述具有埋层区图案的垫氧化层4为掩膜，将所述掺杂源溶液涂布在垫氧化层4中对应埋层区图案的区域上，之后进行高温扩散。所述掺杂源溶液在高温的作用下形成磷硅玻璃，且所述磷硅玻璃在高温的驱动下向基底1内扩散，从而在基底1内对应埋层区图案的区域形成埋层区5。

通过控制掺杂源溶液的浓度、扩散温度以及扩散时间，可控制在基底1内形成的埋层区5的掺杂浓度及结深。本发明实施例中控制形成埋层区5中掺杂离子的剂量(或浓度)在1×10¹⁵～5×10¹⁵cm^-3之间，控制扩散温度为850～1050℃，扩散时间为15～60min，控制最终形成埋层区5的结深在0.015μm左右。

之后去除所述具有埋层区图案的垫氧化层4。

本发明其他实施例中，也可以采用传统的离子注入工艺形成埋层区。

步骤S3：在所述基底内相邻埋层区之间形成增强隔离区。

参考图6，通过离子注入工艺在所述基底1内相邻埋层区5之间形成增强隔离区6。具体实施过程包括：旋涂光刻胶层、采用相应掩膜版进行曝光、显影、采用离子注入工艺在所述基底内形成增强隔离区。

本发明实施例中所述增强隔离区6为P型掺杂区，其位于基底1内埋层区5之间，主要作用是增强相邻埋层区5之间的隔离。

步骤S4：在所述基底的增强隔离区上形成栅极。

参考图7，首先在基底1上形成栅介质层，所述栅介质层可以为氧化硅、SrTiO₃、HfO₂或ZrO₂等高介电常数材料；接着在所述栅介质层上沉积栅极材料层，所述栅极材料层可以为多晶硅；最后利用相应掩膜版通过光刻、刻蚀工艺在所述基底1上形成栅极7。所述栅极7位于基底1的增强隔离区6之上，即所述栅极7位于埋层区5之间，这就使得正对栅极7两侧的埋层区5分别充当该ROM器件的源区和漏区。

步骤S5：在所述基底的增强隔离区除去栅极以外的区域上形成氧化层。

本步骤中通过极性氧化方式在所述基底的增强隔离区除去栅极以外的区域上形成氧化层(本发明实施例中没有给出相应示意图)。具体实施过程为：将所述基底浸入导电溶液中(或将所述基底置于等离子体中)，向所述基底施加一定的偏压，由于基底内存在N型掺杂的埋层区和P型掺杂的增强隔离区，而N型掺杂和P型掺杂具有不同的导电性能，因此，电子会从P型掺杂的增强隔离区流向N型掺杂的埋层区，从而使得在基底上对应P型掺杂的增强隔离区形成氧化层(该氧化层的材料为氧化硅)。需要说明的是，对于增强隔离区上存在栅极的区域，由于栅极为多晶硅材料，因此，其上不形成氧化层，故最终在所述基底的增强隔离区除去栅极以外的区域(对应图1中掺杂埋层10和栅极线11交叉所围成的区域)上形成氧化层。

在上述极性氧化过程中，可控制氧化温度在800℃左右，通过控制氧化时间控制最终形成的氧化层的厚度大于

步骤S6：在所述基底的埋层区及栅极上形成金属硅化物。

参考图8，利用溅射工艺在所述基底1上沉积金属，然后对该基底1进行快速热退火(RTA)处理，使得所述金属与基底1上的硅反应生成金属硅化物8，该金属不与基底1上的氧化硅反应，因此，位于增强隔离区氧化层(图中未示出)上的金属可轻易地被去除，从而在所述基底1上对应没有氧化层的区域形成了金属硅化物8，即所述金属硅化物8位于基底1的埋层区5及栅极7之上。

位于所述埋层区5上的金属硅化物有利于降低埋层区5的寄生电阻，从而可降低ROM器件源漏间的串联寄生电阻；位于所述栅极7上的金属硅化物有利于降低ROM器件栅极的寄生电阻。

所述金属可以为Ti、Co或Ni等材料，优选的，本实施例中选取Co，形成的金属硅化物为硅化钴。

本发明实施例为较优的方案，其他实施例中也可以仅在基底的埋层区上形成金属硅化物。

由上可知，本发明所提供的ROM器件制造方法，通过在基底的埋层区上形成金属硅化物，所述金属硅化物可利于降低埋层区的寄生电阻，进而可使所述ROM器件向更小尺寸的方向发展。按照本发明所提供的方法，可生产出特征尺寸为0.18μm的FLAT CELL ROM器件，且不会影响该ROM器件的运行速度。

除此之外，本发明所提供的ROM器件制造方法，通过涂源扩散方式在基底内形成埋层区，相比传统工艺中采用离子注入方式在基底内形成埋层区，其优点为：容易控制形成高浓度的浅结埋层区，进而可降低埋层区的电阻。

再有，本发明所提供的ROM器件制造方法，通过极性氧化方式在基底的增强隔离区除去栅极以外的区域上形成氧化层，从而为后续在基底的埋层区上形成金属硅化物奠定了基础。

实施例二

上面详细描述了本发明所提供的ROM器件制造方法，下面描述本发明所提供的ROM器件，相关之处可参见方法部分所述。

参考图8，本发明所提供的ROM器件包括：基底1；位于基底内的埋层区5；位于基底1内相邻埋层区5之间的增强隔离区6；位于基底1上的栅极7，所述栅极7位于基底1的增强隔离区6之上；位于基底1内埋层区5上及栅极7上的金属硅化物8。

本发明实施例中位于基底1内埋层区5上的金属硅化物8可利于降低埋层区5的寄生电阻，而由于所述埋层区5又作为该ROM器件的源区和漏区而存在，故所述埋层区5寄生电阻的减小使得所述ROM器件的源漏寄生电阻减小，进而可生产出更小尺寸(小于0.35μm)的ROM器件；位于栅极7上的金属硅化物8可利于降低栅极的寄生电阻。

所述金属硅化物8可以为Co、Ti或Ni等金属的硅化物。

本发明实施例所提供的ROM器件，可按照实施例一中ROM器件的制造方法来形成，在此不再赘述。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，相关、相似之处可互相参考。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims

1.一种ROM器件制造方法，其特征在于，包括：

提供基底；

在所述基底内形成埋层区；

在具有埋层区的基底上形成栅极；

在所述基底的埋层区上形成金属硅化物。

2.根据权利要求1所述的方法，其特征在于，在所述基底内形成埋层区采用涂源扩散方式。

3.根据权利要求2所述的方法，其特征在于，在涂源扩散工艺过程中，掺杂离子的剂量为1×10¹⁵～5×10¹⁵cm^-3，扩散温度为850～1050℃，扩散时间为15～60min。

4.根据权利要求3所述的方法，其特征在于，在所述基底内形成埋层区之后，在具有埋层区的基底上形成栅极之前，还包括：

在所述基底内相邻埋层区之间形成增强隔离区。

5.根据权利要求4所述的方法，其特征在于，在具有埋层区的基底上形成栅极之后，在所述基底的埋层区上形成金属硅化物之前，还包括：

6.根据权利要求5所述的方法，其特征在于，在所述基底的增强隔离区除去栅极以外的区域上形成氧化层采用极性氧化方式。

7.根据权利要求6所述的方法，其特征在于，在所述极性氧化工艺过程中，氧化温度为800℃。

8.根据权利要求7所述的方法，其特征在于，在所述基底的埋层区上形成的金属硅化物为硅化钴。

9.一种ROM器件，其特征在于，包括：

基底；

位于基底内的埋层区；

位于具有埋层区的基底上的栅极；

位于所述基底埋层区上的金属硅化物。

10.根据权利要求9所述的ROM器件，其特征在于，还包括：

位于所述基底内相邻埋层区之间的增强隔离区；所述栅极位于所述基底的增强隔离区之上。