CN102779764B - 硅台面半导体器件的pn结保护方法 - Google Patents

硅台面半导体器件的pn结保护方法 Download PDF

Info

Publication number
CN102779764B
CN102779764B CN201210296649.3A CN201210296649A CN102779764B CN 102779764 B CN102779764 B CN 102779764B CN 201210296649 A CN201210296649 A CN 201210296649A CN 102779764 B CN102779764 B CN 102779764B
Authority
CN
China
Prior art keywords
silicon chip
silicon
junction
semiconductor device
sipos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210296649.3A
Other languages
English (en)
Other versions
CN102779764A (zh
Inventor
周明
穆连和
顾理建
王荣元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Ming core microelectronic Limited by Share Ltd
Original Assignee
NANTONG MINGXIN MICROELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NANTONG MINGXIN MICROELECTRONICS CO Ltd filed Critical NANTONG MINGXIN MICROELECTRONICS CO Ltd
Priority to CN201210296649.3A priority Critical patent/CN102779764B/zh
Publication of CN102779764A publication Critical patent/CN102779764A/zh
Application granted granted Critical
Publication of CN102779764B publication Critical patent/CN102779764B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

硅台面半导体器件的PN结保护方法，涉及半导体器件的PN结保护工艺技术领域，在完成了扩散工序的硅片表面采用气相沉积法覆盖SIPOS薄膜，并采用掩膜的方法，去除多余的SIPOS薄膜，只在PN结表面保留SIPOS薄膜；再将玻璃粉的稀释混合液涂敷在硅片表面，低温焙烧后，去除多余的玻璃粉，再将硅片置于扩散炉内，在O2气氛中烧结。本发明采用半绝缘多晶硅（SIPOS）叠加玻璃钝化膜代替传统单一的玻璃钝化膜直接对台面半导体器件进行PN结表面保护的工艺方法，以提高钝化效果。

Description

硅台面半导体器件的PN结保护方法
技术领域
 本发明涉及一种半导体器件的PN结保护工艺技术领域，特别是硅台面半导体器件的PN结保护工艺。
背景技术
 当今硅台面半导体器件的PN结保护工艺，是采用在硅片表面涂覆一层玻璃层，以达到保护PN 结的作用。其工艺原理是：将稀释剂和玻璃粉的混合液，均匀涂敷在完成了扩散工序待钝化的硅片的表面，再将硅片装入载片舟，推入扩散炉，升温至470℃，在O2气氛中焙烧20分钟后将载片舟拉出，去除表面多余的玻璃粉；然后将硅片装入载片舟，推入扩散炉，升温至820℃，在O2气氛中烧结20分钟后将载片舟拉出，取下硅片，PN结表面即覆盖了一层玻璃钝化层。该工艺的不足之处在于，由于玻璃层内的气泡的存在和玻璃层密度的影响，玻璃层的厚度需要达到30～40μm的厚度，方能达到钝化要求。由此带来了一些弊端，半导体器件在恶劣环境中，玻璃层内会产生裂纹，从而影响钝化质量。长期以来，在半导体器件制造领域，人们不断进行工艺创进，力求降低生产成本，提高产品的性价比。
发明内容
 本发明的目的是提供一种可避免玻璃层出现裂纹的硅台面半导体器件的PN结保护方法。
本发明技术方案包括以下步骤：
1）在完成了扩散工序的硅片表面采用气相沉积法覆盖SIPOS（半绝缘多晶硅）薄膜，并采用掩膜的方法，去除多余的SIPOS薄膜，只在PN结表面保留SIPOS薄膜；
2）将玻璃粉的稀释混合液涂敷在硅片表面，低温焙烧后，去除多余的玻璃粉，再将硅片置于扩散炉内，在O2气氛中烧结。
本发明采用半绝缘多晶硅（SIPOS）叠加玻璃钝化膜代替传统单一的玻璃钝化膜直接对台面半导体器件进行PN结表面保护的工艺方法，以提高钝化效果。
本发明的工艺原理是：通过步骤1），将反应源气体汽化，以层流的方式进入反应室，到达被预先加热至反应温度的衬底。在衬底上方的层流层中，载气中的反应源分子穿过滞留层，分解并扩散至晶体表面，经物理和化学过程，可控地淀积到衬底上，形成需要的淀积层SIPOS, 利用掩膜的方法，去除多余的SIPOS，在PN结表面保留一层SIPOS。
通过步骤2），则在PN结部位留下玻璃粉，并在高温下烧结以形成玻璃钝化保护膜。
本发明生产工艺过程所用的设备为CVD炉和通用的扩散炉，工艺成熟，操作简单，易于实施，利用SIPOS和融凝玻璃层的有效结合，实现了对半导体器件的PN结的保护。该工艺的发明，突破了传统的理念，利用SIPOS和玻璃层有机结合，提高了半导体器件的抗恶劣环境的能力。
步骤1）中，将完成扩散和台面成型的硅片清洗干净并甩干后，装入载片舟，在CVD炉内温度为650±20℃的条件下，在无氧条件下，将SiH4、N2O的混合液进行汽化处理60±5分钟，然后将硅片载片舟拉出，取下硅片；再采用化学清洗剂对硅片进行清洗并甩干后，再在硅片的表面覆盖厚度为2～3μm的光刻胶，将硅片装入片架，并置于90±5℃的烘箱内处理30±5分钟，取出片架，选择性曝光、显影，再将硅片片架置于150±5℃的烘箱内处理30±5分钟后取出；再经腐蚀窗口、去除光光刻胶，则在硅片的PN结表面沉积了SIPOS薄膜。
在步骤1）中，利用无氧条件，在低压的情况下，将反应源气体（SiH4、N2O）汽化，以层流的方式进入反应室，到达被预先加热至反应温度的衬底。
本发明经CVD炉处理后，在硅片上覆盖的SIPOS薄膜厚度为 1～2μm。一定厚度的SIPOS薄膜利于沉积玻璃钝化保护膜。
本发明所述SiH4、N2O的混合液的混合投料质量比为85～90︰10～15。
本发明所述化学清洗剂由质量比为10︰1︰1的HNO3、HF和冰乙酸混合组成。
步骤2）中，采用化学清洗剂对硅片进行清洗并甩干后，在硅片的表面均匀涂敷玻璃粉的稀释混合液层，并装入载片舟，在炉内温度为470±5℃的扩散炉中，在O2气氛中焙烧20±2分钟；再将载片舟拉出扩散炉，去除硅片表面多余的玻璃粉，再将硅片装上载片舟，置于炉内温度为820±5℃的扩散炉中，在O2气氛中烧结20±2分钟，然后取出硅片。
步骤2）中使用的化学清洗剂的组分为：氨水、双氧水和水，各成分的质量比为 1︰2︰5。
上述玻璃粉的稀释混合液由乙基纤维素和玻璃粉以2.5︰1的质量比混合组成。合适的混合比目的是保证涂覆在硅片表面的混合液有一定的粘度，以便于操作，并保证涂覆均匀，达到钝化保护的目的。
为了控制玻璃钝化保护膜的厚度，在硅片的表面涂敷的玻璃粉的稀释混合液层的厚度为15～20μm。
附图说明
图1为扩散片被覆盖SIPOS后的芯片结构示意图。
图2为发明完成后的芯片结构示意。
具体实施方式
附图1中，1为扩散后在硅片表面形成的SiO2保护膜，2为淀积的SIPOS层保护膜。
附图2中，1为扩散后在硅片表面形成的SiO2保护膜，2、3为淀积的SIPOS层保护膜，4、5为玻璃钝化层。
    一、准备玻璃粉的稀释混合液：
将乙基纤维素和玻璃粉以2.5︰1的质量比充分混合均匀，形成玻璃粉的稀释混合液。
二、准备SiH4、N2O的混合液：
调节好SiH4、N2O的流量阀，以保证质量比为85～90︰10～15，先关闭放料阀门开关，待用。
三、准备化学清洗剂：
1、准备化学清洗A：
将HNO3、HF和冰乙酸以10︰1︰1的质量比混合，形成化学清洗剂A。
2、准备化学清洗剂B：
将氨水、双氧水和水以1︰2︰5  的质量比混合，形成化学清洗B剂。
四、准备腐蚀剂：
将氢氟酸、氟化鞍和水以3︰6︰10的质量比混合，形成腐蚀剂。
五、加工步骤：
1、气相沉积SIPOS薄膜：
将完成扩散和台面成型的硅片采用化学清洗剂A清洗干净并甩干后，装入载片舟，缓慢推入CVD炉，在炉内温度为650±20℃的条件下，采用无氧条件，对由SiH4、N2O的混合液进行汽化处理60±5分钟，然后将硅片载片舟缓慢拉出，取下硅片。
对硅片进行清洗并甩干后，再在硅片的表面覆盖厚度为 2～3μm的光刻胶。将硅片装入片架，并置于90±5℃的烘箱内处理30±5分钟，取出片架，选择性曝光、显影，再将硅片片架置于150±5℃的烘箱内处理30±5分钟后取出。
以腐蚀剂腐蚀出窗口：将硅片装入片架，并将片架放入温度在36±1℃的腐蚀剂中，加入配好的腐蚀剂，必须保证腐蚀剂的液面高于片架，并不断抖动片架，以保证腐蚀速度的均匀，待窗口内的SIPOS腐蚀干净后，取出片架，并用去离子水冲洗干净。
去除光刻胶：将片架置于硫酸和双氧水质量比为95︰5的混合液中，并保持溶液的温度在120±5℃, 并不断抖动片架，以保证去胶时气泡的及时排出，待硅片表面的光刻胶去除干净后，取出片架，并用去离子水冲洗干净、甩干。
经过以上工艺则在硅片的PN结表面沉积了一层厚度为1～2μm的SIPOS薄膜。如图1所示。
2、制作玻璃钝化保护膜：
采用化学清洗剂B对硅片进行清洗并甩干后，在硅片的表面均匀涂敷厚度为15～20μm的玻璃粉的稀释混合液层，并装入载片舟，推入炉内温度为470±5℃的扩散炉中，在O2气氛中焙烧20±2分钟。
结束后将载片舟拉出扩散炉，去除硅片表面多余的玻璃粉，再将硅片装上载片舟，推入炉内温度为820±5℃的扩散炉中，在O2气氛中烧结20±2分钟。
结束后将载片舟拉出扩散炉，取下硅片，这样在硅片表面的PN结处就覆盖了一层15～20μm的玻璃钝化保护膜，产品如图2所示。
五、效果比效：
将经该发明工艺处理后的制品用于反向阻断三极闸流晶体管生产中，产品的击穿电压由原来的软击穿变成了硬击穿，电压值由原来的800伏，提高到现在的1100伏，极大限度地发挥了PN结的击穿特性，产品的漏电流明显降低，达到了1μA以下，玻璃层未见裂纹。

Claims (4)

1.硅台面半导体器件的PN结保护方法，包括以下步骤：
1）在完成了扩散工序的硅片表面采用气相沉积法覆盖SIPOS薄膜：将完成扩散和台面成型的硅片清洗干净并甩干后，装入载片舟，在CVD炉内温度为650±20℃的条件下，无氧条件下，将SiH4、N2O的混合液进行汽化处理，然后将硅片载片舟拉出，取下硅片；
再采用掩膜的方法，去除多余的SIPOS薄膜，只在PN结表面保留SIPOS薄膜：采用化学清洗剂对硅片进行清洗并甩干后，再在硅片的表面覆盖厚度为2～3μm的光刻胶，将硅片装入片架，并置于90±5℃的烘箱内处理30±5分钟，取出片架，选择性曝光、显影，再将硅片片架置于150±5℃的烘箱内处理30±5分钟后取出；再经腐蚀窗口、去除光光刻胶，则在硅片的PN结表面沉积了SIPOS薄膜；
2）采用化学清洗剂对硅片进行清洗并甩干后，在硅片的表面均匀涂敷玻璃粉的稀释混合液层，并装入载片舟，在扩散炉中低温焙烧20±2分钟；
其特征在于：
步骤1）中，经CVD炉处理60±5分钟后，在硅片上覆盖的SIPOS薄膜厚度为1～2μm；所述SiH4、N2O的混合液的混合投料质量比为85～90 :10～15；
步骤2）中，所述低温焙烧时的温度为470±5℃，并在O2气氛中焙烧；在扩散炉中低温焙烧后，再将载片舟拉出扩散炉，去除硅片表面多余的玻璃粉，再将硅片装上载片舟，置于炉内温度为820±5℃的扩散炉中，在O2气氛中烧结20±2分钟，然后取出硅片；所述玻璃粉的稀释混合液由乙基纤维素和玻璃粉以2.5 :1的质量比混合组成。
2.根据权利要求1所述硅台面半导体器件的PN结保护方法，其特征在于所述化学清洗剂的组分为：HNO3、HF和冰乙酸，各成分的质量比为10 :1 :1。
3.根据权利要求1所述硅台面半导体器件的PN结保护方法，其特征在于所述化学清洗剂的组分为：氨水、双氧水和水，各成分的质量比为 1 :2 :5。
4.根据权利要求1所述硅台面半导体器件的PN结保护方法，其特征在于在硅片的表面涂敷的玻璃粉的稀释混合液层的厚度为15～20μm。
CN201210296649.3A 2012-08-21 2012-08-21 硅台面半导体器件的pn结保护方法 Active CN102779764B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210296649.3A CN102779764B (zh) 2012-08-21 2012-08-21 硅台面半导体器件的pn结保护方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210296649.3A CN102779764B (zh) 2012-08-21 2012-08-21 硅台面半导体器件的pn结保护方法

Publications (2)

Publication Number Publication Date
CN102779764A CN102779764A (zh) 2012-11-14
CN102779764B true CN102779764B (zh) 2015-03-04

Family

ID=47124632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210296649.3A Active CN102779764B (zh) 2012-08-21 2012-08-21 硅台面半导体器件的pn结保护方法

Country Status (1)

Country Link
CN (1) CN102779764B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015096581A1 (zh) * 2013-12-23 2015-07-02 伍震威 用于功率半导体装置的场板结构及其制造方法
CN104064533A (zh) * 2014-07-03 2014-09-24 江苏东光微电子股份有限公司 一种双面半导体器件的qfn封装结构及方法
CN105470150B (zh) * 2015-12-21 2018-07-10 中国电子科技集团公司第五十五研究所 一种硅台面二极管的玻璃钝化方法
CN113178388B (zh) * 2021-03-31 2023-04-21 青岛惠科微电子有限公司 耐高压芯片的制造方法和耐高压芯片
CN113299567B (zh) * 2021-05-24 2024-02-02 捷捷半导体有限公司 一种钝化层制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101038892A (zh) * 2007-04-25 2007-09-19 天津中环半导体股份有限公司 硅整流器件的刀刮法玻璃钝化工艺
CN101645399A (zh) * 2009-08-21 2010-02-10 苏州固锝电子股份有限公司 一种稳压二极管制造工艺

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101038892A (zh) * 2007-04-25 2007-09-19 天津中环半导体股份有限公司 硅整流器件的刀刮法玻璃钝化工艺
CN101645399A (zh) * 2009-08-21 2010-02-10 苏州固锝电子股份有限公司 一种稳压二极管制造工艺

Also Published As

Publication number Publication date
CN102779764A (zh) 2012-11-14

Similar Documents

Publication Publication Date Title
CN102779764B (zh) 硅台面半导体器件的pn结保护方法
CN104766790B (zh) 一种磷、硼液态源一次全扩散工艺
CN101916786A (zh) 一种大功率平面结双向tvs二极管芯片及其生产方法
EP3355365A1 (en) Silicon wafer surface passivation method and n-type bifacial cell preparation method
AU2009291208B2 (en) Method for the treatment of substrates, substrate and treatment device for carrying out said method
TW201411839A (zh) 用於半導體表面氣相硫鈍化之系統及方法
EP1251554B1 (en) Method of producing an annealed wafer
CN104882369A (zh) 碳化硅离子注入掺杂掩膜结构及其制备方法
MY173674A (en) Passivation stack on a crystalline silicon solar cell
CN102569531B (zh) 一种多晶硅片的钝化处理方法
JP2013143466A (ja) 基板処理方法および基板処理装置
CN103367252A (zh) 一种双极型晶体管用双层硅外延片的制造方法
JP6125114B2 (ja) 太陽電池の製造方法
CN106133922A (zh) 太阳能电池的制造方法以及太阳能电池
CN101667535B (zh) 硅平面半导体器件的玻璃钝化方法
JP2007197745A (ja) プラズマｃｖｄ用基板ホルダー、太陽電池の製造方法及び太陽電池
TW201631643A (zh) 基板底面處理方法及設備
US20120214319A1 (en) Method of improving the passivation effect of films on a substrate
CN105097570B (zh) 钝化层制造方法及高压半导体功率器件
CN103746009A (zh) 一种太阳能电池的钝化层及其制备工艺
CN103746008A (zh) 一种太阳能电池用减反射层及其制备工艺
CN110246761A (zh) 一种去除晶圆背面氮化硅薄膜的方法
CN110854018A (zh) 一种高选择比硅腐蚀液及其使用方法
CN204029812U (zh) 一种具有自补偿背封层的半导体衬底
JP2005159171A (ja) 太陽電池素子およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 226600, Jiangsu province Nantong city Haian county old dam Town Industrial Park

Patentee after: Jiangsu Ming core microelectronic Limited by Share Ltd

Address before: 226600, Jiangsu province Nantong city Haian county old dam Town Industrial Park

Patentee before: Nantong Mingxin Microelectronics Co., Ltd.