CN113299567B - 一种钝化层制作方法 - Google Patents
一种钝化层制作方法 Download PDFInfo
- Publication number
- CN113299567B CN113299567B CN202110565421.9A CN202110565421A CN113299567B CN 113299567 B CN113299567 B CN 113299567B CN 202110565421 A CN202110565421 A CN 202110565421A CN 113299567 B CN113299567 B CN 113299567B
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- passivation layer
- mesa
- glass paste
- scraped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002161 passivation Methods 0.000 title claims abstract description 91
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 103
- 239000011521 glass Substances 0.000 claims abstract description 80
- 238000000034 method Methods 0.000 claims abstract description 46
- 230000008569 process Effects 0.000 claims abstract description 31
- 238000005245 sintering Methods 0.000 claims abstract description 29
- 238000007790 scraping Methods 0.000 claims abstract description 8
- 230000009977 dual effect Effects 0.000 claims description 7
- 238000010345 tape casting Methods 0.000 claims description 4
- 238000003486 chemical etching Methods 0.000 claims description 3
- 238000004904 shortening Methods 0.000 abstract description 2
- 238000009766 low-temperature sintering Methods 0.000 description 12
- 239000000843 powder Substances 0.000 description 12
- 238000000227 grinding Methods 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- 239000003721 gunpowder Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3178—Coating or filling in grooves made in the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本申请提供了一种钝化层制作方法，涉及半导体工艺技术领域。首先对半导体器件的表面刮涂玻璃糊，其中，半导体器件的表面包括沟槽表面与台面；然后对刮涂玻璃糊后的半导体器件进行低温烘片；再对低温烘片后的半导体器件进行高温烧结，以在半导体器件的表面形成钝化层；最后将位于半导体器件台面中间区域的钝化层去除，以保留位于沟槽表面与台面边缘的钝化层。本申请提供的钝化层制作方法具有有效的缩短了钝化层制作的时间的优点。
Description
技术领域
本申请涉及半导体工艺技术领域，具体而言，涉及一种钝化层制作方法。
背景技术
在半导体器件台面产品的生产中，为防止芯片沟槽暴露在空气中，受外界环境影响产品的稳定性和可靠性。台面沟槽工艺的产品，如整流二极管，瞬态抑制二极管，放电管，晶闸管等，都采用玻璃钝化工艺，使芯片台面钝化一层保护膜，能有较高的致密性，且能固定可移动电荷，能稳定耐压，使产品具有较高的可靠性。
目前常规的玻璃钝化工艺主要采用两次上粉-低温烧结-擦粉-高温烧结工艺，其工艺流程较为繁琐，耗时较长。
综上，现有技术中存在玻璃钝化工艺耗时较长的问题。
发明内容
本申请的目的在于提供一种钝化层制作方法，以解决现有技术中存在的玻璃钝化工艺耗时较长的问题。
为了实现上述目的，本申请实施例采用的技术方案如下：
本申请实施例提供一种钝化层制作方法，所述方法包括：
对半导体器件的表面刮涂玻璃糊，其中，所述半导体器件的表面包括沟槽表面与台面；
对刮涂玻璃糊后的半导体器件进行低温烘片；
对低温烘片后的半导体器件进行高温烧结，以在所述半导体器件的表面形成钝化层；
将位于所述半导体器件台面中间区域的钝化层去除，以保留位于所述沟槽表面与台面边缘的钝化层。
可选地，所述将位于所述半导体器件台面中间区域的钝化层去除，以保留位于所述沟槽表面与台面边缘的钝化层的步骤包括：
将位于所述半导体器件台面中间区域的钝化层去除，以保留位于所述沟槽表面与距台面端部(0μm,50μm]的钝化层。
可选地，所述对刮涂玻璃糊后的半导体器件进行低温烘片的步骤包括：
在150～250℃的环境下对所述刮涂玻璃糊后的半导体器件进行烘片。
可选地，对低温烘片后的半导体器件进行高温烧结的步骤包括：
在650～850℃的环境下对烘片后的半导体器件进行烧结。
可选地，所述半导体器件包括双台面器件，所述对半导体器件的表面刮涂玻璃糊，其中，所述半导体器件的表面包括沟槽表面与台面；对刮涂玻璃糊后的半导体器件进行低温烘片的步骤包括：
对所述双台面器件的一侧的表面刮涂玻璃糊；
对刮涂玻璃糊后的半导体器件进行第一次低温烘片；
对所述双台面器件的另一侧的表面刮涂玻璃糊；
对刮涂玻璃糊后的半导体器件进行第二次低温烘片；
所述将位于所述半导体器件台面中间区域的钝化层去除的步骤包括：
将位于所述双台面器件两侧台面中间区域的钝化层均去除。
可选地，所述对刮涂玻璃糊后的半导体器件进行第二次低温烘片的步骤包括：
在于第一低温烘片温度相同的环境下对刮涂玻璃糊后的半导体器件进行第二次低温烘片。
可选地，所述半导体器件包括单台面器件，所述对半导体器件的表面刮涂玻璃糊，其中，所述半导体器件的表面包括沟槽表面与台面；对刮涂玻璃糊后的半导体器件进行低温烘片的步骤包括：
对所述单台面器件设置有沟槽的一侧的表面刮涂玻璃糊；
对刮涂玻璃糊后的半导体器件进行低温烘片。
可选地，所述将位于所述半导体器件台面中间区域的钝化层去除的步骤包括：
通过掩膜版与化学腐蚀工艺将位于所述半导体器件台面中间区域的钝化层去除。
相对于现有技术，本申请具有以下有益效果：
本申请提供了一种钝化层制作方法，首先对半导体器件的表面刮涂玻璃糊，其中，半导体器件的表面包括沟槽表面与台面；然后对刮涂玻璃糊后的半导体器件进行低温烘片；再对低温烘片后的半导体器件进行高温烧结，以在半导体器件的表面形成钝化层；最后将位于半导体器件台面中间区域的钝化层去除，以保留位于沟槽表面与台面边缘的钝化层。由于本申请在制作钝化层时，同时在沟槽表面与台面边缘制作钝化层，因此仅需经过一次玻璃糊刮涂与一次高温烧结即可，无需经过2次上分与烧结的工艺，工艺流程更加简单，有效的缩短了钝化层制作的时间。
为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。
图1为现有技术中第一种钝化层的示意图。
图2为现有技术中第二种钝化层的示意图。
图3为本申请实施例提供的钝化层制作方法的流程示意图。
图4为本申请实施例提供的第一种玻璃糊的示意图。
图5为本申请实施例提供的第二种玻璃糊的示意图。
图6为本申请实施例提供的第一种钝化层的示意图。
图7为本申请实施例提供的第二种钝化层的示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
在本申请的描述中，需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
正如背景技术中所述，常规刀刮玻璃钝化工艺采用两次上粉-低温烧结-擦粉-高温烧结的方法，以达到钝化保护的效果。
例如，请参阅图1，以单台面器件为例，在玻璃钝化制作过程中，实际采用的方式为将器件对应的玻璃粉采用人工作业的方法，用平滑的刀片将玻璃糊刮到沟槽内，再进行烘片，然后通过程序选择，进行低温烧结作业。由于在人工上粉(即玻璃糊)的过程中，玻璃粉并不均匀，因此需要将低温烧结后的硅片表面多余的玻璃粉用泡沫，硅橡胶擦盘，气枪吹粉等方法擦除，然后再通过程序选择，进行高温烧结作业。一般而言，低温烧结的温度小于高温烧结的温度，且作为一种实现方式，低温烧结的温度为400～600℃，高温烧结的温度为650～850℃。
需要说明的是，在将多余的玻璃粉擦除时，也可能会将沟槽内的玻璃粉擦除，因此还需要再次进行上粉-烘片-低温烧结-擦粉-高温烧结的工序。
换言之，现有技术中必须要执行2次上粉-烘片-低温烧结-擦粉-高温烧结的工序，以通过两次工序保证沟槽内钝化层的质量，最终导致操作复杂，工艺作业时间较长，材料耗费较大，生产效率低，生产成本高，还增加了在上粉过程中，刀片刮伤硅片的可能性。
此外，请参阅图2，的对于双台面器件，需要在刮涂完一面并进行低温烘片后，再刮涂第二面。
有鉴于此，本申请提供了一种钝化层制作方法，通过在器件边缘区域同时生成钝化层的方式，使钝化层制作工艺流程更加简单，达到缩短钝化层制作时间的目的。
下面对本申请提供的钝化层制作方法进行示例性说明：
作为一种可选的实现方式，请参阅图3，该钝化层制作方法包括：
S102，对半导体器件的表面刮涂玻璃糊，其中，半导体器件的表面包括沟槽表面与台面。
S104，对刮涂玻璃糊后的半导体器件进行低温烘片。
S106，对低温烘片后的半导体器件进行高温烧结，以在半导体器件的表面形成钝化层。
S108，将位于半导体器件台面中间区域的钝化层去除，以保留位于沟槽表面与台面边缘的钝化层。
可选地，本实施例所述的沟槽设置与半导体器件的端部，因此在本实施例中，在半导体器件上形成沟槽后，可以在沟槽表面与整个台面上刮涂玻璃糊，然后再进行低温烘片，烘片完成后进行高温烧结，形成位于台面与凹槽的钝化层，最后再保留沟槽表面与台面边缘的钝化层即。
由于本实现方式直接在沟槽与台面的表面同时刮涂玻璃糊，刮涂玻璃后如图4与图5所示，其目的在于在半导体器件的台面边缘也能形成钝化层。制作完成后的钝化层如图6与图7所示。因此无需进行擦粉工艺，进而也无需再执行一次上粉-烘片-低温烧结-擦粉-高温烧结的工序。
换言之，本申请提供了一张简约化刀刮玻璃钝化工艺，与现有技术相比，其可以省去低温烧结、擦粉的步骤，在半导体器件表面上粉后直接进行烘片与高温烧结，将上粉-低温烘片-低温烧结-擦粉-高温烧结-上粉-低温烘片-低温烧结-擦粉-高温烧结的工艺采用一次上粉-低温烘片-高温烧结的工艺替代，实现了玻璃钝化工艺在作业时间上能节省原来耗费四分之三的时间，极大地提高了生产效率。
同时还节省了玻璃糊的耗费，提高了生产效率，降低生产成本，还降低了在上粉过程中，刀片刮伤硅片的概率。与此同时，在产品可靠性方面，性能比常规玻璃钝化工艺的也有所提高。
此外，本申请所述的将位于半导体器件台面中间区域的钝化层去除的工艺，可以在后续半导体器件在制作其它层级结构时同步进行，进而可以进一部缩减钝化层制作的时间。
可选地，本申请所述的低温烘片，可以为在150～250℃的环境下对刮涂玻璃糊后的半导体器件进行烘片，例如在150℃或200℃的环境下对刮涂玻璃糊后的半导体器件进行烘片。
本申请所述的高温烧结，可以为在650～850℃的环境下对烘片后的半导体器件进行烧结。例如在650℃、700℃或者800℃等环境下对烘片后的半导体器件进行烧结。
作为一种实现方式，该半导体器件为双台面器件，在此基础上，上述S102与S104的步骤实际为：
对双台面器件的一侧的表面刮涂玻璃糊。
对刮涂玻璃糊后的半导体器件进行第一次低温烘片。
对双台面器件的另一侧的表面刮涂玻璃糊。
对刮涂玻璃糊后的半导体器件进行第二次低温烘片。
即为了保证在对双台面器件的第二侧的表面刮涂玻璃糊时，不会影响第一侧的玻璃糊，需要在对第一侧的表面刮涂玻璃糊后，先对该玻璃糊进行低温烘片，然后再对第二侧的表面进行处理，使得双侧的表面涂覆效果更好。
在一种可选的实现方式中，对刮涂玻璃糊后的半导体器件进行第二次低温烘片的步骤包括：
在于第一低温烘片温度相同的环境下对刮涂玻璃糊后的半导体器件进行第二次低温烘片。
通过该试下方式，使得在进行第二次低温烘片时，不会对第一次低温烘片后的玻璃糊造成影响，最终形成的钝化层的效果更好。
作为另一种实现方式，半导体器件还可以为单台面器件，则S102与S104的步骤为：
对单台面器件设置有沟槽的一侧的表面刮涂玻璃糊；
对刮涂玻璃糊后的半导体器件进行低温烘片。
可选地，S108的步骤包括：
将位于半导体器件台面中间区域的钝化层去除，以保留位于沟槽表面与距台面端部(0μm,50μm]的钝化层。
换言之，本申请提供的钝化层制作方法，会在半导体器件台面的端部区域形成一个沟槽倒角，该区域的宽度可以为(0μm,50μm]。需要说明的是，无论对于双台面器件或单台面器件而言，在同一台面的两端均设置有沟槽，因此在同一台面两端距端部(0μm,50μm]的位置均会形成沟槽倒角。该沟槽倒角可以为大于0μm且小于/等于50μm的任一数值，例如10μm或50μm，在此不做限定。并且，保存沟槽倒角处的玻璃粉，可以保证沟槽充分填充玻璃粉，效果更好。
作为一种可选的实现方式，可通过掩膜版与化学腐蚀工艺将位于半导体器件台面中间区域的钝化层去除。
综上所述，本申请提供了一种钝化层制作方法，首先对半导体器件的表面刮涂玻璃糊，其中，半导体器件的表面包括沟槽表面与台面；然后对刮涂玻璃糊后的半导体器件进行低温烘片；再对低温烘片后的半导体器件进行高温烧结，以在半导体器件的表面形成钝化层；最后将位于半导体器件台面中间区域的钝化层去除，以保留位于沟槽表面与台面边缘的钝化层。由于本申请在制作钝化层时，同时在沟槽表面与台面边缘制作钝化层，因此仅需经过一次玻璃糊刮涂与一次高温烧结即可，无需经过2次上分与烧结的工艺，工艺流程更加简单，有效的缩短了钝化层制作的时间。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
Claims (7)
1.一种钝化层制作方法，其特征在于，所述方法包括：
对半导体器件的表面刮涂玻璃糊，其中，所述半导体器件的表面包括沟槽表面与台面；
对刮涂玻璃糊后的半导体器件进行低温烘片；
对低温烘片后的半导体器件进行高温烧结，以在所述半导体器件的表面形成钝化层；
将位于所述半导体器件的台面中间区域的钝化层去除，以保留位于所述沟槽表面与台面边缘的钝化层；
所述对刮涂玻璃糊后的半导体器件进行低温烘片的步骤包括：
在150～250℃的环境下对所述刮涂玻璃糊后的半导体器件进行烘片。
2.如权利要求1所述的钝化层制作方法，其特征在于，所述将位于所述半导体器件台面中间区域的钝化层去除，以保留位于所述沟槽表面与台面边缘的钝化层的步骤包括：
将位于所述半导体器件台面中间区域的钝化层去除，以保留位于所述沟槽表面与距台面端部(0μm,50μm]的钝化层。
3.如权利要求1所述的钝化层制作方法，其特征在于，对低温烘片后的半导体器件进行高温烧结的步骤包括：
在650～850℃的环境下对烘片后的半导体器件进行烧结。
4.如权利要求1所述的钝化层制作方法，其特征在于，所述半导体器件包括双台面器件，所述对半导体器件的表面刮涂玻璃糊，其中，所述半导体器件的表面包括沟槽表面与台面；对刮涂玻璃糊后的半导体器件进行低温烘片的步骤包括：
对所述双台面器件的一侧的表面刮涂玻璃糊；
对刮涂玻璃糊后的半导体器件进行第一次低温烘片；
对所述双台面器件的另一侧的表面刮涂玻璃糊；
对刮涂玻璃糊后的半导体器件进行第二次低温烘片；
所述将位于所述半导体器件台面中间区域的钝化层去除的步骤包括：
将位于所述双台面器件两侧台面中间区域的钝化层均去除。
5.如权利要求4所述的钝化层制作方法，其特征在于，所述对刮涂玻璃糊后的半导体器件进行第二次低温烘片的步骤包括：
在于第一低温烘片温度相同的环境下对刮涂玻璃糊后的半导体器件进行第二次低温烘片。
6.如权利要求1所述的钝化层制作方法，其特征在于，所述半导体器件包括单台面器件，所述对半导体器件的表面刮涂玻璃糊，其中，所述半导体器件的表面包括沟槽表面与台面；对刮涂玻璃糊后的半导体器件进行低温烘片的步骤包括：
对所述单台面器件设置有沟槽的一侧的表面刮涂玻璃糊；
对刮涂玻璃糊后的半导体器件进行低温烘片。
7.如权利要求1所述的钝化层制作方法，其特征在于，所述将位于所述半导体器件台面中间区域的钝化层去除的步骤包括：
通过掩膜版与化学腐蚀工艺将位于所述半导体器件台面中间区域的钝化层去除。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110565421.9A CN113299567B (zh) | 2021-05-24 | 2021-05-24 | 一种钝化层制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110565421.9A CN113299567B (zh) | 2021-05-24 | 2021-05-24 | 一种钝化层制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113299567A CN113299567A (zh) | 2021-08-24 |
| CN113299567B true CN113299567B (zh) | 2024-02-02 |
Family
ID=77324220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110565421.9A Active CN113299567B (zh) | 2021-05-24 | 2021-05-24 | 一种钝化层制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113299567B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114171416B (zh) * | 2022-02-14 | 2022-06-03 | 浙江里阳半导体有限公司 | 一种tvs芯片及其玻璃钝化方法、制造方法 |
Citations (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0044048A1 (en) * | 1980-07-10 | 1982-01-20 | Westinghouse Electric Corporation | Glass passivated high power semiconductor devices |
| CN85104650A (zh) * | 1984-11-09 | 1986-06-10 | 英特尔公司 | 金属-氧化物-半导体后部工艺 |
| JPH06232143A (ja) * | 1993-02-03 | 1994-08-19 | Rohm Co Ltd | メサ型半導体装置の製法 |
| US6448150B1 (en) * | 1998-01-20 | 2002-09-10 | Nanya Technology Corporation | Method for forming shallow trench isolation in the integrated circuit |
| KR20040102984A (ko) * | 2003-05-30 | 2004-12-08 | 삼성전자주식회사 | 반도체소자의 미세 패턴 형성 방법 |
| CN1893006A (zh) * | 2005-07-05 | 2007-01-10 | 史考特公司 | 由无铅玻璃钝化的电子元件的制造方法 |
| CN101707207A (zh) * | 2009-11-16 | 2010-05-12 | 武汉光谷微电子股份有限公司 | 门极和阴极间采用玻璃钝化保护的可控硅器件及制造方法 |
| CN102779764A (zh) * | 2012-08-21 | 2012-11-14 | 南通明芯微电子有限公司 | 硅台面半导体器件的pn结保护方法 |
| CN103730430A (zh) * | 2013-12-16 | 2014-04-16 | 启东吉莱电子有限公司 | 一种台面大功率半导体器件多层复合膜钝化结构及其制备工艺 |
| CN105977309A (zh) * | 2016-07-23 | 2016-09-28 | 中国振华集团永光电子有限公司（国营第八七三厂） | 一种高可靠抗辐照玻璃钝化快恢复整流二极管制造方法 |
| CN108529893A (zh) * | 2018-05-08 | 2018-09-14 | 上海应用技术大学 | 一种高功率led用荧光玻璃薄膜的制备方法 |
| JP2018203550A (ja) * | 2017-05-31 | 2018-12-27 | 日本山村硝子株式会社 | 導体形成用Ｓｂ系ガラス組成物及びその製造方法 |
| CN109585569A (zh) * | 2018-11-29 | 2019-04-05 | 嘉兴柴薪科技有限公司 | 一种台面型二极管的加工工艺 |
| CN110890283A (zh) * | 2019-11-29 | 2020-03-17 | 扬州杰利半导体有限公司 | 一种改善的二极管玻璃钝化的方法 |
| CN111319369A (zh) * | 2018-12-14 | 2020-06-23 | 天津环鑫科技发展有限公司 | 一种半导体器件两次丝网印刷方法 |
| CN210866178U (zh) * | 2019-12-18 | 2020-06-26 | 捷捷半导体有限公司 | 一种集成化单向低容gpp工艺的tvs器件 |
| CN111564378A (zh) * | 2020-06-04 | 2020-08-21 | 捷捷半导体有限公司 | 一种硅片自动上粉的装置和方法 |
| TWM601454U (zh) * | 2020-05-29 | 2020-09-11 | 台灣玻封電子股份有限公司 | 具改善玻璃絕緣層均勻性的晶圓結構 |
-
2021
- 2021-05-24 CN CN202110565421.9A patent/CN113299567B/zh active Active
Patent Citations (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0044048A1 (en) * | 1980-07-10 | 1982-01-20 | Westinghouse Electric Corporation | Glass passivated high power semiconductor devices |
| CN85104650A (zh) * | 1984-11-09 | 1986-06-10 | 英特尔公司 | 金属-氧化物-半导体后部工艺 |
| JPH06232143A (ja) * | 1993-02-03 | 1994-08-19 | Rohm Co Ltd | メサ型半導体装置の製法 |
| US6448150B1 (en) * | 1998-01-20 | 2002-09-10 | Nanya Technology Corporation | Method for forming shallow trench isolation in the integrated circuit |
| KR20040102984A (ko) * | 2003-05-30 | 2004-12-08 | 삼성전자주식회사 | 반도체소자의 미세 패턴 형성 방법 |
| CN1893006A (zh) * | 2005-07-05 | 2007-01-10 | 史考特公司 | 由无铅玻璃钝化的电子元件的制造方法 |
| CN101707207A (zh) * | 2009-11-16 | 2010-05-12 | 武汉光谷微电子股份有限公司 | 门极和阴极间采用玻璃钝化保护的可控硅器件及制造方法 |
| CN102779764A (zh) * | 2012-08-21 | 2012-11-14 | 南通明芯微电子有限公司 | 硅台面半导体器件的pn结保护方法 |
| CN103730430A (zh) * | 2013-12-16 | 2014-04-16 | 启东吉莱电子有限公司 | 一种台面大功率半导体器件多层复合膜钝化结构及其制备工艺 |
| CN105977309A (zh) * | 2016-07-23 | 2016-09-28 | 中国振华集团永光电子有限公司（国营第八七三厂） | 一种高可靠抗辐照玻璃钝化快恢复整流二极管制造方法 |
| JP2018203550A (ja) * | 2017-05-31 | 2018-12-27 | 日本山村硝子株式会社 | 導体形成用Ｓｂ系ガラス組成物及びその製造方法 |
| CN108529893A (zh) * | 2018-05-08 | 2018-09-14 | 上海应用技术大学 | 一种高功率led用荧光玻璃薄膜的制备方法 |
| CN109585569A (zh) * | 2018-11-29 | 2019-04-05 | 嘉兴柴薪科技有限公司 | 一种台面型二极管的加工工艺 |
| CN111319369A (zh) * | 2018-12-14 | 2020-06-23 | 天津环鑫科技发展有限公司 | 一种半导体器件两次丝网印刷方法 |
| CN110890283A (zh) * | 2019-11-29 | 2020-03-17 | 扬州杰利半导体有限公司 | 一种改善的二极管玻璃钝化的方法 |
| CN210866178U (zh) * | 2019-12-18 | 2020-06-26 | 捷捷半导体有限公司 | 一种集成化单向低容gpp工艺的tvs器件 |
| TWM601454U (zh) * | 2020-05-29 | 2020-09-11 | 台灣玻封電子股份有限公司 | 具改善玻璃絕緣層均勻性的晶圓結構 |
| CN111564378A (zh) * | 2020-06-04 | 2020-08-21 | 捷捷半导体有限公司 | 一种硅片自动上粉的装置和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113299567A (zh) | 2021-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113299567B (zh) | 一种钝化层制作方法 | |
| TW200404921A (en) | Etching pastes for silicon surfaces and layers | |
| WO2011074467A1 (ja) | 半導体デバイスの製造方法および裏面接合型太陽電池 | |
| US8043886B2 (en) | Methods for manufacturing a contact grid on a photovoltaic cell | |
| KR20070090701A (ko) | 정전 척 및 그 제조 방법 | |
| JP2008186927A (ja) | 裏面接合型太陽電池とその製造方法 | |
| Aoyama et al. | Analysis of water transport inside hydrophilic carbon fiber micro-porous layers with high-performance operation in PEFC | |
| Shi et al. | Performance test of an ultra-thin flat heat pipe with a 0.2 mm thick vapor chamber | |
| WO2007083606A1 (ja) | 印刷用マスクおよびこれを用いた太陽電池の製造方法 | |
| CN107104173B (zh) | 一种太阳能电池片返工方法 | |
| EP2711989A1 (en) | Etching composition and method for etching a semiconductor wafer | |
| US2304073A (en) | Method of making electrolytic devices | |
| CN105355554A (zh) | 一种100v肖特基二极管台面制作方法 | |
| CN111082307B (zh) | 一种低应力高导热半导体衬底及其制备方法 | |
| KR102365141B1 (ko) | 공극을 포함하는 투명 태양전지 및 이의 제조방법 | |
| TWI473276B (zh) | 圖案化導電性玻璃之透明導電性氧化物（ｔｃｏ）的方法及藉其製備的導電性玻璃 | |
| CN113113324A (zh) | 一种钝化层制作方法 | |
| JP2011124603A (ja) | 裏面接合型太陽電池の製造方法 | |
| JP2004319139A (ja) | 膜電極接合体とその製造方法 | |
| Reuna et al. | Ice resistance of hydrophobic fluoropolymerized nanostructured alumina films for antireflective coatings | |
| CN113066719B (zh) | 一种硅片制作方法及硅片 | |
| CN111883429B (zh) | GaAs HBT器件的平台制作方法及GaAs HBT器件 | |
| TW201936619A (zh) | 撥水性保護膜形成劑、撥水性保護膜形成用藥液、及晶圓之表面處理方法 | |
| CN109308996A (zh) | 一种硅片一次负压扩散工艺 | |
| KR20240092365A (ko) | 액체금속을 이용한 태양전지용 투명전극의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |