CN102760475B - 存储器电路及其控制方法 - Google Patents

存储器电路及其控制方法 Download PDF

Info

Publication number
CN102760475B
CN102760475B CN201210050799.6A CN201210050799A CN102760475B CN 102760475 B CN102760475 B CN 102760475B CN 201210050799 A CN201210050799 A CN 201210050799A CN 102760475 B CN102760475 B CN 102760475B
Authority
CN
China
Prior art keywords
signal
chip
clock signal
termination
memory circuitry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210050799.6A
Other languages
English (en)
Other versions
CN102760475A (zh
Inventor
卡洛儿·玛祖德
斯科特·伊·史密斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN102760475A publication Critical patent/CN102760475A/zh
Application granted granted Critical
Publication of CN102760475B publication Critical patent/CN102760475B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization

Landscapes

  • Dram (AREA)
  • Memory System (AREA)

Abstract

本发明的一存储器电路包含一时脉驱动器和一芯片端接定时器。该时脉驱动器经配置以当该存储器电路在一读取模式时，根据一根时脉信号以提供一系统时脉信号，当该存储器电路不在该读取模式时，以停止提供该系统时脉信号。该芯片端接定时器经配置以当该存储器电路不在该读取模式时以提供一系统芯片端接信号，其中该系统芯片端接信号的转换边缘对齐于该根时脉信号的转换边缘。

Description

存储器电路及其控制方法
技术领域
本发明关于一种存储器电路(memory circuit)，特别关于一种存储器电路的芯片端接操作。
背景技术
在一在线传输的传播中，当电子信号到达传输线的末端，电子信号会被反射回来。该信号反射会产生噪声因此降低了信号完整性。在低频的应用中，该传输线和介于线间的互连可以被认为是一集总电路，所以此信号反射可以被忽略。然而，在高频的应用中，当信号完整性变为极重要时，该信号反射问题将会变得很严重。据此，一传输线的阻抗匹配或一电子信号的端接可以被用来减少该信号反射。有许多种信号端接技术可以被使用。在这些信号端接技术中，该芯片端接(ODT)技术常被使用于存储器电路中。
芯片端接允许该传输线的阻抗匹配的端接电阻，宁可放置于芯片电路之内，也不愿放置于一印刷电路板上。因此，芯片端接技术表现出许多优点，例如，由于避免使用外部电阻，可减少电路板空间的使用，且通过端接电阻接近于该存储装置的输入端，可改善信号的完整性。
芯片端接的操作通过一内存电路所提供的芯片端接信号所控制。图1显示一传统存储器电路的功能方块图。如图1所示，该存储器电路100包含一延迟锁相回路(DLL)模块101，一时脉驱动器(clock driver)102，一芯片端接计数器103和多个输入/输出(I/O)缓冲区104。该延迟锁相回路模块101经配置以根据由一时脉输入缓冲区150所接收的一外部时脉信号以提供一根时脉信号。该时脉驱动器102经配置以根据该根时脉信号经由一时脉树120到该多个输入/输出缓冲区104以提供一系统时脉信号。该芯片端接计数器103经配置以根据由一芯片端接输入缓冲区160接收的一外部芯片端接信号，且该根时脉信号经由一芯片端接树130接到该多个输入/输出缓冲区104以提供一系统芯片端接信号。
图2为图1的存储器电路的芯片端接操作的一时序图存储器电路芯片。如图2所示，一外部时脉信号和一外部芯片端接信号提供给该存储器电路100。根据该外部时脉信号产生该根时脉信号。根据该根时脉信号和该外部芯片端接信号产生该系统时脉信号。在该时脉树120的末端，各输入/输出缓冲区接收到该系统时脉信号和该系统芯片端接信号，其中该系统时脉信号通过允许该系统芯片端接信号通过与否来控制该时脉。换言之，该最终芯片端接时脉信息由每组多个输入/输出缓冲区104所产生。如图2所示，在该时脉树120上的该系统时脉信号在该芯片端接操作过程中连续的切换，因此该存储器电路100消耗很多功率，这不是该存储器电路应用所乐见的。
发明内容
本发明提供一种存储器电路及其控制方法，其中在该芯片端接操作期间，为了减少该存储器电路的功率消耗，本发明提供的存储器电路及其控制方法的实施例，可以停止该系统时脉信号的切换。当该系统时脉信号没有切换时，在该芯片端接操作中该存储器电路的功率消耗可以被显著的降低。
本发明的存储器电路的一实施例包含一时脉驱动器和一芯片端接定时器。该时脉驱动器经配置以当该存储器电路在该读取模式时，基于一根时脉信号以提供一系统时脉信号，且经配置以当该存储器电路不在该读取模式时以停止提供该系统时脉信号。该芯片端接定时器经配置以当该存储器电路不在该读取模式时提供一系统芯片端接信号，其中该系统芯片端接信号的该转换边缘对齐于该根时脉信号的该转换边缘。
本发明的存储器电路的另一实施例包含一延迟锁相回路模块、一时脉驱动器、一芯片端接计数器和一芯片端接定时器。该延迟锁相回路经配置以根据一外部时脉信号以提供一根时脉信号。该时脉驱动器经配置以当该存储器电路在一读取模式时，根据该根时脉信号以提供一系统时脉信号，且经配置以当该存储器电路不在该读取模式时以停止提供该系统时脉信号。该芯片端接计数器经配置以当该存储器电路不在该读取模式，根据一外部芯片端接信号和该根时脉信号以提供一根芯片端接信号。该芯片端接定时器经配置以当该存储器电路不在该读取模式，基于该根芯片端接信号以提供一系统芯片端接信号。
本发明的存储器电路的另一实施例包含一时脉树和一芯片端接树。该时脉树经配置以承载一系统时脉到多个输入/输出缓冲区，其中当该存储器电路在该读取模式时切换该系统时脉信号，且当该存储器电路不在该读取模式时停止切换该系统时脉信号。该芯片端接树经配置以承载一系统芯片端接信号到该多个输入/输出缓冲区，其中当该存储器电路不在该读取模式时切换该系统芯片端接信号。
上文已相当广泛地概述本发明的技术特征，俾使下文的本发明详细描述得以获得较佳了解。构成本发明的保护范围的的其它技术特征将描述于下文。本发明所属技术领域技术人员应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或方法而实现与本发明相同的目的。本发明所属技术领域技术人员也应了解，这类等效建构无法脱离后附的权利要求所界定的本发明的精神和范围。
附图说明
通过参照前述说明及下列图式，本发明的技术特征及优点得以获得完全了解。
图1显示一传统存储器电路的功能方块图；
图2为图1的存储器电路的芯片端接操作的一时序图；
图3为本发明一实施例的一存储器电路的一功能方块图；
图4为图3的存储器电路在芯片端接操作期间的信号波形的一时序图；
图5为本发明一实施例的一输入/输出缓冲区的一功能方块图；以及
图6为本发明一实施例的存储器电路控制方法的一流程图。
其中，附图标记说明如下：
100存储器电路
101延迟锁相回路模块
102时脉驱动器
103芯片端接计数器
104输入/输出缓冲区
150时脉输入缓冲区
160芯片端接输入缓冲区
300存储器电路
301延迟锁相回路模块
302时脉驱动器
303芯片端接计数器
304芯片端接定时器
305输入/输出缓冲区
350时脉输入缓冲区
360芯片端接输入缓冲区
501第一锁存器
502第二锁存器
601～604步骤
具体实施方式
图3为本发明一实施例的一存储器电路的一功能方块图存储器电路。如图3所示，该存储器电路300包含一延迟锁相回路301、一时脉驱动器302、一芯片端接计数器303、一芯片端接定时器304和多个输入/输出缓冲区305。该延迟锁相回路301经配置以根据经由一时脉输入缓冲区350接收一外部时脉信号，以提供一根时脉信号。该时脉驱动器302经配置以当该存储器电路300是在一读取模式，该根时脉信号经由一时脉树320到该多个输入/输出缓冲区305以提供一系统时脉信号，且经配置以当该存储器电路300不在该读取模式中以停止提供该系统时脉信号。该芯片端接计数器303经配置以当该存储器电路300不是在该读取模式，根据经由一芯片端接输入缓冲区360和该根时脉信号接收一外部芯片端接信号以提供一根芯片端接信号。该芯片端接定时器304经配置以当该存储器电路300不在该读取模式中，根据该根芯片端接信号和该系统时脉信号经由一芯片端接树330到多个输入/输出缓冲区305以提供一系统芯片端接信号。
图4为图3的存储器电路在芯片端接操作期间的信号波形的一时序图，例示在该存储器电路300在芯片端接操作期间的信号波形。如图4所示，一外部时脉信号和一外部芯片端接信号提供于该存储器电路300。根据该外部时脉信号产生该根时脉信号。根据该根时脉信号产生该系统时脉信号。根据该根时脉信号和该外部芯片端接信号产生该根芯片端接信号。根据该根时脉信号和该根芯片端接信号产生该系统芯片端接信号。不同于图1所示的存储器电路100，该最终芯片端接时间信息显示于图4中的该信号波形，通过该芯片端接定时器所产生的该系统芯片端接信号所承载。该系统芯片端接信号传播经由该芯片端接树330到该多个输入/输出缓冲区305而非控制该系统时脉信号。据此，如图4所示，当该存储器电路300不在该读取模式时，在时脉树320上的系统时脉信号切换会停止。因此，当在该备用模式或该写入模式中，该时脉树320会被关闭，因为该系统芯片端接信号仅在该外部芯片端接信号的边缘切换，传播在该芯片端接树330上的该系统芯片端接信号，会比该系统时脉信号切换在更低的时脉。当该存储器电路300不在该读取模式中，因为该系统时脉信号停止切换，可以节省许多的功率。
在本发明的实施例中，从该系统时脉信号该根时脉信号可以充分地提前以致于该系统芯片端接信号的切换，可以对齐于该系统时脉信号。本发明的实施例中，从该芯片端接树330的根部到该芯片端接树330的末端，门电路的数目经配置以从该时脉树320的根部到该时脉树320的末端，匹配门电路的数目。换言之，从该芯片端接树330的根部到该芯片端接树330的末端，该系统芯片端接信号的传播时间经配置以从该时脉树320的根部到该时脉树320的末端，匹配该系统时脉信号的传播时间。
图5为本发明一实施例的一输入/输出缓冲区的一功能方块图。如图5所示，该输入/输出缓冲区305包含一第一锁存器501和一第二锁存器502。当该系统时脉信号是高位准时，该第一锁存器501经配置以锁存该系统芯片端接信号的该上升边缘。当该系统时脉信号是低位准时，该第二锁存器502经配置以锁存该系统芯片端接信号的该下降边缘。因为在该备用模式和该写入模式中，该系统时脉信号保持在低位准，该第一锁存器501总是关闭，且该第二锁存器502总是开启。此实施例值得注意的是，该芯片端接树330扇出(fans out)到该第一锁存器501和该第二锁存器502，以致于一旦在该时脉树320上的该系统时脉信号重新切换时，可以防止其不连续性。当该芯片端接模式在一连续读取出现在输入/输出缓冲区305结束前，这种情形可能会发生。一旦该存储器电路300收到一有效的读取指令，该时脉树320上的该系统时脉信号重新再切换。如果该外部芯片端接信号时间截止，以致于在读取数据出现在输入/输出缓冲区305关闭的前，该时脉树320上的该系统时脉信号将在该端接实际上关闭的前开始切换。在这种状况下，该芯片端接树330的扇出可以防止任何的不连续性。
图6为本发明一实施例的存储器电路控制方法的一流程图，其对应于该存储器电路300。在步骤601中检查该存储器电路的模式。如果该存储器电路在一读取模式中，接着执行步骤602，否则执行步骤603。在步骤602中，根据一根时脉信号，一系统时脉信号提供给多个输入/输出缓冲区，然后执行步骤604。在步骤603中，一系统芯片端接信号其转换边缘对齐于该根时脉信号，提供给该多个输入/输出缓冲区，且暂停提供该系统时脉信号，然后执行步骤604。在步骤604中，检查此方法完成否。如果此方法没有完成，再执行步骤601。
总而言之，本发明提供该存储器电路及其控制方法，如此在该芯片端接操作时该系统时脉信号被关闭，其中该最终芯片端接信息由该芯片端接树的根部所产生而不是该芯片端接树的末端所产生。据此，在芯片端接操作中该存储器电路的功率消耗可以显著的被降低。
本发明的技术内容及技术特点已揭示如上，然而本发明所属技术领域的技术人员应了解，在不背离后附权利要求所界定的本发明精神和范围内，本发明的教示及揭示可作种种的替换及修饰。例如，上文公开的许多工艺可以不同的方法实施或以其它工艺予以取代，或者采用上述二种方式的组合。
此外，本申请的权利范围并不局限于上文公开的特定实施例的工艺、设备、制造、物质的成份、装置、方法或步骤。本发明所属技术领域的技术人员应了解，基于本发明教示及揭示制程、设备、制造、物质的成份、装置、方法或步骤，无论现在已存在或日后开发者，其与本案实施例揭示者以实质相同的方式执行实质相同的功能，而达到实质相同的结果，亦可使用于本发明。因此，所附的权利要求用以涵盖用以此类工艺、设备、制造、物质的成份、装置、方法或步骤。

Claims (8)

1.一种存储器电路，包含：
一时脉驱动器，经配置以当该存储器电路在一读取模式时根据一根时脉信号以提供一系统时脉信号，且经配置以当该存储器电路不在该读取模式时停止提供该系统时脉信号；
一芯片端接定时器，经配置以当该存储器电路不在该读取模式时提供一系统芯片端接信号，其中该系统芯片端接信号的转换边缘对齐于该根时脉信号的转换边缘；以及
多个输入/输出缓冲区，经配置以接收该系统时脉信号和该系统芯片端接信号；
其中从该芯片端接定时器到该多个输入/输出缓冲区的信号传播时间匹配从该时脉驱动器到该多个输入/输出缓冲区的信号传播时间。
2.根据权利要求1所述的存储器电路，其中各输入/输出缓冲区包含：
一第一锁存器，经配置以当该系统时脉信号为高位准时，锁存该系统芯片端接信号的上升边缘；以及
一第二锁存器，经配置以当该系统时脉信号为低位准时，锁存该系统芯片端接信号的下降边缘。
3.一种存储器电路，包含：
一延迟锁相回路模块，经配置以根据一外部时脉信号提供一根时脉信号；
一时脉驱动器，经配置以当该存储器电路在一读取模式时，根据该根时脉信号提供一系统时脉信号，且经配置以当该存储器电路不在该读取模式时停止提供该系统时脉信号；
一芯片端接计数器，经配置以当该存储器电路不在该读取模式时，根据一外部芯片端接信号和该根时脉信号提供一根芯片端接信号；
一芯片端接定时器，经配置以当该存储器电路不在该读取模式时，根据该根芯片端接信号和该根时脉信号提供一系统芯片端接信号；以及
多个输入/输出缓冲区，经配置以获取该系统时脉信号和该系统芯片端接信号；
其中从该芯片端接定时器到该多个输入/输出缓冲区的信号传播时间匹配从该时脉驱动器到该多个输入/输出缓冲区的信号传播时间。
4.根据权利要求3所述的存储器电路，其中各输入/输出缓冲区包含：
一第一锁存器，经配置以当该系统时脉信号是高位准时锁存该系统芯片端接信号的上升边缘；以及
一第二锁存器，经配置以当该系统时脉信号是低位准时，锁存该系统芯片端接信号的下降边缘。
5.一种存储器电路，包含：
一时脉树，经配置以承载一时脉驱动器提供的一系统时脉信号到多个输入/输出缓冲区，其中当该存储器电路在一读取模式时，切换该系统时脉信号，且当该存储器电路不在该读取模式时，停止切换该系统时脉信号；以及
一芯片端接树，经配置以承载一芯片端接定时器提供的一系统芯片端接信号至该多个输入/输出缓冲区，其中当该存储器电路不在该读取模式时，切换该系统芯片端接信号；
其中从该芯片端接定时器到该多个输入/输出缓冲区的信号传播时间匹配从该时脉驱动器到该多个输入/输出缓冲区的信号传播时间。
6.根据权利要求5所述的存储器电路，其中各输入/输出缓冲区包含当该系统时脉信号为高位准时，一第一锁存器经配置以锁存该系统芯片端接信号的上升边缘，且当该系统时脉信号为低位准时，一第二锁存器经配置以锁存该系统芯片端接信号的下降边缘。
7.根据权利要求5所述的存储器电路，
其中从该时脉树的根部到该时脉树的末端的信号传播时间经配置以匹配从该芯片端接树的根部到该芯片端接树的末端的信号传播时间。
8.一种存储器电路的控制方法，包含下列步骤：
当该存储器电路在一读取模式时，一时脉驱动器根据一根时脉信号提供一系统时脉信号；
当该存储器电路不在该读取模式时，一芯片端接定时器提供一系统芯片端接信号，该系统芯片端接信号的转换边缘对齐该根时脉信号的转换边缘，并且暂停提供该系统时脉信号；以及
提供该系统时脉信号和该系统芯片端接信号到多个输入/输出缓冲区；
其中从该芯片端接定时器到该多个输入/输出缓冲区的信号传播时间匹配从该时脉驱动器到该多个输入/输出缓冲区的信号传播时间。
CN201210050799.6A 2011-04-27 2012-03-01 存储器电路及其控制方法 Active CN102760475B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/095,153 2011-04-27
US13/095,153 US8665663B2 (en) 2011-04-27 2011-04-27 Memory circuit and control method thereof

Publications (2)

Publication Number Publication Date
CN102760475A CN102760475A (zh) 2012-10-31
CN102760475B true CN102760475B (zh) 2015-04-22

Family

ID=47054907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210050799.6A Active CN102760475B (zh) 2011-04-27 2012-03-01 存储器电路及其控制方法

Country Status (3)

Country Link
US (1) US8665663B2 (zh)
CN (1) CN102760475B (zh)
TW (1) TWI443493B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140312928A1 (en) * 2013-04-19 2014-10-23 Kool Chip, Inc. High-Speed Current Steering Logic Output Buffer
KR102471160B1 (ko) 2017-05-16 2022-11-25 삼성전자주식회사 온-다이-터미네이션 회로를 포함하는 비휘발성 메모리 및 상기 비휘발성 메모리를 포함하는 스토리지 장치
US10340022B2 (en) 2017-05-16 2019-07-02 Samsung Electronics Co., Ltd. Nonvolatile memory including on-die-termination circuit and storage device including the nonvolatile memory
US10148269B1 (en) * 2017-07-24 2018-12-04 Micron Technology, Inc. Dynamic termination edge control
US10424356B2 (en) * 2017-11-22 2019-09-24 Micron Technology, Inc. Methods for on-die memory termination and memory devices and systems employing the same
US10873324B2 (en) * 2018-07-03 2020-12-22 Arm Limited Pulse stretcher circuitry

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101523345A (zh) * 2006-09-29 2009-09-02 联发科技股份有限公司 在主处理器和协处理器之间进行接口连接的方法和装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5918058A (en) * 1997-02-20 1999-06-29 Arm Limited Routing of clock signals in a data processing circuit with a power saving mode of operation
US6425086B1 (en) * 1999-04-30 2002-07-23 Intel Corporation Method and apparatus for dynamic power control of a low power processor
US6677783B2 (en) * 2001-12-31 2004-01-13 Intel Corporation High-speed, state-preserving, race-reducing, wide-pulsed-clock domino design style
US6996730B2 (en) * 2002-11-25 2006-02-07 Texas Instruments Incorporated Adjusting voltage supplied to a processor in response to clock frequency
US6980020B2 (en) * 2003-12-19 2005-12-27 Rambus Inc. Calibration methods and circuits for optimized on-die termination
US8121237B2 (en) * 2006-03-16 2012-02-21 Rambus Inc. Signaling system with adaptive timing calibration
US7414899B2 (en) * 2006-04-28 2008-08-19 Infineon Technologies North America Corp. Method and apparatus for early write termination in a semiconductor memory
US7818528B2 (en) * 2006-09-19 2010-10-19 Lsi Corporation System and method for asynchronous clock regeneration
WO2009055103A2 (en) * 2007-10-22 2009-04-30 Rambus, Inc. Low-power source-synchronous signaling
US7622955B2 (en) * 2008-04-17 2009-11-24 Texas Instruments Incorporated Power savings with a level-shifting boundary isolation flip-flop (LSIFF) and a clock controlled data retention scheme

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101523345A (zh) * 2006-09-29 2009-09-02 联发科技股份有限公司 在主处理器和协处理器之间进行接口连接的方法和装置

Also Published As

Publication number Publication date
TW201243539A (en) 2012-11-01
US20120275238A1 (en) 2012-11-01
US8665663B2 (en) 2014-03-04
CN102760475A (zh) 2012-10-31
TWI443493B (zh) 2014-07-01

Similar Documents

Publication Publication Date Title
CN102760475B (zh) 存储器电路及其控制方法
CN102891675B (zh) 具有数据保留模式和数据处理模式的装置
US20130173836A1 (en) Usb key device and method for realizing intelligent card communication using usb interface
CN102981994A (zh) 具有节能模式的再驱动器电路
CN106464612A (zh) 用于在物理传输介质上提供功率节省和干扰缓解的系统和方法
US6986072B2 (en) Register capable of corresponding to wide frequency band and signal generating method using the same
US20040246810A1 (en) Apparatus and method for reducing power consumption by a data synchronizer
US20130088272A1 (en) Low consumption flip-flop circuit with data retention and method thereof
KR20120005469A (ko) 스캔 테스트를 지원하는 저전력 듀얼-에지-트리거 저장 셀 및 이를 위한 클럭 게이팅 회로
US8587338B1 (en) Method and apparatus for clocking
WO1999038295A1 (en) Method and apparatus for source synchronous data transfer
EP3062188A1 (en) Multi-supply sequential logic unit
CN100397381C (zh) 一种复用管脚工作模式的自动切换装置
CN102567587A (zh) Fpga互联装置及方法
US20120062282A1 (en) Clock management unit and method of managing a clock signal
US10331592B2 (en) Communication apparatus with direct control and associated methods
CN104639124A (zh) 提高时序器件输入信号的建立时间和保持时间裕量的方法和电路
JP3708897B2 (ja) 出力バッファ回路
US6301188B1 (en) Method and apparatus for registering free flow information
CN106201950B (zh) 一种soc异步时钟域信号接口的方法
US7626435B2 (en) High resolution delay line architecture
CN202662010U (zh) Fpga互联装置、验证板及soc系统
CN111785309B (zh) 非型闪存接口电路的实现方法、电路、存储介质和终端
WO2009128921A2 (en) Method and apparatus for producing a metastable flip flop
US20150113194A1 (en) Common Interface/Conditional Access Module and Method of Transmitting Data between Common Interface Card and Integrated Circuit Chip thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant