CN102759981A - 电脑系统及其睡眠控制方法 - Google Patents

Abstract

本发明涉及一种电脑系统及其睡眠控制方法。该方法包括下列步骤：(a)于一电脑系统进入一睡眠模式时，一中央处理器将一系统参数储存于一动态随机存取内存；(b)一桥接单元将该动态随机存取内存中的该系统参数储存于一闪存中；以及(c)进入该睡眠模式或正常关机。

Description

电脑系统及其睡眠控制方法

技术领域

本发明是有关于一种电脑系统，且特别是有关于一种电脑系统及其睡眠控制方法。

背景技术

众所周知，现在电脑系统已经利用睡眠模式达成节省能源的目的。换句话说，当使用者长时间不使用电脑系统时，电脑系统可自行进入睡眠模式。而睡眠模式依照电能节省的程度，可区分为S3睡眠模式与S4睡眠模式。

请参照图1，其所示为已知电脑系统的示意图。电脑系统100包括：中央处理器110、控制芯片组120、动态随机存取内存(以下简称DRAM)130、硬盘140、嵌入式控制器(embedded controller)150、开关160、以及输入装置170(例如键盘)。其中，控制芯片组120中包括：北桥芯片122、与南桥芯片126，而北桥芯片122中更包括内存控制器(memory controller)124。

中央处理器110连接至北桥芯片122，北桥芯片122中的内存控制器124连接至DRAM 130，并且可产生一显示信号至外部的显示器(未绘示)。南桥芯片126连接至北桥芯片122，并连接至嵌入式控制器150。其中。再者，嵌入式控制器150连接至开关160、以及输入装置170。

基本上电脑系统100的嵌入式控制器150可进行供电控制。也就是说，根据不同的睡眠模式，嵌入式控制器150可以进行供电控制并将电力提供至部份的电子组件。

请参照图2，其所示为已知电脑系统于S3睡眠模式时的供电示意图。当电脑系统100欲进入S3睡眠模式时(图3中之阴影区域即为停止供电的区域)。此时，中央处理器110必须先将所有的系统参数储存于DRAM 130中。之后，即停止供电至中央处理器110、南桥芯片126、以及部份的北桥芯片122。当需要唤醒电脑时，使用者可以按压输入装置170上的按键或者开关160。开始S3睡眠模式的唤醒流程。此时，电源重新提供至中央处理器110、南桥芯片126以及北桥芯片122。之后，中央处理器110即利用北桥芯片122中的内存控制器124读取DRAM 130中的系统参数，并且成功的唤醒电脑系统100。

请参照图3，其所示为已知电脑系统于S4睡眠模式时的供电示意图(图4中之阴影区域即为停止供电的区域)。此时，中央处理器110必须先将所有的系统参数先暂存于DRAM 130中，之后再将系统参数再转储存于硬盘140中。之后，即停止供电至中央处理器110、北桥芯片122、DRAM 130、南桥芯片126、硬盘140、输入装置170、以及嵌入式控制器150。因此，而系统参数仅储存于硬盘140中。当需要唤醒电脑时，使用者可以按压开关160，此时，电源重新供应至中央处理器110，而中央处理器110即利用南桥芯片126将硬盘140中的系统参数转存至DRAM 130中，并唤醒电脑系统100。

由上述的说明可知，S3睡眠模时将系统参数储存于DRAM 130中，因此S3睡眠模式的唤醒流程时间很短。然而，于S3睡眠模式时，电脑系统100还是有较多电能持续地的损耗。

S4睡眠模时将系统参数储存于硬盘140中，因此电脑系统100的电能损耗较少。然而，于S4睡眠模式的唤醒流程需要将系统参数由硬盘140转存至DRAM 130，而硬盘140重新供电并读取系统参数的时间较长，将会花费较长的时间于S4眠模式的唤醒流程。

发明内容

本发明提出一种电脑系统及其睡眠控制装置与控制方法。于电脑系统中的内存总线上增加一桥接单元(bridging unit)，并且连接至一闪存用以储存系统参数，用以达成快速唤醒以及节省电能的双重优点。

本发明提出一种电脑系统，包括：一中央处理器；一控制芯片组，连接至该中央处理器；一硬盘，连接至该控制芯片组；一嵌入式控制器，连接至该控制芯片组，且可发出一控制信号；一动态随机存取内存，利用一内存总线连接至该控制芯片组；一桥接单元，连接该嵌入式控制器以及该动态随机存取内存，并接收该控制信号，依据该控制信号读取该动态随机存取内存之数据；一输入装置，连接至该嵌入式控制器；一开关，连接至该嵌入式控制器；以及一闪存，连接该桥接单元；其中，当该电脑系统进入一睡眠模式或一正常关机时，该嵌入式控制器利用该控制信号操控该桥接单元读取该动态随机存取内存中的该系统参数并回存于该闪存中。

本发明更提出一种电脑系统的睡眠控制方法，包括下列步骤：(a)于一电脑系统进入一睡眠模式时，一中央处理器将一系统参数储存于一动态随机存取内存；(b)一桥接单元将该动态随机存取内存中的该系统参数储存于一闪存中；以及(c)进入该睡眠模式或正常关机。

为了对本发明之上述及其它方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：

附图说明

图1所示为已知电脑系统的示意图。

图2所示为已知电脑系统于S3睡眠模式时的供电示意图。

图3所示为已知电脑系统于S4睡眠模式时的供电示意图。

图4所示为本发明电脑系统的第一实施例。

图5a与图5b所示为电脑系统进入睡眠模式时本发明的供电示意图。

图6a与图6b所示为电脑系统进入睡眠模式时本发明的供电示意图。

图7所示为本发明电脑系统的第二实施例。

图8所示为本发明电脑系统的第三实施例。

图9a所示为本发明快闪睡眠模式进入流程的控制方法。

图9b所示为本发明快闪睡眠模式的唤醒流程控制方法。

具体实施方式

请参照图4，其所示为本发明电脑系统的第一实施例。电脑系统200包括：中央处理器210、控制芯片组220、DRAM 230、硬盘240、嵌入式控制器250、开关260、输入装置270、闪存280、以及桥接单元290。其中，桥接单元120中包括内存控制器292、闪存控制器(flash controller)294，而内存控制器292连接至内存总线用以存取DRAM 230中的数据，闪存控制器294连接至闪存280。再者，嵌入式控制器250在进入睡眠模式的流程或者唤醒睡眠模式的流程时，利用一控制信号来操控桥接单元290，而控制信号利用系统管理总线(SMBus)或者I2C总线来传递。

根据本发明的实施例，不论电脑系统欲进行何种睡眠模式，嵌入式控制器250会执行本发明的快闪睡眠模式(flash sleep mode)的进入流程。亦即，嵌入式控制器250会控制桥接单元290读取DRAM 230中的系统参数并储存于闪存280中。而当电脑系统进行唤醒流程时，嵌入式控制器250会执行快闪睡眠模式的唤醒流程。亦即，嵌入式控制器250操控桥接单元290读取闪存280中的系统参数并储存于DRAM 230中。之后，利用S3睡眠模式的唤醒流程来唤醒电脑系统200。而以下详细的介绍本发明快闪睡眠模式的睡眠控制方法流程。

请参照图5a与图5b，其所示为电脑系统进入睡眠模式时本发明的供电示意图。根据本发明的实施例，进入睡眠模式时会进行二阶段的停止供电程序。

当电脑系统200欲进入S3睡眠模式时，嵌入式控制器250会开始本发明快闪睡眠模式的进入流程。此时，中央处理器210将系统参数储存于DRAM 230中。之后，如第5a图所示之第一阶段停止供电程序，先停止供电至中央处理器210、北桥芯片222、南桥芯片226。

接着，嵌入式控制器250并不会进入S3睡眠模式，而是利用控制信号来操控桥接单元290中的内存控制器292读取DRAM 230中的系统参数，并利用闪存控制器294将系统参数写入闪存280。之后，如第5b图所示之第二阶段停止供电程序。DRAM 230、桥接单元290、闪存280、硬盘240、输入装置270、嵌入式控制器250皆停止供电。很明显地，当第二阶段停止供电程序完成之后即进入本发明的快闪睡眠模式，此时仅剩下闪存280中储存系统参数，且闪存280中的系统参数并不会随着供电停止而遗失。

当使用者按压开关260时，会开始进行快闪睡眠模式的唤醒流程，此时嵌入式控制器250会进行二阶段的供电程序。亦即，第一阶段供电程序即如第5a图所示，先供电于嵌入式控制器250、DRAM 230、桥接单元290、闪存280、硬盘240、输入装置270。之后，嵌入式控制器250利用控制信号来操控桥接单元290中的闪存控制器294读取闪存280中的系统参数，并利用内存控制器292将系统参数写入DRAM 230中。

如图4所示，即为第二阶段供电程序。当系统参数写入DRAM 230之后，嵌入式控制器250即供应电源至中央处理器210、北桥芯片222、南桥芯片226。再者，嵌入式控制器210即通知中央处理器210利用DRAM 230中的系统参数来唤醒电脑系统。也就是说，中央处理器210依照S3睡眠模式的唤醒流程，利用北桥芯片220读取DRAM 230中的系统参数，并且成功的唤醒电脑系统200。

由以上的说明可知，当电脑系统200欲进入S3睡眠模式时，中央处理器210会将系统参数写入DRAM 230中。而根据本发明的实施例，嵌入式控制器250更控制桥接单元290将DRAM 230中的系统参数写入闪存280。而在第二阶段停止供电程序完成后，电脑系统200即进入本发明快闪睡眠模式。很明显地，相较于S3睡眠模式，快闪睡眠模式可以节省更多的电能。

请参照图6a与图6b，其所示为电脑系统进入睡眠模式时本发明的供电示意图。根据本发明的实施例，进入睡眠模式时会进行二阶段的停止供电程序。

当电脑系统200欲进入S4睡眠模式时，嵌入式控制器250会开始本发明快闪睡眠模式的进入流程。此时，中央处理器210先将系统参数储存于DRAM 230中并且转存至硬盘240中。之后，如图6a所示之第一阶段停止供电程序，嵌入式控制器250停止供电至中央处理器210、北桥芯片222、南桥芯片226、硬盘240。

接着，嵌入式控制器250并不会进入S4睡眠模式，而是利用控制信号来操控桥接单元290中的内存控制器292读取DRAM 230中的系统参数，并利用闪存控制器294将系统参数写入闪存280。之后，如图6b所示之第二阶段停止供电程序。DRAM 230、桥接单元290、闪存280、输入装置270、嵌入式控制器250皆停止供电。很明显地，当第二阶段停止供电程序完成之后即进入本发明的快闪睡眠模式，此时仅剩下闪存280与硬盘240中储存系统参数，且闪存280与硬盘240中的系统参数并不会随着供电停止而遗失。

当使用者按压开关260时，会开始进行快闪睡眠模式的唤醒流程，此时嵌入式控制器250会进行二阶段的供电程序。亦即，第一阶段供电程序即如图6a所示，先供电于嵌入式控制器250、DRAM 230、桥接单元290、闪存280、输入装置270。之后，嵌入式控制器250利用控制信号来操控桥接单元290中的闪存控制器294读取闪存280中的系统参数，并利用内存控制器292将系统参数写入DRAM 230中。

如图4所示，即为第二阶段供电程序。当系统参数写入DRAM 230之后，嵌入式控制器250即供应电源至中央处理器210、北桥芯片222、南桥芯片226、硬盘240。再者，嵌入式控制器210即通知中央处理器210利用DRAM 230中的系统参数来唤醒电脑系统200，而并不是利用硬盘240中的系统参数来唤醒电脑系统200。

也就是说，嵌入式控制器250不会通知中央处理器210以S4睡眠模式来唤醒电脑系统200，而是通知中央处理器210依照S3睡眠模式的唤醒流程，利用北桥芯片220读取DRAM 230中的系统参数，并且成功的唤醒电脑系统200。

由以上的说明可知，当电脑系统200欲进入S4睡眠模式时，中央处理器210会将系统参数写入DRAM 230并转存至硬盘中。而根据本发明的实施例，嵌入式控制器250更控制桥接单元290将DRAM 230中的系统参数写入闪存280。而在第二阶段停止供电程序完成后，电脑系统200即进入本发明快闪睡眠模式。很明显地，相较于S4睡眠模式需要从硬盘240读取系统参数来唤醒电脑系统200，本发明的快闪睡眠模式可以节省电脑系统的唤醒时间。

请参照图7，其所示为本发明电脑系统的第二实施例。相较于第一实施例，第二实施例新增了一个切换开关298可供使用者来手动调整，其可输出一开关信号至嵌入式控制器250，使得电脑系统200在S5模式时具有不同的唤醒流程。举例来说，当切换开关298输出第一准位时代表立即唤醒(instant power on)，输出第二准位时代表标准启动(regulator power on)。

由于S5模式即为电脑系统正常关机，因此当使用者进行电脑系统的关机时，中央处理器210会先将系统参数储存于DRAM 230中。之后，如图6a所示之第一阶段停止供电程序，嵌入式控制器250停止供电至中央处理器210、北桥芯片222、南桥芯片226、硬盘240。

接着，嵌入式控制器250并不会进入S5模式，而是利用控制信号来操控桥接单元290中的内存控制器292读取DRAM 230中的系统参数，并利用闪存控制器294将系统参数写入闪存280。之后，如图6b所示之第二阶段停止供电程序。DRAM 230、桥接单元290、闪存280、输入装置270、嵌入式控制器250皆停止供电。很明显地，当第二阶段停止供电程序完成之后即进入本发明的快闪睡眠模式，此时仅剩下闪存280中储存系统参数，且闪存280中的系统参数并不会随着供电停止而遗失。

当使用者按压开关260重新开机时，嵌入式控制器250会根据开关信号来决定如何唤醒电脑系统200。假设开关信号为第一准位，代表使用者希望立即唤醒电脑系统。此时嵌入式控制器250会开始进行快闪睡眠模式的唤醒流程，并进行前述图6b与图4所示的二阶段的供电程序。也就是说，嵌入式控制器250通知中央处理器210依照S3睡眠模式的唤醒流程，利用北桥芯片220读取DRAM 230中的系统参数，并且成功的唤醒电脑系统200。

反之，当使用者按压开关260重新开机时，开关信号为第二准位，代表使用者希望以正常的程序唤醒电脑系统(正常开机)。此时中央处理器210会读取硬盘240中的操作系统数据来启动电脑系统200。

请参照图8，其所示为本发明电脑系统的第三实施例。相较于第一实施例，第三实施例于桥接单元29中增加一显示驱动器(display driver)296，以及于电脑系统200中增加一显示切换端口299。而显示切换端口299可输出北桥芯片222产生的第一显示信号或者显示驱动器296所产生的第二显示信号至外部的显示器(未绘示)。其中，第一显示信号与第二显示信号可为低电压差动信号(low-voltagedifferential signaling，简称LVDS信号)，而显示切换端口299为一LVDS切换埠。

根据本发明的第三实施例，电脑系统200可在阅读模式(read mode)时，关闭大部分的电源，而仅利用桥接单元296来读取闪存280中的数据并显示于外部显示器(未绘示)，使得电脑系统200在读取模式时解省电脑系统200的耗能。

由于电脑系统200在读取模式时，使用者并不会进行任何编辑动作。因此，本发明在读取模式时，仅提供电源至桥接单元290、显示切换端口299以及闪存280。而其动作原理如下：

当使用者欲控制电脑系统200进入阅读模式时，中央处理器210将系统参数储存于DRAM 230中。之后，嵌入式控制器250利用控制信号来操控桥接单元290中的内存控制器292读取DRAM 230中的系统参数，并利用闪存控制器294将系统参数写入闪存280。之后，仅剩下桥接单元290、显示切换端口299以及闪存280持续供电。

由于DRAM 230以及北桥芯片222已经停止供电，因此北桥芯片222无法提供第一显示信号。由于DRAM 230中的系统参数已经储存于闪存280，所以显示驱动器296可以据以产生第二显示信号，并且显示切换端口299输出第二显示信号至外部显示器(未绘示)。如此，在不更动系统参数的情况下，显示驱动器296可在阅读模式时输出使用者所欲阅读的画面。

当然，当使用者欲离开阅读模式时，仅需按压开关260，而嵌入式控制器250即可进行相同的唤醒流程。也就是，嵌入式控制器250将系统参数先写入DRAM 230中。之后，嵌入式控制器210即通知中央处理器210利用DRAM 230中的系统参数来唤醒电脑系统。

由以上的说明可知，当电脑系统200在阅读模式时，可以节省更多的电能。

请参照第9a图，其所示为本发明快闪睡眠模式进入流程的控制方法。当电脑系统欲进入睡眠模式(步骤S902)时，中央处理器将系统参数储存于DRAM中(步骤S904)。接着，桥接单元将DRAM中的系统参数储存于闪存中(步骤S906)，之后，关闭电子组件的电源进入睡眠模式(S908)。

根据上述第9a图，嵌入式控制器可以进行二阶段的停止供电流流程。也就是说，在确认DRAM已经储存系统参数(步骤904)之后，停止供电至中央处理器、北桥芯片、南桥芯片。而在确认闪存已经储存系统参数(步骤906)之后，停止供电至其它电子组件，仅剩下开关持续供电。

当然，嵌入式控制器也可以仅进行一阶段的停止供电流流程。也就是说，在确认闪存已经储存系统参数(步骤S906)后，嵌入式控制器再停止供电至所有电子组件，仅剩下开关持续供电。

请参照第9b图，其所示为本发明快闪睡眠模式的唤醒流程控制方法。当使用者欲唤醒电脑系统(步骤S912)时，在闪存、桥接单元以及DRAM恢复供电后，桥接单元将闪存中的系统参数储存于DRAM中(步骤S914)。接着，中央处理器恢复供电后，读取DRAM中的系统参数(步骤916)，使得中央处理器根据系统参数唤醒电脑系统(步骤S918)。

由以上的说明可知，本发明提出一种电脑系统及其睡眠控制装置与控制方法。于电脑系统中的内存总线上增加一桥接单元，并且连接至一闪存用以储存系统参数，以达成快速唤醒以及节省电能的优点。

综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明之精神和范围内，当可作各种之更动与润饰。因此，本发明之保护范围当视权利要求书所界定者为准。

Claims (9)

1.一种电脑系统，其特征是，包括：

中央处理器；

控制芯片组，连接至上述中央处理器；

硬盘，连接至上述控制芯片组；

嵌入式控制器，连接至上述控制芯片组，且可发出控制信号；

动态随机存取内存，利用内存总线连接至上述控制芯片组；

桥接单元，连接上述嵌入式控制器以及上述动态随机存取内存，并接收上述控制信号，依据上述控制信号读取上述动态随机存取内存之数据；

输入装置，连接至上述嵌入式控制器；

开关，连接至上述嵌入式控制器；以及

闪存，连接上述桥接单元；

其中，当上述电脑系统进入睡眠模式或正常关机时，上述嵌入式控制器利用上述控制信号操控上述桥接单元读取上述动态随机存取内存中的上述系统参数并回存于上述闪存中。

2.根据权利要求1所述的电脑系统，其特征是，其中，当要从上述睡眠模式下唤醒上述电脑系统时，上述嵌入式控制器根据上述控制信号操控上述桥接单元读取上述闪存中的上述系统参数并回存至上述动态随机存取内存中。

3.根据权利要求1所述的电脑系统，其中，上述电脑系统更包括切换开关连接至上述嵌入式控制器以提供第一准位或者第二准位，于正常关机后上述开关被按压且上述切换开关输出上述第一准位时，上述嵌入式控制器根据上述控制信号操控上述桥接单元读取上述闪存中的上述系统参数并回存至上述动态随机存取内存中，并且通知上述中央处理器根据上述动态随机存取内存中的上述系统参数唤醒上述电脑系统。

4.根据权利要求3所述的电脑系统，其特征是，其中，于正常关机后上述开关被按压且上述切换开关输出上述第二准位时，上述中央处理器读取上述硬盘中的操作系统数据来启动上述电脑系统。

5.根据权利要求1所述的电脑系统，其特征是，其中上述控制芯片组可输出第一显示信号，上述桥接单元包括显示驱动器可输出第二显示信号、上述电脑系统包括显示切换端口接收上述第一显示信号与上述第二显示信号；当上述电脑系统进入阅读模式时，上述桥接单元根据上述控制信号读取上述闪存中的上述系统参数，且上述显示驱动器产生上述第二显示信号经由上述显示切换端口输出至外部显示器。

6.根据权利要求1所述的电脑系统，其特征是，其中，上述桥接单元包括：

内存控制器，连接至上述内存总线；以及

闪存控制器，连接至上述内存控制器与上述闪存；

其中，上述内存控制器可读取上述动态随机存取内存中的上述系统参数并利用上述闪存控制器将上述系统参数储存于上述闪存；或者，上述闪存控制器可读取上述闪存中的上述系统参数并利用上述内存控制器将上述系统参数回存于上述动态随机存取内存。

7.一种电脑系统的睡眠控制方法，其特征是，包括下列步骤：

(a)于电脑系统进入睡眠模式时，中央处理器将系统参数储存于动态随机存取内存；

(b)桥接单元将上述动态随机存取内存中的上述系统参数储存于闪存中；以及

(c)进入上述睡眠模式或正常关机。

8.根据权利要求7所述的电脑系统的睡眠控制方法，其特征是，更包括下列步骤：

(d)当回复上述电脑系统或正常开机时，供电至上述闪存、上述桥接单元以及上述动态随机存取内存；

(e)上述桥接单元将上述闪存中的上述系统参数回存于上述动态随机存取内存中；以及

(f)于上述中央处理器被供电后，读取上述动态随机存取内存中的上述系统参数以唤醒上述电脑系统。

9.根据权利要求7所述的电脑系统的睡眠控制方法，其特征是，其中于(a)、(b)步骤之间更包括下列步骤：

停止供电至上述中央处理器与控制芯片组。

Images