CN102753984B - 用于半导体集成电路的芯片损伤检测设备 - Google Patents
用于半导体集成电路的芯片损伤检测设备 Download PDFInfo
- Publication number
- CN102753984B CN102753984B CN201080062117.2A CN201080062117A CN102753984B CN 102753984 B CN102753984 B CN 102753984B CN 201080062117 A CN201080062117 A CN 201080062117A CN 102753984 B CN102753984 B CN 102753984B
- Authority
- CN
- China
- Prior art keywords
- bistable circuit
- integrated device
- circuit
- device electronics
- conducting wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31717—Interconnect testing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
一种芯片损伤检测设备(10),该芯片损伤检测设备(10)包括至少一个双稳态电路(12),该至少一个双稳态电路(12)包括穿过半导体集成电路芯片(20)的观察区域(16,18,34)以用于观察区域的损伤监视的第一导电线路(14)。该至少一个双稳态电路被布置成:当第一导电线路的第一端(22)与第二端(24)之间的电位差改变时或者当泄漏电流过驱动在第一导电线路处的状态保持电流时,该至少一个双稳态电路从第一稳定状态翻转到第二稳定状态。另外,半导体集成电路设备(60)包括芯片损伤检测设备(10),而安全关键系统(70)包括半导体集成电路设备(60)或芯片损伤检测电路(10)。
Description
技术领域
本发明涉及一种芯片损伤检测设备、一种半导体集成电路设备以及一种安全关键系统。
背景技术
由于例如物理压力或热的原因在集成电路(IC)管芯的操作期间半导体集成电路可能遭受到由物理损伤,例如裂痕,所引起的故障或不可操作性。特别地,当被用在诸如例如汽车安全系统的安全关键系统中时,对该系统的用户而言这可能导致危险的情形。因此,必须恰当地处理管芯的物理损伤。
对于安全功能的性能或风险降低的目标级别的测量由安全完整性等级(SIL)给出,其由例如由国际电工委员会(IEC)标准IEC 61508定义为由安全功能所提供的风险降低的相对级别。
另外,诸如晶片切割的步骤的半导体集成电路制造的步骤可能涉及对管芯施加物理压力,这可能导致尤其是边界区域的物理损伤,即,晶片切割可能损伤靠近它们的边缘的管芯区域。后来,例如在系统中的装配期间,例如当被放置在印刷电路板上时,管芯可能被损伤。
在US 5,723,875中,示出了用于半导体IC的芯片损伤检测电路,其中芯片包含用于应用扫描测试技术的芯片检查电路。主动驱动的检测器线路贯穿多个被观察电路。信号被施加到线路,并且根据监视输出信号随时间的变化来得出可能的损伤。
在US 2008/0184083A1中,示出了用于集成电路的物理缺陷检测的另一中动态电路和方法。在这里,集成电路芯片上的测试线路被连接到电源并且连接到复合连续性感测电路,复合连续性感测电路用于根据通过该测试线路的观察的连续电流和差异的检测来得出损伤。
在KR10-2007-0089500中,示出了用于检测半导体器件中的修复熔丝的缺陷的电路。第一感测电路被布线到用于通过观察在熔丝处的电位变化来感测通过熔丝的电流的地址熔丝,第二感测电路被布线到修复熔丝。两个感测到的信号的比较被用于确定熔丝的可操作性。
在JP09-129830,示出了具有损伤检测装置的半导体集成电路。在这里,电位阱监视电路与待观察的电路集成在一起。当位于所观察的集成电路内的衬底中的阱的一部分的电位被检测到在预定范围之外时,监视电路输出异常检测信号。
发明内容
本发明提供了如所附权利要求中描述的集成电路设备和安全关键系统。
在从属权利要求中陈述了本发明的特定实施例。
本发明的这些和其它方面将从在下文中描述的实施例中变得显而易见,并且参考下文中描述的实施例来阐明。
附图说明
将参考图仅通过示例的方式对本发明的更多的细节、方面以及实施例进行描述。在图中,相同的附图标记被用来标识相同的或功能上类似的元素。图中的元素是为了简单和清楚而示出的,并且未必按比例绘制。
图1示意性地示出了芯片损伤检测设备的实施例的第一示例。
图2示意性地示出了芯片损伤检测设备的实施例的第二示例。
图3示意性地示出了芯片损伤检测设备的实施例的第三示例。
图4示意性地示出了具有半导体集成电路设备的安全关键系统的实施例的示例,其中半导体集成电路设备具有芯片损伤检测设备。
具体实施方式
因为本发明的所图示的实施例大多数情况下可以使用对本领域的技术人员所熟知的电子部件和电路来实现,所以为了理解和了解本发明的基本概念,并且为了不混淆本发明的教导或者从本发明的教导分散注意,将不会超出必要地解释细节。
参考图1,示出了芯片损伤检测设备10的实施例的第一示例。芯片损伤检测设备10可以包括至少一个双稳态电路12,即具有两个稳定状态的电路,并且从而能够充当一位存储器,该至少一个双稳态电路12包括穿过集成电路管芯20的观察区域以用于观察区域的损伤监视的第一导电线路14。
双稳态电路12可以被布置成:当所述线路的第一端22与第二端24之间的电位差改变时或者当泄漏电流过驱动在所述第一导电线路处的状态保持电流时,双稳态电路12从第一稳定状态翻转成第二稳定状态。例如由于第一导电线路14(图示为虚线)的原因,当状态保持电流,即要被克服以翻转双稳态电路12的上拉电流或下拉电流,例如被不对称泄露的泄漏电流移除或过驱动时,双稳态电路12可以从第一稳定状态翻转成第二稳定状态。双稳态电路可以包括反相器26、28,并且读取/写入存取使能开关30、32,存取使能开关30、32可以是晶体管电路。另外,电容器36、38例如可以被用于高频去耦。
双稳态电路12本身可以被用来检测使双稳态电路12在一个或另一个方向上翻转的缺陷。在待观察区域16、18、34之上延伸双稳态电路12允许检测在应用中的整个寿命期间出现或者发展的诸如管芯裂痕的缺陷。还可以检测除了裂痕之外的其它缺陷。
在示例中,为了简单起见,仅示出了具有单个观察区域的单个双稳态电路12。然而,芯片损伤检测设备10可以包括一个或不止一个的双稳态电路12以用于观察彼此独立的半导体集成电路设备20的不同区域。
如果延伸的线路,即第一导电线路14遭遇损伤,例如破裂或短路,则第一延伸的线路14的第一端22与第二端24之间的电位差可能改变,或增加或减小,并且可以使双稳态电路12翻转成第二稳定状态。如果由于导电线路的压力、扭曲或部分断裂导致延伸的导电线路14的电阻改变,则电位差也可能改变。
在没有还可以被称为感测线路的第一导电线路14的情况下,所示出的双稳态电路12的操作可能是不可能的,因为第一导电线路14是双稳态电路12的一部分而不是仅仅与其连接用于感测。因此,如果双稳态电路12不工作,则这指示一个或多个观察区域是有缺陷的。就电特性而论双稳态电路12可以是对称的并且可以处于第一稳定状态,因为双稳态电路12的两个通路都可以调整处于平衡,但是当通路中的一个遭受到电位变化时其可以容易地改变状态,使双稳态电路12不平衡并且使其翻转到第二状态。
第一导电线路14可以被实现成以适合于特定实施方实的任何方式穿过观察区域。如所示出,对于集成电路管芯20的损伤检测,双稳态电路12的第一导电线路14可以在所观察的区域中延伸,并且限定所观察的区域中邻近区16、18、34的侧面,以检测所观察的区域的内部的损伤。所示出的导电线路还沿着所观察区域的侧面延伸以检测在所观察区域的周边的损伤。将显而易见的是,导电线路可以以另一形状来实现,并且例如包围整个观察区域以检测在所观察区域的边缘处的损伤。当观察管芯边界时,第一导电线路例如可以被放置在管芯的边缘和集成电路区域34之间,其中集成电路区域34对源自特定管芯边缘的管芯裂痕敏感。例如能够涉及电路系统的、在制造之后对于裂痕的最终测试中,这可以帮助检查管芯边界区域。
现在还参考图2和图3,示意性地示出了芯片损伤检测设备的实施例的第二和第三示例。第二和第三示例基本上类似,但是不同在于延伸的导电线路14、40以反向连接,即导电线路的第一端和第二端反向,连接到双稳态电路的剩余部分。使用两种类型的电路连接来测试电路可以允许第一端与第二端之间的电位差的更可靠检测和更稳健的损伤检测。
如图2和图3中所示,至少一个双稳态电路12可以例如包括位元胞,其在此示例中由6个晶体管30、32、50、52、54、56组成。每个位被存储在四个晶体管50、52、54、56上,这四个晶体管在此示例中被连接使得它们形成两个交叉耦合的反相器。所示出的双稳态电路可以具有两个稳定状态。双稳态电路可以被连接到电压源58和可以为大地或地电位的参考电位48。两个额外的存取晶体管30、32用来在读取和写入操作期间控制对双稳态电路的访问。所示出的双稳态电路使用六个MOSFET。双稳态电路可以用来将状态信息作为位来存储。
其它的双稳态电路可以例如使用另一数目的晶体管,诸如超过6个,例如8个或10个晶体管。这可以例如对实现不止一个的读取和/或写入端口而言是有用的。无论如何,每元胞使用的晶体管越少,每个元胞可以越小。由于处理硅晶片的成本是相对固定的,所以使用更小的元胞可以减少每双稳态电路的成本。
如图1-3中所示,双稳态电路12中的一个或多个可以包括第二导电线路40(示出为点划线),第二导电线路40穿过观察区域并且与第一导电线路14平行地定位。在图中,第一导电线路14和第二导电线路40被作为单个线路示出在管芯20内以便于图示它们彼此非常靠近地定位。然而,可以不导电连接两个线路。作为替代,它们可以例如位于半导体集成电路设备的不同层内。
在另一实施例中,第二导电线路可以位于管芯20的完全不同的区域中以用于具有相同的双稳态电路的芯片的更大部分中的损伤监视,或者在又一实施例中可以根本不位于同一芯片上。至少如果待监视的集成电路管芯20未被损伤,则当第二导电线路40被布置成提供与第一导电线路的电特性相对应的(例如,取决于所选择的实施方式,相同的或相反的)电特性以用于为双稳态电路的两个通路提供对称的电状况时,所示出的芯片损伤检测设备可以是可操作的。
如图1中所示出,芯片损伤检测设备10可以包括连接到至少一个双稳态电路12的位线44、45和字线46WL的控制单元42。这可以向位元胞型双稳态电路提供用于上拉的读出电路、写入、复用以及感测功能。存取双稳态电路可以由字线(图1、2、3中的WL)来使能,该字线可以控制存取晶体管30、32,存取晶体管30、32可以控制双稳态电路12是否应该被连接到位线BL和它们可以被用来传送用于读取双稳态电路的当前状态的数据。如所示,可以提供信号及其反相信号以便于改善噪声容限。在另一实施例中,可以提供仅位线中的一个。控制电路可以被布置成读取双稳态电路的当前状态。
位线还可以被用于初始化处于第一状态状态下的双稳态电路。控制单元42可以被配置成将至少一个双稳态电路12中的每一个的第一状态设置为可配置的初始值。这可以通过激活字位并且然后将所述初始值施加到双稳态电路12来执行。在初始配置之后,控制单元可以被配置成检查双稳态电路12的状态是否已经从初始化的第一状态改变到第二状态,这可以指示在第一导电线路或第二导电线路中的损伤。
在专用于在制造之后的芯片测试的芯片损伤检测电路的实施例中,可以读取位线一次或几次。使用情况可以是在数字测试平台(诸如J750探针器,仅举一个示例)上针对高压应用来测试IC。与通常使用同等贵的模拟IC测试平台的探测相比这可以有助于减少测试成本。
在芯片损伤检测设备10的实施例中,控制单元42可以被配置成定期地读出至少一个双稳态电路12的状态值。这可以允许在其寿命期间监视设备20的损伤状态,这例如对于安全关键系统,例如汽车安全系统,而言可能是重要的,在汽车安全系统中对于系统的用户而言意外的故障可以导致危险的情形。
至少当所述半导体集成电路设备20处于未损伤的状况下时,可以布置双稳态电路10使得第一导电线路14可以被单独地,即仅仅与双稳态电路12,导电连接。换句话说,在半导体集成电路设备20的观察区域16、18、34的电路部件或线路与芯片损伤检测电路10的第一导电线路14之间可以不存在诸如金属连接的有意的导电连接。如果适用,这还可以涉及第二导电线路40。这可能由于集成电路设备20的损伤而改变。应该注意的是,所提出的检测设备10可以能够检测损伤,而不管损伤是否造成半导体集成电路设备20与双稳态电路12的导电线路14之间的导电连接。导电线14通常可以不包括额外的电子部件。
第一导电线路14可以未被直接地连接到电源。如果存在,则这还可以适用于第二导电线路40。导电线路本身可以是用于损伤监视的静态电路的无源装置,并且当未检测到损伤时没有或仅非常少的电流可以流过线路使其有利于低功率应用。如图2和图3中所示,双稳态电路12可以被连接到电源58,其可以是或可以不是半导体集成电路设备20的电源。
芯片损伤检测设备可以被布置成检测半导体IC设备20的损伤。芯片损伤检测设备可以例如被布置成当至少一个双稳态电路12的状态从第一状态翻转到第二状态时生成告警信号。这可以通过控制单元42来执行,控制单元42可以被布置成将读出的双稳态电路的当前状态与初始参考状态进行比较。同样地,如果发生双稳态电路12翻转状态,则告警信号可以由双稳态电路12自身来触发。在正常的芯片操作期间,告警信号可以例如触发管芯20的关闭,或者例如被提供给可视显示器以用于通知包括损伤的芯片的系统的用户有关所检测到的故障。例如,在汽车中这样的告警信号可以被提供给将可视信息给予驾驶员的仪表盘。损伤的芯片可以例如被停用或者进入故障保险状态。
在半导体IC制造期间,可以丢弃已测试并且发现损伤的芯片。这可以有助于零缺陷制造。IC管芯20的哪个区域经常遭遇损伤的统计信息可以例如被用于改变制造工艺的参数。
如上文所描述的,芯片损伤检测设备10可以被布置成在半导体集成电路管芯20上的电路系统的正常操作期间检测损伤。这可以允许在芯片的整个寿命期间监视损伤。在意图不仅仅在制造期间进行测试的实施例中,可以永久地连接芯片损伤检测设备10和半导体IC设备20。
现在还参考图4,示出了具有半导体集成电路设备60的安全关键系统70的实施例的示例,其中半导体集成电路设备60具有芯片损伤检测设备10。半导体集成电路设备60可以包括如上文所描述的至少一个芯片损伤检测设备10。在这里,一个或多个芯片损伤检测设备10可以被永久地连接到半导体IC设备的半导体IC管芯20。当芯片包括不止一个要求不同级别的操作安全性的功能块时,可以例如使用不止一个检测设备。例如,在汽车中集成电路设备可以包括专用于要求高级别的操作安全性的空气囊操作性的功能单元。
在半导体IC设备的实施例中,芯片损伤检测设备10不仅可以被连接到所述半导体集成电路芯片而且可以与所述半导体集成电路芯片集成在单个管芯中。这可能例如是有用的,因为在半导体IC设备的整个寿命期间,并且不管怎样当所检测到的损伤可能导致整个芯片的替换时,损伤检测电路可以被设计为监视半导体IC设备的损伤状态。与用于半导体集成电路芯片的管芯面积相比,关于要求的管芯面积而言,所提出的芯片损伤检测设备可以是非常小的。
如图4中所示出,安全关键系统70可以包括如上文所描述的半导体集成电路设备60或芯片损伤检测设备10。安全关键系统70可以从额外级别的安全、稳健性以及可靠性中受益,并且可以例如是其中意外的故障能够例如对用户造成潜在危险的情形的任何应用。所提出的系统可以例如允许遵守期望的安全完整性等级(SIL),诸如例如根据国际电工委员会(IEC)发布的IEC 61508标准的SIL 3。然而,其可以遵守IEC 61511标准或定义了安全完整性级别的任何其它标准。安全关键系统70可以例如在车辆中,例如在汽车、飞机、船、直升机等中找到,也就是说例如可以在汽车环境中找到安全关键系统70并且可以是例如汽车安全系统。安全关键系统70可以包括空气囊系统、座位位置控制系统、照明、挡风玻璃刮水器、防盗器、电子气候控制、制动系统或电动转向系统等等。制动系统可以包括,例如,防抱死制动系统(ABS)、电子制动力分配系统(EBD)、弯道制动控制(CBC)系统等。电动转向系统可以包括,例如,电子稳定控制系统(ESC)、牵引控制系统(TCS)或防滑管理系统(ASR)、自适应巡航控制(ACC)系统、前部碰撞警示(FCW)系统等。然而,半导体设备还可以被用于其它汽车系统,诸如例如仪表盘。
返回参考图1,所示出的控制单元可以使用电子电路来实现。或者其可以至少部分地取决于计算机程序的代码部分来操作,或者可以例如由至少部分地在可编程逻辑阵列(PLA)、现场可编程门阵列(FPGA)等等中实现的状态机来操作。
在前述说明书中,已经参考本发明的实施例的特定示例对本发明进行了描述。然而,显然,在不背离如在所附权利要求中陈述的本发明的更广泛的精神和范围的情况下,可以在其中进行各种修改和改变。例如,双稳态电路12可以以适合于特定实施方式的任何方式来实现。双稳态电路12可以例如为锁存器、触发电路、随机存取存储器(RAM)例如静态RAM(SRAM)的位元胞或任何其它类型的合适的双稳态电路。可用的RAM布局因此可以被布置成额外地提供用于穿过集成电路设备延伸的第一导电线路。同样地,本文中所描述的管芯可以为任何适合的材料或材料的组合,诸如像砷化镓、锗硅、绝缘体上硅(SOI)、硅、单晶硅等等以及上述的组合的半导体材料。此外,如本文中所讨论的连接可以是适合于从相应的节点、单元或设备例如经由中间设备传送信号或者将信号传送到相应的节点、单元或设备的任何类型的连接。因此,除非另外暗示或陈述,否则连接可以例如是直接连接或间接连接。连接可以参考为单个连接、多个连接、单向连接或双向连接来图示或描述。然而,不同的实施例可以改变连接的实施方式。例如,可以使用独立的单向连接而不是双向连接,并且反之亦然。同样地,多个连接可以用串行地或者以时间复用方式来传送多个信号的单个连接来代替。同样地,携带多个信号的单个连接可以被分离成携带这些信号的子集的各种不同的连接。因此,为了传送信号存在许多选择。
尽管在示例中已经描述了特定导电性类型或电位的极性,但是将了解的是导电性类型和电位的极性可以颠倒。本文中所描述的每个信号可以被设计为正逻辑或负逻辑。在负逻辑信号的情况下,信号是低有效,其中逻辑真状态对应于逻辑电平零。在正逻辑信号的情况下,信号是高有效,其中逻辑真状态对应于逻辑电平一。注意,本文中所描述的信号中的任何一个能够被设计为负逻辑信号或正逻辑信号。因此,在替代实施例中,描述为正逻辑信号的那些信号可以被实现为负逻辑信号,并且描述为负逻辑信号的那些信号可以被实现为正逻辑信号。此外,当谈及信号、状态位或类似装置分别进入其逻辑真或逻辑假状态时,在本文中使用了术语“有效”或“置位”和“取消”(或“无效”或“清除”)。如果逻辑真状态是逻辑电平一,则逻辑假状态是逻辑电平零。并且如果逻辑真状态是逻辑电平零,则逻辑假状态是逻辑电平一。
本领域的技术人员将认识到,逻辑块之间的边界仅仅是说明性的,并且替代性实施例可以合并逻辑或电路元件,或者将功能的可替换的分解施加在各种逻辑块或电路元件上。因此,应当理解的是,本文中所描绘的架构仅仅是示例性的,并且实际上能够实施完成相同功能的许多其它架构。例如,多个双稳态电路12可以被实现为寄存器或RAM,其中至少一些位元胞包括贯穿半导体集成电路设备20的导电通路。
实现相同的功能的部件的任何布置被有效地“关联”,使得所希望的功能被实现。因此,在本文中组合以实现特定功能的任何两个部件能够被看成是彼此“相关联的”使得所希望的功能被实现,而不管架构或中间部件如何。同样地,如此关联的任何两个部件也能够被视为彼此“可操作地连接”或“可操作地耦合”加以实现所希望的功能。
另外,本领域的技术人员将认识到,上述操作仅仅是说明性的。多个操作可以被组合成单个操作,单个操作可以分布在额外的操作中,并且操作可以在时间上至少部分重叠地执行。此外,替代性实施例可以包括特定操作的多个实例,并且可以在各种其它实施例中改变操作的顺序。
同样地例如,在一个实施例中,所图示的示例可以被实现为位于单个集成电路上或者在同一设备内的电路。例如,双稳态电路12可以完全与半导体集成电路设备20集成在一起。
或者,示例可以被实现为任何数目的单独的集成电路或以合适的方式彼此互连的单独的设备。例如,芯片损伤检测设备10的延伸的导电线路14、40可以位于半导体IC芯片上,而检测设备10的剩余部分可以位于单独的芯片上,例如暂时可连接到IC管芯20。
同样地例如,示例或其部分可以被实施为表示物理电路或者代表可转换成物理电路的逻辑的软件或代码,诸如以任何适当类型的硬件描述语言。
然而,其它修改、变化以及替换也是可能的。因此,说明书和图将被视为是说明性的而非约束性意义。
在权力要求中,放置在括弧之间的任何附图标记不应该被解释为限制权利要求。单词“包括”不排除除了在权力要求中列举的那些之外存在其它元素或步骤。另外,本文中使用的术语“一(a)”或“一个(an)”被定义为一个或不止一个。并且,权利要求中诸如“至少一个”和“一个或多个”的介绍性措辞的使用也不应该被解释成暗示通过不定冠词“一(a)”或“一个(an)”进行的另一权利要求元素的介绍将包含这种介绍的权利要求元素的任何特定权利要求限制为仅包括一个这种元素的发明,即便同一权利要求包括介绍性措辞“一个或多个”或“至少一个”以及诸如“一(a)”或“一个(an)”的不定冠词。相同的情况适用于定冠词的使用。除非另有说明,否则诸如“第一”和“第二”的术语被用来在这种术语描述的元素之间任意地区分。因此,这些术语未必旨在指示这种元素的时间上的或其它方面的优先级。在互相不同的权利要求中列举特定措施的简单事实并不指示不能有利地使用这样措施的组合。
Claims (14)
1.一种集成电路设备(60),包括:
集成电路管芯(20),所述集成电路管芯(20)包括观察区域(16,18,34),和
芯片损伤检测设备(10),所述芯片损伤检测设备(10)用于所述观察区域的损伤监视,所述芯片损伤检测设备(10)包括:
至少一个双稳态电路(12),所述至少一个双稳态电路(12)包括穿过所述观察区域(16,18,34)的第一导电线路(14),并且所述至少一个双稳态电路被布置成:当所述第一导电线路(14)的第一端(22)与第二端(24)之间的电位差改变时或者当泄漏电流过驱动在所述第一导电线路(140)处的状态保持电流时,所述至少一个双稳态电路从第一稳定状态翻转成第二稳定状态。
2.如权利要求1所述的集成电路设备,其中,所述至少一个双稳态电路是能够充当一位存储器的元胞,其中所述元胞包括6晶体管(30,32,50,52,54,56)。
3.如权利要求1所述的集成电路设备,其中,所述至少一个双稳态电路是随机存取存储器,所述随机存取存储器的元胞能够充当一位存储器。
4.如权利要求1或权利要求2所述的集成电路设备,其中,所述至少一个双稳态电路中的至少一个包括第二导电线路(40),所述第二导电线路(40)穿过所述观察区域并且与所述第一导电线路平行定位。
5.如权利要求1所述的集成电路设备,其中,所述芯片损伤检测设备(10)包括控制单元(42),所述控制单元(42)连接到所述至少一个双稳态电路的位线和字线。
6.如权利要求5所述的集成电路设备,其中,所述控制单元被配置成将所述至少一个双稳态电路中每一个的所述第一稳定状态设置成可配置的初始值。
7.如权利要求5或权利要求6所述的集成电路设备,其中,所述控制单元被配置成定期地读出所述至少一个双稳态电路的状态值。
8.如权利要求1所述的集成电路设备,其中,至少当所述集成电路设备处于未损伤的状况时,所述第一导电线路被单独地电连接到所述双稳态电路。
9.如权利要求1或权利要求8所述的集成电路设备,其中,所述第一导电线路未被直接地连接到电源。
10.如权利要求1所述的集成电路设备,被布置成:当至少一个双稳态电路的状态从所述第一稳定状态翻转到所述第二稳定状态时生成告警信号。
11.如权利要求1所述的集成电路设备,被布置成:在所述集成电路设备的正常操作期间检测损伤。
12.如权利要求1所述的集成电路设备,其中,所述芯片损伤检测设备与所述观察区域集成在单个管芯中。
13.如权利要求1或权利要求12所述的集成电路设备,其中,所述观察区域包括管芯边界。
14.一种安全关键系统(70),包括如权利要求1至13之一所述的集成电路设备。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/IB2010/000606 WO2011089462A1 (en) | 2010-01-21 | 2010-01-21 | Chip damage detection device for a semiconductor integrated circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102753984A CN102753984A (zh) | 2012-10-24 |
CN102753984B true CN102753984B (zh) | 2015-05-20 |
Family
ID=42931824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201080062117.2A Active CN102753984B (zh) | 2010-01-21 | 2010-01-21 | 用于半导体集成电路的芯片损伤检测设备 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9157955B2 (zh) |
EP (1) | EP2526432B1 (zh) |
CN (1) | CN102753984B (zh) |
WO (1) | WO2011089462A1 (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10140049B2 (en) * | 2012-02-24 | 2018-11-27 | Missing Link Electronics, Inc. | Partitioning systems operating in multiple domains |
US8870337B1 (en) | 2013-04-29 | 2014-10-28 | Hewlett-Packard Development Company, L.P. | Printhead die with damage detection conductor between multiple termination rings |
US20150008431A1 (en) * | 2013-07-04 | 2015-01-08 | Nanya Technology Corporation | Method and layout for detecting die cracks |
US10352812B2 (en) * | 2013-08-09 | 2019-07-16 | Infineon Technologies Ag | Circuits, methods, and computer programs to detect mechanical stress and to monitor a system |
US9947712B2 (en) * | 2016-01-27 | 2018-04-17 | Varex Imaging Corporation | Matrix type integrated circuit with fault isolation capability |
US10974606B2 (en) | 2016-08-31 | 2021-04-13 | Cps Technology Holdings Llc | Bi-stable relay |
US10648871B2 (en) * | 2017-10-05 | 2020-05-12 | International Business Machines Corporation | Fracture ring sensor |
US11061064B2 (en) * | 2019-05-15 | 2021-07-13 | Nanya Technology Corporation | Semiconductor device and method for detecting cracks |
CN113742795B (zh) * | 2020-05-27 | 2024-07-02 | 台湾积体电路制造股份有限公司 | 对集成电路中的半导体存储器的安全级别进行认证的方法 |
KR20220014590A (ko) | 2020-07-29 | 2022-02-07 | 삼성전자주식회사 | 결함 검출 회로를 포함하는 반도체 장치 및 반도체 장치의 결함 검출 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5157335A (en) * | 1989-08-18 | 1992-10-20 | Houston Theodore W | On-chip error detection circuit |
US5723875A (en) * | 1995-10-24 | 1998-03-03 | Nissan Motor Co., Ltd. | Chip damage detecting circuit for semiconductor IC |
US6551844B1 (en) * | 1997-01-15 | 2003-04-22 | Formfactor, Inc. | Test assembly including a test die for testing a semiconductor product die |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4685086A (en) * | 1985-11-14 | 1987-08-04 | Thomson Components-Mostek Corp. | Memory cell leakage detection circuit |
JP2566164B2 (ja) | 1989-06-28 | 1996-12-25 | 東京電力株式会社 | 貯水池における漏水部の検知方法及び装置 |
JP3324363B2 (ja) | 1995-11-01 | 2002-09-17 | 日産自動車株式会社 | 破損検知手段を有する半導体集積回路 |
JP2996168B2 (ja) * | 1996-02-23 | 1999-12-27 | 日本電気株式会社 | 半導体メモリ集積回路装置 |
FR2787584B1 (fr) * | 1998-12-18 | 2001-02-09 | Atral | Dispositif de detection de coupure d'une ligne electrique, en particulier d'une ligne telephonique |
GB2346237B (en) * | 1999-01-27 | 2003-04-30 | Sgs Thomson Microelectronics | Dynamic voltage sense amplifier |
WO2003085741A1 (fr) * | 2002-04-10 | 2003-10-16 | Matsushita Electric Industrial Co., Ltd. | Bascule bistable non volatile |
KR20070089500A (ko) | 2006-02-28 | 2007-08-31 | 주식회사 하이닉스반도체 | 반도체 장치의 리페어 퓨즈 불량 검출회로 |
US20080184083A1 (en) | 2007-01-30 | 2008-07-31 | Qimonda North America Corp. | Circuit and Method for Physical Defect Detection of an Integrated Circuit |
DE102008022744B4 (de) * | 2008-05-08 | 2010-01-07 | Infineon Technologies Ag | Schaltungsanordnung und System zum Einsatz in einem Kraftfahrzeug |
-
2010
- 2010-01-21 CN CN201080062117.2A patent/CN102753984B/zh active Active
- 2010-01-21 US US13/522,865 patent/US9157955B2/en active Active
- 2010-01-21 EP EP10712502.3A patent/EP2526432B1/en active Active
- 2010-01-21 WO PCT/IB2010/000606 patent/WO2011089462A1/en active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5157335A (en) * | 1989-08-18 | 1992-10-20 | Houston Theodore W | On-chip error detection circuit |
US5723875A (en) * | 1995-10-24 | 1998-03-03 | Nissan Motor Co., Ltd. | Chip damage detecting circuit for semiconductor IC |
US6551844B1 (en) * | 1997-01-15 | 2003-04-22 | Formfactor, Inc. | Test assembly including a test die for testing a semiconductor product die |
Also Published As
Publication number | Publication date |
---|---|
EP2526432A1 (en) | 2012-11-28 |
CN102753984A (zh) | 2012-10-24 |
US9157955B2 (en) | 2015-10-13 |
EP2526432B1 (en) | 2013-11-20 |
WO2011089462A8 (en) | 2012-08-16 |
WO2011089462A1 (en) | 2011-07-28 |
US20120286269A1 (en) | 2012-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102753984B (zh) | 用于半导体集成电路的芯片损伤检测设备 | |
US5025344A (en) | Built-in current testing of integrated circuits | |
JP6599054B2 (ja) | 異常判定装置、異常判定方法及び異常判定プログラム | |
Mceuen | Reliability benefits of I DDQ | |
JP4916860B2 (ja) | 負荷駆動回路および負荷駆動回路の製造方法 | |
US20150040677A1 (en) | Circuits, methods, and computer programs to detect mechanical stress and to monitor a system | |
Ahmad | Automotive semiconductor industry-trends, safety and security challenges | |
US20150070078A1 (en) | Circuit and method for conducting soft turn-off of a driving circuit of semiconductor switching device | |
US11124138B2 (en) | Device for supplying power to a control unit and method for monitoring a power supply | |
US9739845B2 (en) | Method for testing a signal path | |
US9846191B2 (en) | Systems and methods for internal and external error detection in sensor output interfaces | |
JP4618598B2 (ja) | 半導体装置 | |
US10229805B2 (en) | Detection of dependent failures | |
US9647449B2 (en) | Integrated circuit arrangement, method and system for use in a safety-critical application | |
ES2745333T3 (es) | Circuitos de patillas de salida resistentes a cortocircuitos | |
US6920621B1 (en) | Methods of testing for shorts in programmable logic devices using relative quiescent current measurements | |
CN1860376A (zh) | 用于iddq电流测量的可热切换型电压总线 | |
GB2400919A (en) | Indicating correct insertion of an IC into a socket | |
JP3931189B2 (ja) | マルチチップパッケージの検査方法 | |
CN112987680A (zh) | 用于避免安全系统中的故障传播的设备、系统和方法 | |
US6185713B1 (en) | Method and apparatus for improving stuck-at fault detection in large scale integrated circuit testing | |
Zhang et al. | Dynamic vs Static Burn-in for 16nm Production | |
CN103889785A (zh) | 电力安全电路、集成电路器件以及安全关键系统 | |
US20230298950A1 (en) | Bond wire loss detection and redundancy | |
US7705620B2 (en) | Measuring and identifying analog characteristics of a microelectronic component at a wafer level and a platform level |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: Texas in the United States Patentee after: NXP America Co Ltd Address before: Texas in the United States Patentee before: Fisical Semiconductor Inc. |
|
CP01 | Change in the name or title of a patent holder |