CN102741981A - 半导体器件的制造方法、基板处理装置以及半导体器件 - Google Patents

半导体器件的制造方法、基板处理装置以及半导体器件 Download PDF

Info

Publication number
CN102741981A
CN102741981A CN2011800073562A CN201180007356A CN102741981A CN 102741981 A CN102741981 A CN 102741981A CN 2011800073562 A CN2011800073562 A CN 2011800073562A CN 201180007356 A CN201180007356 A CN 201180007356A CN 102741981 A CN102741981 A CN 102741981A
Authority
CN
China
Prior art keywords
mentioned
gas
raw material
aforesaid substrate
process chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800073562A
Other languages
English (en)
Inventor
山崎裕久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Publication of CN102741981A publication Critical patent/CN102741981A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Automation & Control Theory (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种半导体器件的制造方法、基板处理装置以及半导体器件。实现具有高介电常数且在高温状态下稳定的电容绝缘膜的形成。所述半导体器件的制造方法通过进行以下工序来形成规定的膜，该工序包括：向收容基板的处理室供给包含第一元素的第一原料，使第一原料吸附于在基板的表面上；在使第一原料进行吸附之后，向处理室供给包含第二元素的第二原料，使第二原料吸附在基板的表面上；向处理室供给包含第三元素的第三原料，来对基板的表面进行改性；以及去除处理室内的环境气体，其中，相对于吸附在基板的表面上的第一原料的饱和吸附量，调整第一原料的吸附量和第二原料的吸附量，由此控制膜中的第二元素的含有量。

Description

半导体器件的制造方法、基板处理装置以及半导体器件
技术领域
本发明涉及一种从硅等晶圆制造IC等半导体元件的半导体器件的制造方法、基板处理装置以及半导体器件。
背景技术
近年来，随着半导体器件的高密度化，对于形成器件时的绝缘膜也开始要求更薄的膜。但是，当使绝缘膜变薄时，沟道电流流动，因此存在想要形成虽然有效地变薄但实际不产生沟道效果这样的厚度的期望，作为电容材料，关注着介电常数大的氧化铪膜、氧化锆膜等高介电常数金属氧化物。例如，在想要由氧化硅膜形成1.6nm的厚度的膜的情况下，很难进行电限制，但是如果是作为高介电常数(High-k)膜的氧化铪膜，则能够以4.5nm的厚度获得同样的介电常数。这样，作为以90nm～50nm级DRAM元件的电容为中心的绝缘膜，能够采用作为高介电常数(High-k)膜的氧化铪膜、氧化锆膜。作为高介电常数(High-k)膜的形成方法，存在凹部灌封性、阶梯覆盖性优秀的ALD(Atomoic Layer Deposition)成膜方法。
在氧化铪膜、氧化锆膜的形成中，作为金属原料，主要使用四双乙基甲基氨铪(TEMAH:Hf[N(CH3)(C2H5)]4)、四双乙基甲基氨锆(TEMAH:Zr[N(CH3)(C2H5)]4)等氨化合物。作为氧化剂，使用H2O、O3，但是从膜特性优秀方面出发，最近主要使用O3。在ALD成膜中，通过将作为金属材料的TEMAH或者TEMAZ和作为氧化剂的O3交替地供给到反应室来进行成膜(例如参照专利文献1)。
近年来，进行了如下试验：通过在High-k膜那样的金属氧化膜中添加(掺杂)少量的原子，来改变晶体构造，使介电常数进一步增加。对金属氧化膜添加(掺杂)少量的原子的方法中，存在如下的方法：同时混合供给成膜气体和掺杂气体的方法、以及层叠使用了成膜原料的氧化膜和使用了掺杂原料的氧化膜并调整各膜的膜厚比例来以规定的量掺杂少量的原子的方法。
专利文献1：日本特开2009-49367号公报
发明内容
然而，在将成膜气体和掺杂气体同时混合供给的方法中，如果掺杂气体的供给量较少，则很难将气体供给比例控制成规定的值，因而难以控制掺杂浓度。另外，在将使用了成膜原料的氧化膜和使用了掺杂原料的氧化膜进行层叠并调整各膜的膜厚比例的方法中，如果膜厚分布较差，则有可能导致基板内的掺杂浓度产生分布差。即，在以往的技术中，掺杂浓度分布、基板内的膜厚分布出现差别，从而半导体器件的特性产生偏差。
因而，本发明的主要目的在于，解决上述问题，提供一种形成具有高介电常数且在高温下稳定的电容绝缘膜的半导体器件的制造方法、基板处理装置以及半导体器件。
为了解决上述问题，根据本发明，提供一种半导体器件的制造方法，其通过进行以下工序来形成规定的膜，该工序包括如下步骤：向收容基板的处理室供给包含第一元素的第一原料，使上述第一原料吸附在上述基板的表面上的步骤；在使上述第一原料吸附之后，向上述处理室供给包含第二元素的第二原料，使上述第二原料吸附在上述基板的表面上的步骤；向上述处理室供给包含第三元素的第三原料，来对上述基板的表面进行改性的步骤；以及去除上述处理室内的环境气体的步骤，在该半导体器件的制造方法中，相对于吸附在上述基板的表面上的上述第一原料的饱和吸附量，调整上述第一原料的吸附量和上述第二原料的吸附量，由此控制上述膜中的第二元素的含有量。
根据本发明的其它方式，一种半导体器件的制造方法，其通过按顺序反复进行多次以下步骤来形成规定的膜，这些步骤为：第一步骤，向收容基板的处理室供给包含第一元素的第一原料，使上述第一原料吸附在上述基板的表面上；第二步骤，去除上述处理室内的环境气体；第三步骤，向上述处理室供给包含第二元素的第二原料，使上述第二原料吸附在上述基板的表面上；第四步骤，去除上述处理室内的环境气体；第五步骤，向上述处理室供给包含第三元素的第三原料，对上述基板的表面进行改性；以及第六步骤，去除上述处理室内的环境气体，在该半导体器件的制造方法中，相对于吸附在上述基板的表面上的上述第一原料的饱和吸附量，调整上述第一原料的吸附量和上述第二原料的吸附量，由此控制上述膜中的第二元素的含有量。
根据本发明的其它方式，提供一种基板处理装置，其具有：处理室，其收容基板；第一气体供给系统，其向上述基板供给包含第一元素的第一气体；第二气体供给系统，其向上述基板供给包含第二元素的第二气体；第三气体供给系统，其向上述基板供给包含第三元素的第三气体；以及控制部，其控制上述第一气体供给系统、上述第二气体供给系统及上述第三气体供给系统，以使得在向上述基板供给上述第一气体而至少使上述第一元素吸附在上述基板的表面上之后，向上述基板供给上述第二气体而至少使上述第二元素吸附在上述基板的表面上，再向上述基板供给上述第三气体而使吸附在上述基板的表面上的上述第一元素和上述第二元素发生反应，从而在上述基板的表面形成规定的膜，其中，上述控制部相对于吸附在上述基板的表面上的上述第一元素的饱和吸附量，调整上述第一气体的吸附量和上述第二元素的吸附量，由此控制上述膜中的第二元素的含有量。
根据本发明，能够提供一种形成具有高介电常数且在高温下稳定的电容绝缘膜的半导体器件的制造方法、基板处理装置以及半导体器件。
附图说明
图1是表示在本发明实施方式中优选使用的基板处理装置的概要结构的斜立体图。
图2是在本发明实施方式中优选使用的处理炉的一例和其附带的部件的概要结构图，尤其是用纵截面表示处理炉部分的图。
图3是在本发明实施方式中优选使用的图2所示的处理炉的A-A线截面图。
图4是表示本发明第一实施方式的成膜顺序的图。
图5是说明本发明第一实施方式的处理的流程图。
图6是表示本发明第一实施方式的各工序中的晶圆的截面图。
图7是表示本发明第二实施方式的成膜顺序的图。
图8是说明本发明第二实施方式的处理的流程图。
图9是表示本实施方式所涉及的TEMAH的暴露量和膜厚的关系的图。
具体实施方式
以下、参照附图说明本发明的一个实施方式。
[装置整体结构]
在用于实施本发明的方式中，基板处理装置作为一例构成为实施半导体器件(IC)的制造方法中的处理工序的半导体制造装置。此外，在下面的说明中，针对应用对基板进行氧化、扩散处理、CVD处理等的纵型装置作为基板处理装置的情况进行记述。图1表示在本发明的一个实施方式中优选使用的基板处理装置的斜向透视图。此外，本发明不限于本实施方式所涉及的基板处理装置，也能够较佳地应用于具有片式、热壁(Hot Wall)型、冷壁(Cold Wall)型的处理炉的基板处理装置。
如图1所示，在基板处理装置1中，使用由硅等材料构成的收纳有晶圆200的作为晶圆载体的盒100。
基板处理装置1具备壳体101。
在壳体101内侧设置有盒承载台105。盒100通过工厂内输送装置(省略图示)被移入到盒承载台105上、或者从盒承载台105移出。
盒承载台105通过工厂内输送装置被载置成在盒100内晶圆200保持垂直姿势、盒100的晶圆出入口朝向上方向。盒承载台105构成为能够如下进行动作：将盒100向壳体101后方顺时针纵向旋转90°，使盒100内的晶圆200变为水平姿势，盒100的晶圆出入口朝向壳体101后方。
在壳体101内的前后方向的大致中央下部设置有盒架109。盒架109构成为在多层多列上保管多个盒100。在盒架109上设置有收纳作为晶圆移载机构112的输送对象的盒100的移载架123。另外，在盒承载台105的上方设置有备用盒架110，该备用盒架110被构成为保管备用的盒100。
在盒承载台105与盒架109之间设置有盒输送装置114。盒输送装置114由能够在保持盒100的状态下进行升降的盒升降机114a以及作为输送机构的盒输送机构114b构成。盒输送装置114形成为通过盒升降机114a和盒输送机构114b的连续动作来在盒承载台105、盒架109以及备用盒架110之间输送盒100。
在盒架109的后方设置有晶圆移载机构112。晶圆移载机构112由能够使晶圆200在水平方向上旋转或者直动的晶圆移载装置112a以及用于使晶圆移载装置112a升降的晶圆移载装置升降机112b构成。晶圆移载装置升降机112b被设置在耐压壳体101的右侧端部。晶圆移载机构112构成为通过晶圆移载装置112a与晶圆移载装置升降机112b的连续动作，由晶圆移载装置112a的镊子112c夹起晶圆200并将该晶圆200装入(charging)到舟皿217中、或者从舟皿217卸下(discharging)该晶圆200。
如图1所示，在壳体101的后部上方设置有处理炉202。处理炉202的下端部构成为通过炉口挡板116进行打开和关闭。
在处理炉202的下方设置有用于使舟皿217在处理炉202中进行升降的舟皿升降机121。舟皿升降机121上连接有作为连接器具的臂122，作为盖体的密封盖219被水平安装在臂122上。密封盖219用于垂直地支承舟皿217，构成为能够封闭处理炉202的下端部。
舟皿217具备多个保持部件，构成为在将多个(例如50～150个左右)晶圆200使其中心对齐地在垂直方向上排列的状态下分别保持为水平。
如图1所示，在盒架109的上方设置有供给清洁的环境气体、即洁净空气的洁净单元118。洁净单元118由供给风扇以及防尘过滤器构成，构成为使洁净空气流通于壳体101的内部。
在与晶圆移载装置升降机112b和舟皿升降机121侧相反的一侧、即壳体101的左侧端部也设置有供给洁净空气的洁净单元(未图示)。该洁净单元也与洁净单元118同样地由供给风扇以及防尘过滤器构成。从该洁净单元供给的洁净空气在晶圆移载装置112a、舟217等附近流通，之后被排出到壳体101的外部。
接着，说明基板处理装置1的动作。
如图1所示，盒100从未图示的盒移入移出口被移入到盒承载台105上。此时，盒100内的晶圆200被保持为垂直姿势，盒100被载置成其晶圆出入口朝向上方向。
之后，盒100通过盒承载台105被顺时针纵向旋转90°使得盒100内的晶圆200变为水平姿势，盒100的晶圆出入口朝向壳体101后方。
接着，盒100通过盒输送装置114被自动输送至盒架109至备用盒架110的指定的架位置来进行交换，在被暂时保管之后，从盒架109至备用盒架110通过盒输送装置114移载到移载架123、或者直接移载到移载架123。
当盒100被移载到移载架123时，晶圆200由晶圆移载装置112a的镊子112c从盒100通过晶圆出入口被夹起，并装入(charging)到位于移载室124的后方的舟皿217。将晶圆200交换到舟皿217的晶圆移载装置112a返回至盒100处，将下一个晶圆200装入到舟皿217中。
当预先指定个数的晶圆200被装入到舟皿217中时，由炉口挡板116关闭的处理炉202的下端部通过炉口挡板116被打开。接着，通过舟皿升降机121使密封盖219上升，来将保持有晶圆200群的舟皿217移入(装载)到处理炉202内。
在装载之后，在处理炉202中对晶圆200实施任意的处理(参照后述内容)。在处理之后，通过与上述相反的过程，将盒100和晶圆200移出到壳体101的外部。
[处理炉结构]
图2是图1所示的基板处理装置的纵型处理炉的概要截面图。另外，图3是图2所示的处理炉的A-A线截面图。
在作为加热装置(加热单元)的加热器207的内侧设置有反应管203作为对基板即晶圆200进行处理的反应容器，在该反应管203的下端接合有例如由不锈钢等构成的集合管209，并且在该下端开口的反应管203的下方，设置有能够将反应管203的下端开口封闭成不透气的作为炉口盖体的密封盖219。密封盖219形成为从垂直方向下侧抵接反应管203的下端。密封盖219例如由不锈钢等金属构成，形成为圆盘状。在密封盖219的上表面设置有与反应管203的下端相抵接的作为密封部件的O型环220。在与密封盖219的处理室201相反的一侧设置有使舟皿旋转的旋转机构267。旋转机构267的旋转轴255贯穿于密封盖219与后述的舟皿217进行连接，构成为通过使舟皿217旋转来使晶圆200旋转。密封盖219构成为通过设置在反应管203的外部的作为升降机构的舟皿升降机115在垂直方向上进行升降，由此能够相对于处理室201内移入、移出舟皿217。至少由该加热器207、反应管203、集合管209、以及密封盖219形成处理炉202，由反应管203、集合管209、O型环220以及密封盖219形成处理室201。
在反应管203的下端部及集合管209的上部开口端部分别设置有环状的凸缘，这些凸缘之间配置有O型环220，两者之间被气密地密封。
在密封盖219上通过旋转轴255、舟皿支承台218竖立设置有作为基板保持部件(基板保持单元)的舟皿217，舟皿支承台218为保持舟皿217的保持体。并且，舟皿217被插入到处理室201。在舟皿217上，以水平姿势、沿管轴方向多层装载被进行批处理的多个晶圆200。加热器207将被插入到处理室201的晶圆200加热到规定的温度。
设置有向处理室201供给多种、在此是三种气体的作为供给路径的三个气体供给管310、320、330。气体供给管310、320、330被设置成贯穿于集合管209，气体供给管310与气体供给喷嘴410连通，气体供给管320与气体供给喷嘴420连通，气体供给管330与气体供给喷嘴430连通，在处理室201内设置有气体供给喷嘴410、气体供给喷嘴420以及气体供给喷嘴430这三个气体供给喷嘴。
从气体供给管310向处理室201供给例如TEMAH作为成膜气体。TEMAH经由作为流量控制装置(流量控制单元)的质量流控制器312、气化器700、作为开关阀的阀314、以及设置在处理室201内的气体供给喷嘴410被供给到处理室201。
从气体供给管320向处理室201供给例如三二甲胺基硅烷(TDMAS:SiH[N(CH3)2]3)作为掺杂气体。TDMAS经由作为流量控制装置(流量控制单元)的质量流控制器322、气化器702、作为开关阀的阀324、以及设置在处理室201内的气体供给喷嘴420被供给到处理室201。
气体供给管330向处理室201供给例如臭氧(O3)作为氧化气体。O3利用臭氧发生器供给，经由作为流量控制单元的质量流控制器332、作为开关阀的阀334、以及设置在处理室201内的气体供给喷嘴430被供给到处理室201。
在气体供给管310上，惰性气体供给管510通过质量流控制器512和开关阀514连接在阀314的下游侧。另外，在气体供给管320上，惰性气体供给管520通过质量流控制器522和开关阀524连接在阀324的下游侧。在气体供给管330上，惰性气体供给管530通过质量流控制器532和开关阀534连接在阀334的下游侧。
主要通过气体供给管310、质量流控制器312、气化器700、阀314、气体供给喷嘴410构成第一气体供给系统(第一气体供给单元、第一处理气体供给系统)。另外，主要通过惰性气体供给管510、质量流控制器512、开关阀514构成第一惰性气体供给系统(第一惰性气体供给单元)。另外，主要通过气体供给管320、质量流控制器322、气化器702、阀324、气体供给喷嘴420构成第二气体供给系统(第二气体供给单元、第二处理气体供给系统)。另外，主要通过惰性气体供给管520、质量流控制器522、开关阀524构成第二惰性气体供给系统(第二惰性气体供给单元)。另外，主要通过气体供给管330、臭氧发生器331、质量流控制器332、阀334、气体供给喷嘴430构成第三气体供给系统(第三气体供给单元、第三处理气体供给系统)。另外，主要通过惰性气体供给管530、质量流控制器532、开关阀534构成第三惰性气体供给系统(第三惰性气体供给单元)。
在反应管203上设置有排出处理室201内的环境气体的排气管231。构成为在排气管231上通过作为检测处理室201内的压力的压力检测器(压力检测部)的压力传感器245及作为压力调整器(压力调整部)的APC(Auto Pressure Controller：自动压力控制器)阀243连接有作为真空排气装置的真空泵246，能够进行真空排气以使得处理室201内的压力变为规定的压力(真空度)。此外，APC阀243是通过打开和关闭阀来进行处理室201内的真空排气、真空排气停止、进而通过调节阀开度能够进行压力调整的开关阀。主要通过排气管231、APC阀243、真空泵246、压力传感器245构成排气系统。
气体供给喷嘴410、气体供给喷嘴420以及气体供给喷嘴430沿着晶圆200的装载方向从处理室201的下部贯穿至上部进行了配设。并且，在气体供给喷嘴410上设置有供给多个气体的气体供给孔410a，在气体供给喷嘴420上设置有供给多个气体的气体供给孔420a，在气体供给喷嘴430上设置有供给多个气体的气体供给孔430a。
在反应管203内设置有作为温度检测器的温度传感器263，构成为根据由温度传感器263检测出的温度信息，调整向加热器207的通电情况，由此使得处理室201内的温度形成期望的温度分布。温度传感器263与气体供给喷嘴410、420以及430同样地构成为L字型，沿着反应管203的内壁进行设置。
在反应管203内的中央部设置有将多个晶圆200以同一间隔载置在多层上的舟皿217，该舟皿217能够通过舟皿升降机115从反应管203取出、或放入到反应管203。另外，为了提高处理的均一性，设置有用于使舟皿217旋转的旋转装置(旋转单元)、即舟皿旋转机构267，通过使舟皿旋转机构267旋转，来使被保持在舟皿支承台218上的舟皿217旋转。
作为控制部(控制单元)的控制器280连接于质量流控制器312、322、332、512、522、532、阀314、324、334、514、524、534、APC阀243、臭氧发生器331、加热器207、真空泵246、压力传感器245、温度传感器263、舟皿旋转机构267、舟皿升降机115等，控制质量流控制器312、322、332、512、522、532的流量调整；阀314、324、334、514、524、534的开关动作；APC阀243的开关及压力调整动作；臭氧发生器331的动作；加热器207的温度调节；真空泵246的起动/停止；压力传感器245、温度传感器263的检测动作；舟皿旋转机构267的旋转速度调节；以及舟皿升降机115的升降动作等。
在以往的CVD法、ALD法中，例如在CVD法的情况下，同时供给包含构成要形成的膜的多个元素的多种气体等，另外，在ALD法的情况下，交替地供给包含构成要形成的膜的多个元素的多种气体等。然后，通过控制供给时的供给流量、供给时间、等离子体电源等的处理条件，来形成氧化硅膜(SiO膜)、氮化硅膜(SiN膜)。在这些技术中，例如在形成SiO膜的情况下，控制供给条件以形成膜的组成比为化学计量组成的O/Si≒2，另外，例如在形成SiN膜的情况下，控制供给条件以形成膜的组成比为化学计量组成的N/Si≒1.33作为目的。
另一方面，也能够控制供给条件以使得要形成的膜的组成比为不同于化学计量组成的规定的组成比。即，为了使构成要形成的膜的多个元素中的至少一个元素与其它的元素相比相对于化学计量组成过剩，而控制供给条件。也能够在控制构成像这样形成的膜的多个元素的比例、即膜的组成比的同时进行成膜。下面，针对如下的顺序例进行说明，即：在控制供给条件的同时交替地供给包含不同种类的元素的多种气体，来形成具有化学计量组成的氧化硅膜或具有不同于化学计量组成的规定的组成比的氧化硅膜。
[半导体设备的制造方法]
针对利用上述基板处理装置的处理炉202在基板上形成绝缘膜来作为半导体器件(设备)的制造工序的一个工序的方法的例子进行说明。此外，在下面的说明中，构成基板处理装置的各部分的动作由控制器280进行控制。
图4示出本发明的第一实施方式中的成膜顺序。另外，图5是说明本发明的第一实施方式中的处理的流程图。
作为成膜原料，作为含Hf气体，例如能够使用TEMAH(四双乙基甲基氨铪、Hf[N(CH3)(C2H5)]4)等有机金属原料，作为含Zr气体，例如能够使用TEMAZ(四乙基甲基氨基锆、Zr[N(CH3)(C2H5)]4)等有机金属原料。另外，作为掺杂原料，例如能够使用TDMAS(三二甲胺基硅烷、SiH[N(CH3)2]3)等作为含Si气体，例如能够使用TMA(三甲基铝、AL(CH3)3)等作为含Al气体。另外，作为氧化剂，例如能够使用O3、H2O等作为含氧气体。另外，例如能够使用N2气体作为惰性气体。
[基板移入工序]
首先，将多个晶圆200装入(晶圆加载)到舟皿217。
支承有多个晶圆200的舟皿217被舟皿升降机115托起并被移入(舟皿装载)到处理室201内。在该状态下，密封盖219形成通过O型环220密封住反应管203的下端。
处理室201内通过真空泵246进行真空排气使其形成期望的压力(真空度)。此时，由压力传感器245测量处理室201内的压力，根据测量出的该压力对APC阀243进行反馈控制(压力调整)。
另外，处理室201内通过加热器207进行加热使其形成期望的温度。此时，根据温度传感器263检测出的温度信息来对向加热器207的通电情况进行反馈控制(温度调整)使得处理室201内形成期望的温度分布。
接着，通过旋转机构267使舟皿217旋转，由此使晶圆200旋转。
[成膜工序]
(步骤11)
在步骤11中，使作为成膜原料的第一原料、即TEMAH从气体供给管310流出。
首先，将设置在惰性气体供给管510中的阀514、设置在气体供给管310中的阀314、以及设置在排气管231中的阀243都打开，作为来自惰性气体供给管510的由质量流控制器512调节了流量后的惰性气体与来自气体供给管310的由质量流控制器312调节了流量后经由气化器700气化得到的TEMAH气体的混合气体，从气体供给喷嘴410的气体供给孔410a被提供给处理室201，并且从排气管231排出。在使TEMAH气体流动时，适当地调整APC阀243来将处理室201内的压力维持在30～500Pa的范围、例如100Pa。由质量流控制器512控制的惰性气体的供给流量为5slm。用于供给TEMAH的时间设定为1～120秒。也可以将之后暴露于为了进一步吸附而上升的压力环境中的时间设定为0～4秒。此时的晶圆温度是150～250℃范围、例如250℃。此时，在处理室201内流动的气体仅为TEMAH和N2、Ar等惰性气体，不存在O3。因而，TEMAH不会发生气相反应，而在晶圆200上发生表面反应(化学吸附)来形成原料(TEMAH)的吸附层或Hf层(以下为含Hf的层)(图6的(a))。TEMAH的吸附层除了包含原料分子连续的吸附层之外，还包含不连续的吸附层。Hf层除了包含由Hf构成的连续的层以外，还包含这些层重叠而形成的Hf薄膜。此外，有时也将由Hf构成的连续的层成为Hf薄膜。
同时，当打开开关阀524、534使惰性气体从连接在气体供给管320中间的惰性气体供给管520及连接在气体供给管330中间的惰性气体供给管530流出时，能够防止TEMAH气体回流入TDMAS侧及O3侧。
(步骤12)
在步骤12中，关闭阀314，使作为掺杂原料的第二原料、即TDMAS从气体供给管320流出。
首先，将设置在气体供给管520中的阀524、设置在气体供给管320中的阀324、以及设置在排气管231中的APC阀243都打开，作为来自惰性气体供给管520的由质量流控制器522调节了流量后的惰性气体与来自气体供给管320的由质量流控制器322调节了流量后经由气化器702气化得到的TDMAS气体的混合气体，从气体供给喷嘴420的气体供给孔420a被提供给处理室201，并且从排气管231排出。在使TDMAS气体流动时，适当地调整APC阀243来将处理室201内的压力维持在30～500Pa的范围、例如60Pa。由质量流控制器522控制的惰性气体的供给流量为1slm。用于供给TDMAS的时间设定为10秒。也可以将之后暴露于为了进一步吸附而上升的压力环境中的时间设定为0～10秒。此时的晶圆温度是150～250℃范围、例如250℃。
同时，当打开开关阀514、534使惰性气体从连接在气体供给管310中间的惰性气体供给管510及连接在气体供给管330中间的惰性气体供给管530流出时，能够防止TDMAS气体回流入TEMAH侧及O3侧。
此时，在处理室201内流动的气体仅为TDMAS、N2、Ar等惰性气体，不存在O3。因而，TDMAS不会发生气相反应，而在晶圆200上发生表面反应(化学吸附)来形成原料(TDMAS)的吸附层或Si层(以下为含Si的层)(图6的(b))。TDMAS的吸附层除了包含原料分子连续的吸附层之外，还包含不连续的吸附层。Si层除了包含由Si构成的连续的层以外，还包含这些层重叠而形成的Si薄膜。此外，有时也将由Si构成的连续的层成为Si薄膜。
(步骤13)
在成膜之后，在步骤13中关闭阀324，打开APC阀243来对处理室201进行真空排气，排出处理室201内的气体。另外，此时，将N2等惰性气体分别从惰性气体供给管510、520及530经由作为TEMAH攻击线的气体供给管310、作为TDMAS供给线的气体供给管320以及作为O3供给线的气体供给管330提供给处理室201进行净化时，进一步将残留的气体从处理室201排出的效果提高。
(步骤14)
在步骤14中，使作为氧化剂的第三原料、即O3气体从气体供给管330流出。
首先，将设置在气体供给管330中的阀334、以及设置在排气管231中的阀243都打开，将来自臭氧发生器331的由质量流控制器332调节了流量后的O3气体从气体供给喷嘴430的气体供给孔430a提供给处理室201，并且从排气管231排出。在使O3气体流动时，适当地调节APC阀243来将处理室201内的压力维持在30～500Pa的范围、例如130Pa。由质量流控制器332控制的O3气体的供给流量在250g/m3下为15slm。使晶圆200暴露于O3中的时间为120秒。此时的加热器207的温度被设定成晶圆200的温度为150～250℃范围、例如250℃。
同时，当打开开关阀514、524使惰性气体从连接在气体供给管310中间的惰性气体供给管510及连接在气体供给管320中间的惰性气体供给管520流出时，能够防止O3气体回流入TEMAH侧及TDMAS侧。
通过供给O3，化学吸附在晶圆200上的含Hf-Si的层与O3发生表面反应(化学吸附)来在晶圆200上形成铪硅氧化膜(图6的(c))。
(步骤15)
在步骤15中，关闭气体供给管330的阀334，来停止供给O3。
另外，使排气管231的APC阀243保持打开的状态，通过真空泵246将处理室201排气至20Pa以下，从处理室201排出残留O3。另外，此时，当将N2等惰性气体分别从作为TEMAH攻击线的气体供给管310、作为TDMAS供给线的气体供给管320以及作为O3供给线的气体供给管330提供给处理室201进行净化时，将残留O3排出的效果进一步提高。
将上述步骤11～15作为一个循环，至少进行一次以上，由此进行成膜和掺杂，在晶圆200上形成规定膜厚的HfSiO膜。该步骤11～15的循环最好重复多次。
<基板移出工序>
当成膜工序结束时，内部的环境气体被置换为N2气体的处理室201内的压力被恢复为常压(大气压恢复)。
之后，通过舟皿升降机115使密封盖219下降，反应管203的下端被打开，并且已处理的晶圆200在被保持在舟皿217上的状态下从反应管203的下端移出(舟皿卸载)到外部。
接着，通过晶圆移载装置112a将已处理的晶圆200从舟皿217取出(晶圆卸载)。
(第二实施方式)
参照图7和图8说明本实施方式。图7表示本发明的第二实施方式中的成膜顺序。图8是说明本发明的第二实施方式中的处理的流程图。下面，仅说明与第一实施方式不同的部分。
在成膜工序中，不同点在于，在上述的第一实施方式中进行了在步骤11中使TEMAH流动、在步骤12中使TDMAS流动、在步骤13中排出处理室201内的气体、在步骤14中使O3气体流动、在步骤15中排出处理室201内的残留O3的循环，但是在第二实施方式中进行在步骤21中使TEMAH流动、在步骤22中排出处理室201内的气体、在步骤23中使TDMAS流动、在步骤24中排出处理室201内的气体、在步骤25中使O3气体流动、在步骤26中排出处理室201内的残留O3的循环。处理条件等其它的点与第一实施方式相同。
接着，说明成膜气体和掺杂气体的供给量的关系。
图9表示TEMAH的暴露量和膜厚的关系。
暴露量作为导入到处理室201内的气体的压力与导入时间之积，用Langmuir(L、1L＝10-6Torr·sec)为单位表示其量。
如图9所示，在想要进行5％掺杂的情况下，通过成膜原料(TEMAH)的吸附来吸附TEMAH的饱和吸附量(饱和暴露量)的95％，将剩余的5％分配给掺杂原料(TDMAS)的吸附，由此能够形成包含掺杂的成膜层(HfSiO膜)。即，相对于作为成膜原料的TEMAH的饱和吸附量，通过调整TEMAH的吸附量与添加的作为掺杂原料的TDMAS的吸附量的比例，来控制掺杂原料的供给量，能够改善基板内的掺杂量的控制和掺杂分布。另外，在本实施方式中，按TEMAH、TDMAS的顺序使其暴露，但是暴露的顺序最好使基板内的吸附分布更好的一方先暴露。
即，根据本发明，相对于饱和吸附在基板表面上的成膜原料的饱和吸附量，通过调整成膜原料的吸附量与添加的掺杂原料的吸附量的比例，来控制掺杂量，能够改善基板内的掺杂量的控制和掺杂分布，由此能够实现具有高介电常数且在高温状态下稳定的电容绝缘膜的形成。
此外，在本实施方式中，作为成膜原料，使用了作为含Hf气体的一例的TEMAH，但是不限于此，也可以使用作为含Zr气体的一例的TEMAZ等。
另外，在本实施方式中，作为掺杂原料，使用了作为含Si气体的一例的TDMAS，但是不限于此，也可以使用作为含Al气体的一例的TMA等。
另外，本发明只要是高介电常数膜，就不限于HfSiO膜、ZrSiO膜、HfAlO膜、ZrAlO膜等，也能够应用于其它膜的形成。
此外，优选的是，相对于吸附在基板表面的成膜原料的饱和吸附量添加(掺杂)的掺杂原料的吸附量设为小于成膜原料的饱和吸附量的10％。
此外，在图2中，作为处理炉结构，记载了在反应管203内竖立设置了气体供给喷嘴410、420及430、在反应管203的下部连接有排气管231的实施方式，但是不限于此，例如代替反应管203，也可以上端封闭、下端打开的圆筒形状的内管和外管构成。在这种情况下，外管包围气体供给喷嘴在内部竖立设置的内管，供给到处理室内的气体从在内管的侧壁上大致与气体供给喷嘴相对置的位置形成开口的排气口排出到处理室外。排出的气体通过连接在外管上的排气管被排出到反应管外。在内管上形成开口的排气口的形状可以使沿着晶圆移载方向细长的狭缝状，也可以是沿着晶圆移载方向设置多个的孔。较为理想的是，排气口设置在内管的侧壁上与多个晶圆分别对置的高度位置上。因而，从气体供给喷嘴供给到处理室内的气体在晶圆上水平地以大致同一气体流速流动而从排气口排出。
[本发明的优选方式]
下面，针对本发明的优选方式进行补充。
根据本发明的一个方式，提供一种半导体器件的制造方法，其通过进行以下工序来形成规定的膜，该工序包括如下步骤：向收容基板的处理室供给包含第一元素的第一原料，使上述第一原料吸附在上述基板的表面上的步骤；在使上述第一原料吸附之后，向上述处理室供给包含第二元素的第二原料，使上述第二原料吸附在上述基板的表面上的步骤；向上述处理室供给包含第三元素的第三原料，来对上述基板的表面进行改性的步骤；以及去除上述处理室内的环境气体的步骤，在该半导体器件的制造方法中，相对于吸附在上述基板的表面上的上述第一原料的饱和吸附量，调整上述第一原料的吸附量和上述第二原料的吸附量，由此控制上述膜中的第二元素的含有量。
优选的是，形成在上述基板上的膜是高介电常数膜。
优选的是，上述第一元素是含铪和锆的金属元素，上述第二元素是硅或铝，上述第三元素是氧。
根据本发明的其它方式，提供一种半导体器件的制造方法，其通过按顺序反复进行多次以下步骤来形成规定的膜，这些步骤为：
第一步骤，向收容基板的处理室供给包含第一元素的第一原料，上述第一原料吸附在上述基板的表面上；第二步骤，去除上述处理室内的环境气体；第三步骤，向上述处理室供给包含第二元素的第二原料，使上述第二原料吸附在上述基板的表面上；第四步骤，去除上述处理室内的环境气体；第五步骤，向上述处理室供给包含第三元素的第三原料，对上述基板的表面进行改性；以及第六步骤，去除上述处理室内的环境气体，在该半导体器件的制造方法中，相对于吸附在上述基板的表面上的上述第一原料的饱和吸附量，调整上述第一原料的吸附量和上述第二原料的吸附量，由此控制上述膜中的第二元素的含有量。
优选的是，上述第一原料与上述第二原料相比具有在基板表面均匀的吸附分布。
根据本发明的其它方式，提供一种基板处理装置，其具有：处理室，其收容基板；第一气体供给系统，其向上述基板供给包含第一元素的第一气体；第二气体供给系统，其向上述基板供给包含第二元素的第二气体；第三气体供给系统，其向上述基板供给包含第三元素的第三气体；以及控制部，其控制上述第一气体供给系统、上述第二气体供给系统及上述第三气体供给系统，以使得在向上述基板供给上述第一气体而至少使上述第一元素吸附在上述基板的表面上之后，向上述基板供给上述第二气体而至少使上述第二元素吸附在上述基板的表面上，再向上述基板供给上述第三气体而使吸附在上述基板的表面上的上述第一元素和上述第二元素发生反应，从而在上述基板的表面形成规定的膜，其中，上述控制部相对于吸附在上述基板的表面上的上述第一元素的饱和吸附量，调整上述第一气体的吸附量和上述第二元素的吸附量，由此控制上述膜中的第二元素的含有量。
优选的是，还具有排气系统，该排气系统对上述处理室进行排气，上述控制部控制上述排气系统，以使得在向上述基板供给上述第一气体之后且向上述基板供给上述第三气体之前的定时、以及向上述基板供给上述第二气体之后且向上述基板供给上述第三气体之前的定时中的至少一个定时，对上述处理室进行排气。
优选的是，上述处理室将多个基板进行层叠而收容。
根据本发明的另一方式，提供一种利用上述基板处理装置制造出的半导体器件。
本发明主要说明了纵型批处理装置，但是不限于此，也能够应用于片式装置、横型装置。
附图标记的说明
1基板处理装置
200晶圆
201处理室
202处理炉
203反应管
207加热器
231排气管
243APC阀
310、320、330供气管
312、322、332、512、522、532：质量流控制器
331臭氧发生器
410、420、430喷嘴
410a、420a、430a供气孔
510、520、530惰性气体供给管
700、702气化器
314、324、334、514、524、534：阀
246真空泵
267舟皿旋转机构
280控制器

Claims (8)

1.一种半导体器件的制造方法，其通过进行以下工序来形成规定的膜，该工序包括如下步骤：
向收容基板的处理室供给包含第一元素的第一原料，使上述第一原料吸附在上述基板的表面上的步骤；
在使上述第一原料吸附之后，向上述处理室供给包含第二元素的第二原料，使上述第二原料吸附在上述基板的表面上的步骤；
向上述处理室供给包含第三元素的第三原料，来对上述基板的表面进行改性的步骤；以及
去除上述处理室内的环境气体的步骤，
在该半导体器件的制造方法中，
相对于吸附在上述基板的表面上的上述第一原料的饱和吸附量，调整上述第一原料的吸附量和上述第二原料的吸附量，由此控制上述膜中的第二元素的含有量。
2.根据权利要求1所述的半导体器件的制造方法，其特征在于，
形成在上述基板上的膜是高介电常数膜。
3.根据权利要求1所述的半导体器件的制造方法，其特征在于，
上述第一元素是含铪和锆的金属元素，上述第二元素是硅或铝，上述第三元素是氧。
4.一种半导体器件的制造方法，其通过按顺序反复进行多次以下步骤来形成规定的膜：
第一步骤，向收容基板的处理室供给包含第一元素的第一原料，使上述第一原料吸附在上述基板的表面上；
第二步骤，去除上述处理室内的环境气体；
第三步骤，向上述处理室供给包含第二元素的第二原料，使上述第二原料吸附在上述基板的表面上；
第四步骤，去除上述处理室内的环境气体；
第五步骤，向上述处理室供给包含第三元素的第三原料，对上述基板的表面进行改性；以及
第六步骤，去除上述处理室内的环境气体，
在该半导体器件的制造方法中，
相对于吸附在上述基板的表面上的上述第一原料的饱和吸附量，调整上述第一原料的吸附量和上述第二原料的吸附量，由此控制上述膜中的第二元素的含有量。
5.一种基板处理装置，其具有：
处理室，其收容基板；
第一气体供给系统，其向上述基板供给包含第一元素的第一气体；
第二气体供给系统，其向上述基板供给包含第二元素的第二气体；
第三气体供给系统，其向上述基板供给包含第三元素的第三气体；以及
控制部，其控制上述第一气体供给系统、上述第二气体供给系统及上述第三气体供给系统，以使得在向上述基板供给上述第一气体而至少使上述第一元素吸附在上述基板的表面上之后，向上述基板供给上述第二气体而至少使上述第二元素吸附在上述基板的表面上，再向上述基板供给上述第三气体而使吸附在上述基板的表面上的上述第一元素和上述第二元素发生反应，从而在上述基板的表面形成规定的膜，
其中，上述控制部相对于吸附在上述基板的表面上的上述第一元素的饱和吸附量，调整上述第一气体的吸附量和上述第二元素的吸附量，由此控制上述膜中的第二元素的含有量。
6.根据权利要求5所述的基板处理装置，其特征在于，
还具有排气系统，该排气系统对上述处理室进行排气，
上述控制部控制上述排气系统，以使得在向上述基板供给上述第一气体之后且向上述基板供给上述第三气体之前的定时、以及向上述基板供给上述第二气体之后且向上述基板供给上述第三气体之前的定时中的至少一个定时，对上述处理室进行排气。
7.根据权利要求5所述的基板处理装置，其特征在于，
上述处理室将多个基板进行层叠而收容。
8.一种半导体器件，其利用权利要求5所述的上述基板处理装置制造而成。
CN2011800073562A 2010-01-29 2011-01-20 半导体器件的制造方法、基板处理装置以及半导体器件 Pending CN102741981A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-018907 2010-01-29
JP2010018907 2010-01-29
PCT/JP2011/050967 WO2011093203A1 (ja) 2010-01-29 2011-01-20 半導体装置の製造方法、基板処理装置及び半導体装置

Publications (1)

Publication Number Publication Date
CN102741981A true CN102741981A (zh) 2012-10-17

Family

ID=44319192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800073562A Pending CN102741981A (zh) 2010-01-29 2011-01-20 半导体器件的制造方法、基板处理装置以及半导体器件

Country Status (5)

Country Link
US (1) US20120319252A1 (zh)
JP (1) JPWO2011093203A1 (zh)
KR (1) KR20120098863A (zh)
CN (1) CN102741981A (zh)
WO (1) WO2011093203A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011080202A1 (de) * 2011-08-01 2013-02-07 Gebr. Schmid Gmbh Vorrichtung und Verfahren zur Herstellung von dünnen Schichten
TWI586828B (zh) * 2012-02-10 2017-06-11 財團法人國家同步輻射研究中心 原子層沈積之摻雜方法
JP6087609B2 (ja) * 2012-12-11 2017-03-01 東京エレクトロン株式会社 金属化合物膜の成膜方法、成膜装置、および電子製品の製造方法
JP6192966B2 (ja) * 2013-04-01 2017-09-06 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP6814057B2 (ja) * 2017-01-27 2021-01-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP7249930B2 (ja) * 2019-11-20 2023-03-31 東京エレクトロン株式会社 成膜方法および成膜装置
CN112526663A (zh) * 2020-11-04 2021-03-19 浙江大学 一种基于原子层沉积的吸收膜及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1511337A (zh) * 2002-01-23 2004-07-07 东京毅力科创株式会社 基板处理方法和装置、半导体装置的制造装置
JP2006066557A (ja) * 2004-08-25 2006-03-09 Hitachi Kokusai Electric Inc 基板処理装置
JP2008199052A (ja) * 2001-05-07 2008-08-28 Samsung Electronics Co Ltd 多成分系薄膜及びその形成方法
US20090311879A1 (en) * 2006-06-02 2009-12-17 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Method of forming high-k dielectric films based on novel titanium, zirconium, and hafnium precursors and their use for semiconductor manufacturing

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1256638B1 (en) * 2001-05-07 2008-03-26 Samsung Electronics Co., Ltd. Method of forming a multi-components thin film

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008199052A (ja) * 2001-05-07 2008-08-28 Samsung Electronics Co Ltd 多成分系薄膜及びその形成方法
CN1511337A (zh) * 2002-01-23 2004-07-07 东京毅力科创株式会社 基板处理方法和装置、半导体装置的制造装置
JP2006066557A (ja) * 2004-08-25 2006-03-09 Hitachi Kokusai Electric Inc 基板処理装置
US20090311879A1 (en) * 2006-06-02 2009-12-17 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Method of forming high-k dielectric films based on novel titanium, zirconium, and hafnium precursors and their use for semiconductor manufacturing

Also Published As

Publication number Publication date
US20120319252A1 (en) 2012-12-20
WO2011093203A1 (ja) 2011-08-04
JPWO2011093203A1 (ja) 2013-06-06
KR20120098863A (ko) 2012-09-05

Similar Documents

Publication Publication Date Title
US9496134B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device and semiconductor device
US9206931B2 (en) Substrate processing apparatus and method of manufacturing semiconductor device
KR101063855B1 (ko) 기판 처리 장치
US8420552B2 (en) Method of manufacturing a semiconductor device
US8685866B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
CN102741981A (zh) 半导体器件的制造方法、基板处理装置以及半导体器件
JP5087657B2 (ja) 半導体装置の製造方法及び基板処理装置
CN103966576B (zh) 基板处理装置、半导体器件的制造方法及程序
US20110003482A1 (en) Method of manufacturing semiconductor device and substrate processing system
US20090325389A1 (en) Substrate processing apparatus and manufacturing method of semiconductor device
JP2009259894A (ja) 基板処理装置および半導体装置の製造方法
US20100151682A1 (en) Method of manufacturing semiconductor device and substrate processing apparatus
US20080132084A1 (en) Method for manufacturing semiconductor device background
US20090035951A1 (en) Manufacturing method of semiconductor device
US7786010B2 (en) Method for forming a thin layer on semiconductor substrates
JP2010141076A (ja) 基板処理装置及び半導体装置の製造方法
JP5306691B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JP2012134311A (ja) 半導体デバイスの製造方法及び基板処理装置
US9437426B2 (en) Method of manufacturing semiconductor device
JP2011054590A (ja) 基板処理装置
JP5421812B2 (ja) 半導体基板の成膜装置及び方法
JP2007227471A (ja) 基板処理装置
KR20130033301A (ko) 반도체 장치의 제조 방법, 반도체 장치 및 기판 처리 장치
JP5557896B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JP2012233265A (ja) 半導体装置の製造方法及び基板処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121017