CN102741980B - 使用掺杂硼的SiGe层的层转移 - Google Patents

使用掺杂硼的SiGe层的层转移 Download PDF

Info

Publication number
CN102741980B
CN102741980B CN201180008430.2A CN201180008430A CN102741980B CN 102741980 B CN102741980 B CN 102741980B CN 201180008430 A CN201180008430 A CN 201180008430A CN 102741980 B CN102741980 B CN 102741980B
Authority
CN
China
Prior art keywords
boron
layer
doped
sige layer
sige
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180008430.2A
Other languages
English (en)
Other versions
CN102741980A (zh
Inventor
S·贝德尔
金志焕
D·因斯
D·萨达纳
K·弗吉尔
J·维奇康蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN102741980A publication Critical patent/CN102741980A/zh
Application granted granted Critical
Publication of CN102741980B publication Critical patent/CN102741980B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • H01L21/187Joining of semiconductor bodies for junction formation by direct bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种用于使用掺杂硼的硅锗(SiGe)层的层转移的方法,包括:在体硅衬底上形成掺杂硼的SiGe层;在掺杂硼的SiGe层之上形成上硅(Si)层;氢化掺杂硼的SiGe层;将上Si层键合至备选衬底;并且在掺杂硼的SiGe层与体硅衬底之间的界面传播裂痕。一种用于使用掺杂硼的硅锗(SiGe)层的层转移的系统包括:体硅衬底;掺杂硼的SiGe层,形成于体硅衬底上,从而掺杂硼的SiGe层位于上硅(Si)层下面,其中掺杂硼的SiGe层被配置成在掺杂硼的SiGe层的氢化之后在掺杂硼的SiGe层与体硅衬底之间的界面处传播裂痕;以及备选衬底,键合到上Si层。

Description

使用掺杂硼的SiGe层的层转移
技术领域
本发明涉及光伏电池领域。具体而言,本发明涉及薄硅层的层转移。
背景技术
随着对备选形式能量需求的增加,对光伏电池(比如太阳能电池)的转换效率给予更高需求。同时,这样的电池的成本有望减少。对于基于硅(Si)的太阳能电池技术而言,在电池制作成本与转换效率之间的折衷与用来制作太阳能电池的硅的质量直接相关。单晶(SC)硅电池有相对高的效率,但是也有高成本。为了形成基于单晶硅的太阳能电池,薄(<50微米或者μm)硅层可以通过称为层转移的工艺来形成于备选衬底(比如玻璃、陶瓷或者金属)上。然而单晶硅层的成功层转移可能需要使用相对昂贵的设备和技术。
发明内容
一种用于使用掺杂硼的硅锗(SiGe)层的层转移的方法的一个示例性实施例包括:在体硅衬底上形成掺杂硼的SiGe层;在掺杂硼的SiGe层之上形成上硅(Si)层;氢化掺杂硼的SiGe层;将上Si层键合至备选衬底;并且在掺杂硼的SiGe层与体硅衬底之间的界面处传播裂痕。
一种用于使用掺杂硼的硅锗(SiGe)层的层转移的系统的一个示例性实施例包括:体硅衬底;掺杂硼的SiGe层,形成于体硅衬底上,从而掺杂硼的SiGe层位于上硅(Si)层下面,其中掺杂硼的SiGe层被配置成在掺杂硼的SiGe层的氢化之后在掺杂硼的SiGe层与体硅衬底之间的界面处传播裂痕;以及备选衬底,键合到上Si层。
通过本示例实施例的技术实现附加特征。这里具体描述其它实施例并且将这些其它实施例视为要求保护的内容的部分。为了更好地理解示例实施例的特征,参阅说明书和附图。
从第一方面来看,本发明提供一种用于使用掺杂硼的硅锗(SiGe)层的层转移的方法,该方法包括:在体硅衬底上形成掺杂硼的SiGe层;在掺杂硼的SiGe层之上形成上硅(Si)层;氢化掺杂硼的SiGe层;将上Si层键合至备选衬底;并且在掺杂硼的SiGe层与体硅衬底之间的界面处传播裂痕。
优选地,本发明提供一种方法,其中掺杂硼的SiGe层中的硼(B)的掺杂浓度大于约10^19B/cm3
优选地,本发明提供一种方法,其中掺杂硼的SiGe层包括在约10%与约40%之间的锗(Ge)。
优选地,本发明提供一种方法,其中掺杂硼的SiGe层包括渐变的Ge浓度,从而Ge浓度被配置成包含向界面的裂痕传播。
优选地,本发明提供一种方法,其中掺杂硼的SiGe层中的硼浓度是非均匀的。
优选地,本发明提供一种方法,其中备选衬底包括金属、玻璃、陶瓷或者塑料中的一种或者多种。
优选地,本发明提供一种方法,其中氢化掺杂硼的SiGe层包括在掺杂硼的SiGe层与体硅衬底之间的界面处俘获氢。
优选地,本发明提供一种方法,其中氢化掺杂硼的SiGe层包括在掺杂硼的SiGe层与上Si层之间的界面处俘获氢。
优选地,本发明提供一种方法,其中在掺杂硼的SiGe层与体硅衬底之间的界面处传播裂痕包括附加氢加载。
优选地,本发明提供一种方法,其中上Si层包括单晶硅层。
优选地,本发明提供一种方法,其中上Si层包括电掺杂区域或者电器件结构中的一个或者多个。
从第二方面来看,本发明提供一种用于使用掺杂硼的硅锗(SiGe)层的层转移的系统,该系统包括:体硅衬底;掺杂硼的SiGe层,形成于体硅衬底上,从而掺杂硼的SiGe层位于上硅(Si)层下面,其中掺杂硼的SiGe层被配置成在掺杂硼的SiGe层的氢化之后在掺杂硼的SiGe层与体硅衬底之间的界面处传播裂痕;以及备选衬底,键合到上Si层。
优选地,本发明提供一种系统,其中掺杂硼的SiGe层中的硼(B)的掺杂浓度大于约10^19B/cm3
优选地,本发明提供一种系统,其中掺杂硼的SiGe层包括在约10%与约40%之间的锗(Ge)。
优选地,本发明提供一种系统,其中掺杂硼的SiGe层包括渐变的Ge浓度,从而Ge浓度被配置成包含向界面的裂痕传播。
优选地,本发明提供一种系统,其中备选衬底包括金属、玻璃、陶瓷或者塑料中的一种或者多种。
优选地,本发明提供一种系统,其中掺杂硼的SiGe层被配置成在氢化期间在掺杂硼的SiGe层与体硅衬底之间的界面处俘获氢。
优选地,本发明提供一种系统,其中裂痕通过附加氢加载在掺杂硼的SiGe层与体硅衬底之间的界面处传播。
优选地,本发明提供一种系统,其中上Si层包括单晶硅层。
优选地,本发明提供一种系统,其中上Si层包括电掺杂区域或者电器件结构中的一个或者多个。
附图说明
现在将参照所附附图仅通过例子描述本发明的一些优选实施例,在附图中:
图1图示了根据本发明一个优选实施例的用于使用掺杂硼的SiGe层的层转移的方法的一个实施例;
图2图示了根据本发明一个优选实施例的形成于体硅衬底上的掺杂硼的SiGe层的一个实施例;
图3图示了根据本发明一个优选实施例的在将备选衬底键合至上硅层之后形成于体硅衬底上的掺杂硼的SiGe层的一个实施例;
以及
图4图示了根据本发明一个优选实施例的在掺杂硼的SiGe层与体硅衬底之间的界面处传播的裂痕的一个实施例。
具体实施方式
提供用于使用掺杂硼的硅锗(SiGe)层的层转移的系统和方法的实施例,而下文具体讨论示例实施例。向SiGe层添加硼(B)允许薄的上硅层,该薄的上硅层可以包括使用相对低成本的加工步骤和设备从体硅衬底向备选衬底(比如玻璃、陶瓷、塑料或者金属)上转移的单晶硅层。氢化掺杂硼的SiGe层,以有助于在掺杂的SiGe层中的机械裂痕传播。SiGe层的掺杂硼的明显增强在掺杂SiGe与体硅衬底之间的界面处俘获氢的效率;这一增加的氢俘获效率允许成功的在界面处的裂痕传播和单晶硅向备选衬底的层转移。
掺杂硼的SiGe中的硼浓度可以大于约10^19B/cm3。掺杂硼的SiGe可以通过沿着SiGe/体硅界面破裂而在界面处与体硅分离。可以使用任何适当方法(包括但不限于快速热化学气相沉积(RTCVD)外延生长、分子束外延(MBE)或者清洁蒸发(或者任何物理气相沉积或者PVD)、继而为固相外延生长(SPE))来完全应变和生长掺杂硼的SiGe层。
图1图示了使用掺杂硼的SiGe层的层转移方法100的一个实施例。参照图2-图4讨论图1。在块101中,如图2的晶片200中所示,在上硅层203下方的体硅衬底201中形成掺杂硼的SiGe层202。上硅层203在一些实施例中可以少于约50μm厚,并且在一些实施例中可以包括单晶硅层。上硅层203在一些实施例中还可以包括附加层、材料和/或器件(包括但不限于p-n二极管结构)。界面204分离SiGe层202和体硅衬底201。
在形成SiGe层202期间,可以使用气态含B源(比如乙硼烷)、在蒸发期间使用固体和/或液体源(比如掺杂B的Si或者Ge)或者在MBE期间使用努森(Knudsen)电池中的B金属来实现SiGe层202的掺杂。还可以在使用离子注入技术或B扩散技术(比如旋涂掺杂B的玻璃和退火)形成SiGe层之后实现掺杂。SiGe层202的Ge含量可以在5个与50个原子百分比之间,并且在一些实施例中在10个与40个原子百分比之间。SiGe层202的厚度可以在1nm与1000nm之间,并且在一些实施例中在5nm至100nm之间。掺杂硼的SiGe层202的Ge含量在一些实施例中在整个SiGe层中可以不恒定。
掺杂的SiGe层202中的硼浓度可以大于约10^19B/cm3。硼浓度在一些实施例中可以在整个掺杂硼的SiGe层202中不恒定;它可以线性渐变或者在界面峰化以有利于在界面的裂痕传播。掺杂B的SiGe层202在一些实施例中可以包含碳(C),以控制SiGe层内的应变数量或者分布;C含量可以处于或者低于3%。
在一些实施例中在形成掺杂SiGe层202之前可以形成可选缓冲层。可以设置于体Si 201与掺杂SiGe层202之间的缓冲层可以包括Si、掺杂碳的Si(Si:C)或者未掺杂的SiGe。可选缓冲层允许通过使用受控选择性蚀刻技术在上硅层203的层转移之后恢复体Si201从而允许Si衬底重用。
在块102中,氢化掺杂硼的SiGe层301。可以通过在大于100℃的温度使晶片200暴露于原子氢来执行氢化。原子氢可以包括直流(DC)或者射频(RF)等离子体或者高能离子。在一些实施例中,可以通过在250℃暴露于1000W的RF氢等离子体持续30分钟来执行氢化。在界面204俘获氢。掺杂SiGe层202中的硼在掺杂硼的SiGe层202的氢化期间增加在界面204俘获处的氢的数量。也可以通过电化学手段向SiGe层202中并入氢,该电化学手段在一些实施例中可以使用催化表面层(比如铂(Pt))。
在块103中,如图3中所示,将上硅层203键合至备选衬底301。可以通过任何适当方法(包括阳极、亲水或者热压缩键合)执行键合。备选衬底301可以包括任何适当材料,其包括但不限于玻璃、陶瓷、金属或者塑料或者其组合。可以选择备选衬底301具有与硅的热膨胀系数(CTE)相似的CTE,或者可以选择备选衬底301使得备选衬底301的CTE在键合和冷却之后在备选衬底301中产生预定残留应变。
在块104中,如图4中所示,通过在界面204传播裂痕从而产生断裂401,来从上硅层203分离体硅衬底201。在界面204处俘获的氢通过弱化局部原子键合来促进在界面204处的裂痕传播。掺杂硼的SiGe层202中Ge的不对称浓度可以用来使裂痕限于界面204;或者反言之,可以退减Ge含量(并且可选地退减B含量)以促进在SiGe层202与上硅层203之间的界面的裂痕。可以通过施加外力、通过由于在体硅201与备选衬底301之间的可变CTE而产生的残留应变所致的内在力或者通过使用等离子体或者酸的附加氢加载来执行破裂和分离。在通过断裂401从体硅衬底201分离上硅层203之后,上硅层203可以用来形成高效率太阳能电池。
在一个示例实施例中,使用单晶片减压快速热化学气相沉积(RTCVD)系统在体Si晶片上生长至约20nm厚度的、具有24个原子百分比Ge浓度的SiGe层由在SiGe层上生长的70nm厚Si盖层覆盖。可以以约2×10^20B/cm^3的浓度使用B在生长期间掺杂SiGe层。为了比较,包括上文描述的掺杂SiGe层的结构和包括相同尺度的未掺杂SiGe层的第二结构在250℃暴露于RF氢等离子体持续30分钟的时段,并且两个结构然后在约350℃的键合温度阳极键合到玻璃衬底。包括掺杂B的SiGe层的结构在启动在玻璃衬底与含Si层的衬底之间裂痕时表现SiGe和上Si层的相对大面积转移,而包括未掺杂的SiGe层的结构未以允许沿着SiGe界面的大面积层转移的方式成功破裂。添加提升的Ge含量、更长的H曝光或者不同裂痕策略也无法在SiGe未掺杂时产生大面积层转移。
示例实施例的技术效果和益处包括单晶硅层向衬底上的相对低成本的层转移。
这里所用术语仅为了描述具体实施例而并非旨在于限制本发明。如这里所用,除非上下文另有明示,单数形式“一个/一种”和“该/所述”旨在于也包括复数形式。还将理解术语“包括”在本说明书中使用时指定存在陈述的特征、整体、步骤、操作、要素和/或部件、但是未排除存在或者添加一个或者多个其它特征、整体、步骤、操作、要素、部件和/或其组合。
所附权利要求中的所有装置或者步骤加上功能要素的对应结构、材料、动作和等效物旨在于包括用于与如具体要求保护的其它要求保护的要素组合执行功能的任何结构、材料或者动作。本发明的描述已经出于示例和描述的目的而加以呈现、但是并非旨在于穷举或者限于公开形式的本发明。本领域普通技术人员将想到许多修改和变化而未脱离本发明的范围和精神实质。选择和描述实施例以便最好地说明本发明的原理和实际应用并且使本领域其他普通技术人员能够在如与设想的特定用途相适应的各种修改之下针对各种实施例理解本发明。

Claims (20)

1.一种用于使用掺杂硼的硅锗(SiGe)层的层转移的方法,所述方法包括:
在体硅衬底上形成掺杂硼的SiGe层;
在所述掺杂硼的SiGe层之上形成上硅(Si)层;
氢化所述掺杂硼的SiGe层;
将所述上Si层键合至备选衬底;以及
在所述掺杂硼的SiGe层与所述体硅衬底之间的界面处传播裂痕。
2.根据权利要求1所述的方法,其中所述掺杂硼的SiGe层中的硼(B)的掺杂浓度大于1×1019cm-3
3.根据权利要求1所述的方法,其中所述掺杂硼的SiGe层包括在10个与40个原子百分比之间的锗(Ge)。
4.根据权利要求1所述的方法,其中所述掺杂硼的SiGe层包括渐变的Ge浓度以用于促进所述界面的裂痕传播。
5.根据权利要求1所述的方法,其中所述掺杂硼的SiGe层中的硼浓度是非均匀的。
6.根据权利要求1所述的方法,其中所述备选衬底包括金属、玻璃、陶瓷或者塑料中的一种或者多种。
7.根据权利要求1所述的方法,其中氢化所述掺杂硼的SiGe层包括在所述掺杂硼的SiGe层与所述体硅衬底之间的所述界面处俘获氢。
8.根据权利要求1所述的方法,其中氢化所述掺杂硼的SiGe层包括在所述掺杂硼的SiGe层与所述上Si层之间的界面处俘获氢。
9.根据权利要求1所述的方法,其中在所述掺杂硼的SiGe层与所述体硅衬底之间的所述界面处传播裂痕包括附加氢加载。
10.根据权利要求1所述的方法,其中所述上Si层包括单晶硅层。
11.根据权利要求1所述的方法,其中所述上Si层包括电掺杂区域或者电器件结构中的一个或者多个。
12.一种用于使用掺杂硼的硅锗(SiGe)层的层转移的系统,所述系统包括:
体硅衬底;
掺杂硼的SiGe层,形成于所述体硅衬底上;
上硅(Si)层,形成于所述掺杂硼的SiGe层之上;
经氢化的掺杂硼的SiGe层;
所述上Si层键合至备选衬底;以及
在所述掺杂硼的SiGe层与所述体硅衬底之间的界面处传播的裂痕。
13.根据权利要求12所述的系统,其中所述掺杂硼的SiGe层中的硼(B)的掺杂浓度大于1×1019cm-3
14.根据权利要求12所述的系统,其中所述掺杂硼的SiGe层包括在10个与40个原子百分比之间的锗(Ge)。
15.根据权利要求12所述的系统,其中所述掺杂硼的SiGe层包括渐变的Ge浓度以用于促进所述界面的裂痕传播。
16.根据权利要求12所述的系统,其中所述备选衬底包括金属、玻璃、陶瓷或者塑料中的一种或者多种。
17.根据权利要求12所述的系统,其中所述掺杂硼的SiGe层被配置成在氢化期间在所述掺杂硼的SiGe层与所述体硅衬底之间的所述界面处俘获氢。
18.根据权利要求12所述的系统,其中通过附加氢加载在所述掺杂硼的SiGe层与所述体硅衬底之间的所述界面处传播所述裂痕。
19.根据权利要求12所述的系统,其中所述上Si层包括单晶硅层。
20.根据权利要求12所述的系统,其中所述上Si层包括电掺杂区域或者电器件结构中的一个或者多个。
CN201180008430.2A 2010-02-05 2011-02-01 使用掺杂硼的SiGe层的层转移 Expired - Fee Related CN102741980B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/700,801 2010-02-05
US12/700,801 US7935612B1 (en) 2010-02-05 2010-02-05 Layer transfer using boron-doped SiGe layer
PCT/EP2011/051372 WO2011095473A1 (en) 2010-02-05 2011-02-01 Layer transfer using boron-doped sige layer

Publications (2)

Publication Number Publication Date
CN102741980A CN102741980A (zh) 2012-10-17
CN102741980B true CN102741980B (zh) 2015-06-03

Family

ID=43602884

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180008430.2A Expired - Fee Related CN102741980B (zh) 2010-02-05 2011-02-01 使用掺杂硼的SiGe层的层转移

Country Status (6)

Country Link
US (1) US7935612B1 (zh)
CN (1) CN102741980B (zh)
DE (1) DE112011100445T5 (zh)
GB (1) GB2489830B (zh)
TW (1) TWI497742B (zh)
WO (1) WO2011095473A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8822309B2 (en) 2011-12-23 2014-09-02 Athenaeum, Llc Heterogeneous integration process incorporating layer transfer in epitaxy level packaging
US9419082B2 (en) 2014-04-23 2016-08-16 Globalfoundries Inc. Source/drain profile engineering for enhanced p-MOSFET
US9190329B1 (en) 2014-05-20 2015-11-17 International Business Machines Corporation Complex circuits utilizing fin structures
FR3049761B1 (fr) 2016-03-31 2018-10-05 Soitec Procede de fabrication d'une structure pour former un circuit integre monolithique tridimensionnel
CN110838435B (zh) * 2019-10-14 2023-01-31 宁波大学 一种外延层转移方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
CN101373710A (zh) * 2007-08-20 2009-02-25 希特隆股份有限公司 Ssoi基板的制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ
TW452866B (en) 2000-02-25 2001-09-01 Lee Tien Hsi Manufacturing method of thin film on a substrate
JP4296726B2 (ja) * 2001-06-29 2009-07-15 株式会社Sumco 半導体基板の製造方法及び電界効果型トランジスタの製造方法
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
US7399681B2 (en) 2003-02-18 2008-07-15 Corning Incorporated Glass-based SOI structures
US6992025B2 (en) 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
JP4617820B2 (ja) 2004-10-20 2011-01-26 信越半導体株式会社 半導体ウェーハの製造方法
US7166520B1 (en) 2005-08-08 2007-01-23 Silicon Genesis Corporation Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
US7718965B1 (en) * 2006-08-03 2010-05-18 L-3 Communications Corporation Microbolometer infrared detector elements and methods for forming same
US20080070340A1 (en) 2006-09-14 2008-03-20 Nicholas Francis Borrelli Image sensor using thin-film SOI
US7897480B2 (en) 2007-04-23 2011-03-01 International Business Machines Corporation Preparation of high quality strained-semiconductor directly-on-insulator substrates
KR20110074724A (ko) * 2007-12-14 2011-07-01 나노시스, 인크. 기판 요소들의 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
CN101373710A (zh) * 2007-08-20 2009-02-25 希特隆股份有限公司 Ssoi基板的制造方法

Also Published As

Publication number Publication date
DE112011100445T5 (de) 2013-04-04
GB2489830A (en) 2012-10-10
WO2011095473A1 (en) 2011-08-11
GB201206801D0 (en) 2012-05-30
TW201143123A (en) 2011-12-01
GB2489830B (en) 2014-08-20
US7935612B1 (en) 2011-05-03
CN102741980A (zh) 2012-10-17
TWI497742B (zh) 2015-08-21

Similar Documents

Publication Publication Date Title
CN102741980B (zh) 使用掺杂硼的SiGe层的层转移
CN105428213B (zh) 具有石墨芯的复合晶片及其制造方法
Aspar et al. The generic nature of the Smart-Cut® process for thin film transfer
JP5048380B2 (ja) 単結晶シリコン太陽電池の製造方法
TW201041164A (en) Photovoltaic cell
CN109804456A (zh) 集成有工程化衬底的电子功率器件
CN107408532A (zh) 用于绝缘体上半导体结构的制造的热稳定电荷捕获层
ES2590657T3 (es) Formación de capas finas de materiales semiconductores
JP2019523994A (ja) 電力およびrf用途用の設計された基板構造
JP2007250575A (ja) 光電変換素子用基板の製造方法
US20130000707A1 (en) Multijunction Photovoltaic Cell Fabrication
CN101512721A (zh) 利用层转移工艺制造太阳能电池的方法和结构
US20120282759A1 (en) Method for making semi-conductor nanocrystals oriented along a predefined direction
JP2008112848A (ja) 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
US9153661B2 (en) Semiconductor device and method for manufacturing same
TW201234659A (en) Group-III-nitride based layer structure and semiconductor device
CN101373710B (zh) Ssoi基板的制造方法
KR20150110377A (ko) 스트레인 완화 방법 및 이를 이용한 스트레인-완화 반도체층 및 반도체 소자 의 형성 방법 및 관련된 반도체 구조물
US20130221377A1 (en) Heterogrowth
US20140051235A1 (en) Method for producing single crystal sic substrate and single crystal sic substrate produced by the same
CN112236853A (zh) 用于集成射频器件的衬底及其制造方法
JP2005303259A (ja) シリコン発光素子及びその製造方法
TWI451474B (zh) 一種製作可轉移性晶體薄膜的方法
JP6250979B2 (ja) InP膜の硬化基板上への移転方法
CN103594541A (zh) 用于太阳能电池的多晶硅/单晶硅异质结结构及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171107

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171107

Address after: American New York

Patentee after: Core USA second LLC

Address before: New York grams of Armand

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150603

Termination date: 20190201

CF01 Termination of patent right due to non-payment of annual fee