CN102738541A - 层叠型带通滤波器 - Google Patents

Abstract

本发明提供一种层叠型带通滤波器，带通滤波器具备包括多个电介质层的层叠体和设置在层叠体内的第一至第三谐振器。在电路结构上，第二谐振器位于第一和第三谐振器之间。第一谐振器包括第一电感器和第一电容器，第二谐振器包括第二电感器和第二电容器，第三谐振器包括第三电感器和第三电容器。第二电感器相对于第一以及第三电感器配置在电介质层的层叠方向的不同的位置。第二电感器的电感比第一以及第三电感器的电感小，第二电容器的电容比第一以及第三电容器的电容大。

Description

层叠型带通滤波器

技术领域

本发明涉及具备在具有所层叠的多个电介质层的层叠体内设置的三个以上谐振器的层叠型带通滤波器。

背景技术

近年来，在便携电话机等小型无线通信设备中，除了本来的无线通信装置之外，内置蓝牙（注册商标）规格的通信装置或无线LAN（局域网）用的通信装置等的其他通信装置的情况增加。因此，强烈地要求内置的通信装置的小型化、薄型化，也强烈地要求在该通信装置中所使用的电子部件的小型化、薄型化。此外，也要求缩小电子部件的安装面积。为了缩小电子部件的安装面积，使用格栅阵列（LGA）等的底面端子结构作为电子部件的端子结构是有效的。

作为通信装置中的电子部件之一，存在对发送信号或接收信号进行滤波的带通滤波器。在该带通滤波器中，也要求小型化、薄型化以及缩小安装面积。作为能够与各种通信装置的使用频带对应并且能够实现小型化、薄型化的带通滤波器，公知具备在具有所层叠的多个电介质层的层叠体内设置的多个谐振器的层叠型带通滤波器。在该层叠型带通滤波器中，相邻的两个谐振器进行电磁场耦合。在电磁场耦合中包括电感耦合和电容耦合。

作为层叠型带通滤波器的谐振器，公知具有使用了带状线（strip line）等的导体层的电感器的LC谐振器。此外，作为LC谐振器，还公知如日本国特许第3501327号公报中示出的由通孔构成的电感器垂直地连接到电容器用的导体层的谐振器。

在层叠型带通滤波器中，伴随着小型化、薄型化，相邻的谐振器间的电感耦合过于变强，产生难以实现所希望的带通滤波器的特性这样的问题。

此外，在具备具有使用了导体层的电感器的LC谐振器作为各谐振器的层叠型带通滤波器中，若要进行小型化、薄型化，则电感器用的导体层和电容器用或接地用的其他导体层变小。因此，由电感器用的导体层产生并且有助于相邻的两个谐振器间的电感耦合的磁场被其他导体层妨碍，产生谐振器的Q降低这样的问题。

在具有由通孔构成的电感器的LC谐振器中，由电感器产生的磁场难以被其他导体层妨碍，所以，能够使Q变大。但是，在层叠型带通滤波器中使用该LC谐振器的情况下，若对层叠型带通滤波器进行薄型化，则构成电感器的通孔的长度变短，电感器的电感变小，其结果是，产生得不到谐振器的所希望的谐振频率这样的问题。

发明内容

本发明的目的在于提供一种能够防止谐振器的Q的降低并且能够小型化的层叠型带通滤波器。

本发明的层叠型带通滤波器具有：包括所层叠的多个电介质层的层叠体；在层叠体的外周部配置的输入端子以及输出端子；在层叠体内设置的第一谐振器、第二谐振器以及第三谐振器。在电路结构上，第一至第三谐振器中的第一谐振器最接近输入端子，第三谐振器最接近输出端子，第二谐振器位于第一谐振器和第三谐振器之间。第一谐振器包括第一电感器和第一电容器，第二谐振器包括第二电感器和第二电容器，第三谐振器包括第三电感器和第三电容器。并且，在本申请中，“电路结构上”这样的表述不是物理结构上的配置而是为了指电路图上的配置而使用的。

第二电感器相对于第一以及第三电感器配置在多个电介质层的层叠方向上的不同的位置。在第二电感器和第一电感器之间以及第二电感器和第三电感器之间不存在导体层。第一至第三电容器相对于第一至第三电感器配置在层叠方向上的不同的位置。第二电感器的电感比第一以及第三电感器的电感小。第二电容器的电容比第一以及第三电容器的电容大。

在本发明的层叠型带通滤波器中，第一以及第三电感器也可以配置在相同的电介质层上。

此外，在本发明的层叠型带通滤波器中，第二电感器具有第一部分和与第一部分连接的第二部分以及第三部分，第二部分的一部分与第一电感器的一部分对置、第三部分的一部分与第三电感器的一部分对置也可以。

此外，在本发明的层叠型带通滤波器中，第二电容器也可以使用在层叠方向上的不同的位置配置的三个以上导体层构成。

此外，在本发明的层叠型带通滤波器中，第二谐振器还可以包括与第二电容器串联连接的第四电感器。

此外，本发明的层叠型带通滤波器还可以具备：接地端子，配置在层叠体的层叠方向的一个端面；共同的导电路径，用于将第一至第三电感器电连接到接地端子。共同的导电路径可以使用通孔构成，也可以使用在层叠体的外周部配置的导体层构成。

在本发明的层叠型带通滤波器中，第二电感器的电感比第一以及第三电感器的电感小，所以，能够使第二电感器的形状较小。由此，能够进行层叠型带通滤波器的小型化。此外，在本发明中，如上述那样，第二电感器的电感比第一以及第三电感器的电感小，除此以外，第二电容器的电容比第一以及第三电容器的电容大，由此，能够使第二谐振器的谐振频率与所希望的频率一致。

此外，在本发明中，第二电感器的电感比第一以及第三电感器的电感小，由此，即使第二电感器和第一电感器接近、第二电感器和第三电感器接近，也能够防止第二电感器和第一电感器之间的电感耦合以及第二电感器和第三电感器之间的电感耦合分别过于变强。由此，能够进行层叠型带通滤波器的小型化。

此外，在本发明中，在第二电感器和第一电感器之间以及第二电感器和第三电感器之间不存在导体层。由此，能够防止第一至第三谐振器的各自的Q的降低。

如以上所述，根据本发明的层叠型带通滤波器，能够防止谐振器的Q的降低并且能够进行小型化。

本发明的其他的目的、特征以及优点通过以下的说明可充分明确。

附图说明

图1是示出本发明的第一实施方式的带通滤波器的主要部分的立体图。

图2是示出本发明的第一实施方式的带通滤波器的一部分的立体图。

图3是从下侧观察的本发明的第一实施方式的带通滤波器的立体图。

图4是示出从图1的A方向观察的带通滤波器的主要部分的说明图。

图5是示出本发明的第一实施方式的带通滤波器的电路结构的电路图。

图6是示出本发明的第一实施方式的带通滤波器的层叠体的第一至第五电介质层的上表面的说明图。

图7是示出本发明的第一实施方式的带通滤波器的层叠体的第六至第九电介质层的上表面以及第十电介质层的下表面的说明图。

图8是示出比较例的带通滤波器的电路结构的电路图。

图9是示出比较例的带通滤波器的主要部分的立体图。

图10是示出从图9的B方向观察的比较例的带通滤波器的主要部分的说明图。

图11是示出从图9的C方向观察的比较例的带通滤波器的主要部分的说明图。

图12是示出比较例的带通滤波器的层叠体的第一至第三电介质层的上表面的说明图。

图13是示出比较例的带通滤波器的层叠体的第四以及第五电介质层的上表面以及第六电介质层的下表面的说明图。

图14是示出比较例的带通滤波器的相邻的谐振器间的电感耦合的说明图。

图15是示出本发明的第一实施方式的带通滤波器的相邻的谐振器间的电感耦合以及第二电容器的电场产生区域的说明图。

图16是示出比较例的带通滤波器的特性的一个例子的特性图。

图17是示出本发明的第一实施方式的带通滤波器的特性的一个例子的特性图。

图18是示出本发明的第二实施方式的带通滤波器的主要部分的立体图。

图19是从下侧观察的本发明的第二实施方式的带通滤波器的立体图。

图20是示出本发明的第二实施方式的带通滤波器的层叠体的第一至第五电介质层的上表面的说明图。

图21是示出本发明的第二实施方式的带通滤波器的层叠体的第六至第九电介质层的上表面以及第十电介质层的下表面的说明图。

具体实施方式

[第一实施方式]

以下，参照附图详细地对本发明的实施方式进行说明。首先，参照图5对本发明的第一实施方式的层叠型带通滤波器的电路结构进行说明。本实施方式的层叠型带通滤波器（以下仅记为带通滤波器。）1具备输入端子2、输出端子3、第一谐振器4、第二谐振器5、第三谐振器6、三个电容器17、18、19。

输入端子2用于输入信号。输出端子3用于输出信号。在电路结构上，谐振器4、5、6中的谐振器4最接近输入端子2，谐振器6最接近输出端子3，谐振器5位于谐振器4和谐振器6之间。在本实施方式中，特别地，谐振器4与输入端子2电连接，谐振器6与输出端子3电连接。相邻的谐振器4、5彼此电磁场耦合。相邻的谐振器5、6也彼此电磁场耦合。在电磁场耦合中，包括电感耦合和电容耦合。

第一谐振器4包括彼此电连接的第一电感器11和第一电容器14。第二谐振器5包括彼此电连接的第二电感器12和第二电容器15。第三谐振器6包括彼此电连接的第三电感器13和第三电容器16。第二谐振器5还包括与第二电容器15串联连接的第四电感器20。电感器11、12彼此电感耦合。同样地，电感器12、 13也彼此电感耦合。在图5中，以标注了记号M的曲线表示电感器11、12间的电感耦合以及电感器12、13间的电感耦合。

电感器11的一端和电容器14、17、19的各一端电连接到输入端子2。电感器11的另一端和电容器14的另一端电连接到接地。电感器12的一端和电容器15、18的各一端电连接到电容器17的另一端。电感器12的另一端电连接到接地。电感器20的一端与电容器15的另一端电连接。电感器20的另一端电连接到接地。电感器13的一端、电容器16的一端、电容器19的另一端以及输出端子3电连接到电容器18的另一端。电感器13的另一端和电容器16的另一端电连接到接地。

谐振器5由于电感器11、12进行电感耦合从而与谐振器4进行电感耦合，并且经由电容器17与谐振器4进行电容耦合。此外，谐振器5由于电感器12、13进行电感耦合从而与谐振器6进行电感耦合，并且经由电容器18与谐振器6进行电容耦合。此外，不相邻的两个谐振器4、6经由电容器19进行电容耦合。

谐振器4、5、6都是具有开放端和短路端的1/4波长谐振器，是使用了利用电容器14、15、16使电感器11、12、13的物理长度比1/4波长短的效果的1/4波长谐振器。在谐振器4中，电感器11和电容器14的连接点为开放端，电感器11和电容器14的接地侧的端部为短路端。在谐振器5中，电感器12和电容器15的连接点为开放端，电感器12和电感器20的接地侧的端部为短路端。在谐振器6中，电感器13和电容器16的连接点为开放端，电感器13和电容器16的接地侧的端部为短路端。

在谐振器4中以能够实现所希望的谐振频率的方式设定电感器11的电感和电容器14的电容。在谐振器5中以能够实现所希望的谐振频率的方式设定电感器12、20的电感和电容器15的电容。在谐振器6中以能够实现所希望的谐振频率的方式设定电感器13的电感和电容器16的电容。

第二电感器12的电感比第一电感器11以及第三电感器13的电感小。此外，第二电容器15的电容比与第一电容器14以及第三电容器16的电容大。电感器11、13的电感可以相等。电容器14、16的电容可以相等。第四电感器20具有如下作用：与没有该第四电感器20的情况相比，减小在谐振器5中用于实现所希望的谐振频率的第二电容器15的电容。此外，谐振器5也可以不包括电感器20。在该情况下，在谐振器5中，电感器12和电容器15的接地侧的端部为短路端。

在本实施方式的带通滤波器1中，当向输入端子2输入信号时，其中的预定的通带（pass band）内的频率的信号被选择性地从输出端子3输出。

接着，参照图1至图4对带通滤波器1的结构的概略情况进行说明。图1是示出带通滤波器1的主要部分的立体图。图2是示出带通滤波器1的一部分的立体图。图3是从下侧观察的带通滤波器1的立体图。图4是示出从图1的A方向观察的带通滤波器1的主要部分的说明图。带通滤波器1具备用于对带通滤波器1的结构要素进行一体化的层叠体30。后面详细地进行说明，但是，层叠体30包括层叠的多个电介质层和多个导体层。谐振器4、5、6设置在层叠体30内。

层叠体30构成为具有外周部的长方体形状。层叠体30的外周部包括上表面30A、底面30B、四个侧面30C～30F。上表面30A和底面30B彼此朝向相反侧，侧面30C、30D也彼此朝向相反侧，侧面30E、30F也彼此朝向相反侧。侧面30C～30F垂直于上表面30A以及底面30B。在层叠体30中，与上表面30A以及底面30B垂直的方向是多个电介质层以及多个导体层的层叠方向。在图1以及图2中，以标注了记号T的箭头示出该层叠方向。上表面30A和底面30B是层叠体30的层叠方向T的两侧的端面。底面30B与本发明中的“层叠体的层叠方向的一个端面”对应。

带通滤波器1还具备在层叠体30的底面30B配置的接地端子31。输入端子2和输出端子3在底面30B配置在夹着接地端子31的位置。在安装有带通滤波器1的安装基板的上表面形成有输入用导体层、输出用导体层以及接地用导体层。带通滤波器1以底面30B朝向安装基板的上表面的姿势安装在安装基板上，使得输入端子2与输入用导体层电连接、输出端子3与输出用导体层电连接、接地端子31与接地用导体层电连接。输入用导体层对输入到输入端子2的输入信号进行传输。输出用导体层对从输出端子3输出的输出信号进行传输。接地用导体层电连接到接地。

接着，参照图6以及图7详细地对层叠体30进行说明。在图6中，（a）～（e）分别示出层叠体30的第一至第五电介质层的上表面。在图7中，（a）～（e）分别示出层叠体30的第六至第九电介质层的上表面以及第十电介质层的下表面。在层叠体30中，第一至第十电介质层从上面开始以该顺序配置。

在图6（a）所示的第一电介质层41的上表面形成有导体层411。此外，虽然未图示，但是，在层叠体30中，在电介质层41之上配置有未形成导体层的电介质层。导体层411具有第一部分411a、与第一部分411a连接的第二部分411b以及第三部分411c。部分411a、411b、411c分别在一个方向较长。部分411a、411b、411c在电介质层41的上表面的中央彼此连接。在图6（a）中，以虚线示出部分411a、411b、411c的边界。第一部分411a从电介质层41的上表面的中央开始向图6（a）的下方延伸，具有下端411a1。第二部分411b从电介质层41的上表面的中央开始向图6（a）的左侧延伸，第三部分411c从电介质层41的上表面的中央开始向图6（a）的右侧延伸。导体层411的整体具有T字形状。此外，在电介质层41中，在下端411a1的附近形成有与第一部分411a电连接的通孔414。

在图6（b）所示的第二电介质层42的上表面形成有导体层421。导体层421具有第一部分421a、与第一部分421a连接的第二部分421b以及第三部分421c。部分421a、421b、421c分别在一个方向较长。部分421a、421b、421c在电介质层42的上表面的中央彼此连接。在图6（b）中以虚线示出部分421a、421b、421c的边界。第一部分421a从电介质层42的上表面的中央开始向图6（b）的上方延伸，具有上端421a1。第二部分421b从电介质层42的上表面的中央开始向图6（b）的左侧延伸，第三部分421c从电介质层42的上表面的中央开始向图6（b）的右侧延伸。导体层421的整体具有T字形状。

第二部分421b隔着电介质层41与导体层411的第二部分411b对置。第三部分421c隔着电介质层41与导体层411的第三部分411c对置。

此外，在电介质层42中形成有三个通孔422、423、424。通孔422、423在上端421a1的附近与第一部分421a电连接。通孔424相对于导体层421配置在图6（b）的下方。

在图6（c）所示的第三电介质层43的上表面形成有导体层431。导体层431具有第一部分431a、与第一部分431a连接的第二部分431b以及第三部分431c。部分431a、431b、431c分别在一个方向较长。部分431a、431b、431c在电介质层43的上表面的中央彼此连接。在图6（c）中以虚线示出部分431a、431b、431c的边界。第一部分431a从电介质层43的上表面的中央开始向图6（c）的下方延伸，具有下端431a1。第二部分431b从电介质层43的上表面的中央开始向图6（c）的左侧延伸，第三部分431c从电介质层43的上表面的中央开始向图6（c）的右侧延伸。导体层431的整体具有T字形状。

第二部分431b隔着电介质层42与导体层421的第二部分421b对置。第三部分431c隔着电介质层42与导体层421的第三部分421c对置。

此外，在电介质层43中形成有在与形成在电介质层42的通孔422、423、424对应的位置配置的通孔432、433、434。通孔432、433相对于导体层431配置在图6（c）的上方。通孔434在下端431a1的附近与第一部分431a电连接。

在图6（d）所示的第四电介质层44的上表面形成有导体层441。导体层441构成第二电感器12。导体层441（电感器12）具有第一部分441a、与第一部分441a连接的第二部分441b以及第三部分441c。部分441a、441b、441c分别在一个方向较长。部分441a、441b、441c在电介质层44的上表面的中央彼此连接。在图6（d）中以虚线示出部分441a、441b、441c的边界。第一部分441a从电介质层44的上表面的中央开始向图6（d）的上方延伸，具有上端441a1。第二部分441b从电介质层44的上表面的中央开始向图6（d）的左侧延伸，第三部分441c从电介质层44的上表面的中央开始向图6（d）的右侧延伸。导体层441的整体具有T字形状。

第二部分441b隔着电介质层43与导体层431的第二部分431b对置。第三部分441c隔着电介质层43与导体层431的第三部分431c对置。

此外，在电介质层44中形成有在与形成在电介质层43的通孔432、433、434对应的位置配置的通孔442、443、444。通孔442、443在上端441a1的附近与第一部分441a电连接。通孔444相对于导体层441配置在图6（d）的下方。

在图6（e）所示的第五电介质层45的上表面形成有导体层451。导体层451包括构成第一电感器11的第一电感器部分451a、构成第三电感器13的第三电感器部分451b。电感器部分451a、451b在图6（e）的上下方向的中央的上侧，在左右方向的中央的位置彼此连结。在图6（e）中以虚线示出电感器部分451a、451b的边界。

电感器部分451a从上述边界向图6（e）的左方向延伸之后，向下延伸并进一步向右方向延伸。电感器部分451b从上述边界向图6（e）的右方向延伸之后，向下延伸并进一步向左方向延伸。

导体层441的第二部分441b的一部分隔着电介质层44与第一电感器部分451a的一部分对置。导体层441的第三部分441c的一部分隔着电介质层44与第三电感器部分451b的一部分对置。

此外，在电介质层45中形成有五个通孔452～456。通孔452、453在上述边界的附近分别与电感器部分451a、451b电连接。通孔454配置在与形成在电介质层44的通孔444对应的位置。通孔455在上述边界的相反侧的电感器部分451a的端部的附近与电感器部分451a电连接。通孔456在上述边界的相反侧的电感器部分451b的端部的附近与电感器部分451b电连接。

在图7（a）所示的第六电介质层46中形成有在与形成在电介质层45的通孔452～456对应的位置配置的通孔462～466。并且，在层叠体30中设置有多个第六电介质层46并且它们被层叠。

在图7（b）所示的第七电介质层47的上表面形成有导体层471。此外，在电介质层47中形成有在与形成在电介质层46的通孔462～466对应的位置配置的通孔472～476。

在图7（c）所示的第八电介质层48的上表面形成有导体层481A、481B。导体层481A配置在图7（c）的左右方向的中央的左侧。导体层481B配置在图7（c）的左右方向的中央的右侧。此外，在电介质层48中形成有在与形成在电介质层47的通孔472～476对应的位置配置的通孔482～486。通孔485、486分别与导体层481A、481B电连接。

在图7（d）所示的第九电介质层49的上表面形成有接地用导体层491。此外，在电介质层49中形成有在与形成在电介质层48的通孔482～486对应的位置配置的通孔492～496。通孔492、493、494与接地用导体层491电连接。

在图7（e）所示的第十电介质层50的下表面形成有输入端子2、输出端子3、接地端子31。此外，在电介质层50中形成有在与形成在电介质层49的通孔492～496对应的位置配置的通孔502～506。并且，图7（e）示出以从上方观察的状态示出第十电介质层50、端子2、3、31以及通孔502～506。通孔502、503、504与接地端子31电连接。通孔505与输入端子2电连接。通孔506与输出端子3电连接。第十电介质层50的下表面构成层叠体30的底面30B。

作为电介质层的材料，能够使用树脂、陶瓷、或者复合了两者的材料等各种材料。作为层叠体30，特别是，使多个电介质层的材料为陶瓷并且利用低温同时烧结法制作的层叠体在高频特性方面优异，所以优选。此外，为了减少通带的插入损失，优选介电常数大的材料作为电介质层的材料。

图1示出层叠体30内的全部的导体层。图2省略了图1中的导体层411、421、431、441来示出。通孔422、432、442、452、462、472、482、492、502串联连接，构成图1以及图2所示的通孔列52。通孔423、433、443、453、463、473、483、493、503串联连接，构成图1以及图2所示的通孔列53。导体层421、441、451、491以及接地端子31经由通孔列52、53彼此电连接。

通孔列52、53的从导体层441到接地端子31的部分构成用于将第一至第三电感器11、12、13电连接到接地端子31的共同的导电路径。该共同的导电路径使用通孔构成。

通孔414、424、434、444、454、464、474、484、494、504串联连接，构成图1以及图2所示的通孔列54。导体层411、431、491以及接地端子31经由通孔列54彼此电连接。

通孔455、465、475、485、495、505串联连接，构成图1以及图2所示的通孔列55。导体层451的第一电感器部分451a、导体层481A以及输入端子2经由通孔列55彼此电连接。

通孔456、466、476、486、496、506串联连接，构成图1以及图2所示的通孔列56。导体层451的第三电感器部分451b、导体层481B以及输出端子3经由通孔列56彼此电连接。

导体层481A的一部分隔着电介质层48与导体层491的一部分对置。图5所示的电容器14由导体层481A、491和电介质层48构成。

导体层481B的一部分隔着电介质层48与导体层491的其他的一部分对置。图5所示的电容器16由导体层481B、491和电介质层48构成。

导体层471隔着电介质层47和导体层481A的一部分与导体层481B的一部分对置。图5所示的电容器19由导体层471、481A、481B和电介质层47构成。

导体层441（电感器12）的第二部分441b的一部分隔着电介质层44与导体层451的第一电感器部分451a（电感器11）的一部分对置。图5所示的电容器17由第二部分441b、第一电感器部分451a、电介质层44构成。此外，第二部分441b和第一电感器部分451a彼此靠近，由此，实现电感器11、12间的电感耦合。

导体层441（电感器12）的第三部分441c的一部分隔着电介质层44与导体层451的第三电感器部分451b（电感器13）的一部分对置。图5所示的电容器18由第三部分441c、第三电感器部分451b、电介质层44构成。此外，第三部分441c和第三电感器部分451b彼此靠近，由此，实现电感器12、13间的电感耦合。

图5所示的电容器15使用在层叠方向T的不同的位置配置的三个以上导体层构成。在本实施方式中，特别是，电容器15使用在层叠方向T的不同的位置配置的四个导体层411、421、431、441构成。若更详细地进行说明，则电容器15由导体层411的第二以及第三部分411b、411c、导体层421的第二以及第三部分421b、421c、导体层431的第二以及第三部分431b、431c、导体层441的第二以及第三部分441b、441c、电介质层41、42、43构成。

第四电感器20由导体层411的第一部分411a和导体层431的第一部分431a构成。

如以上说明的那样，本实施方式的带通滤波器1具备：包括层叠的多个电介质层的层叠体30；在层叠体30的外周部中的底面30B配置的输入端子2、输出端子3以及接地端子31；在层叠体30内设置的第一谐振器4、第二谐振器5以及第三谐振器6。在电路结构上，第一至第三谐振器4、5、6中的第一谐振器4最接近输入端子2，第三谐振器6最接近输出端子3，第二谐振器5位于第一谐振器4和第三谐振器6之间。第一谐振器4包括第一电感器11和第一电容器14。第二谐振器5包括第二电感器12、第二电容器15、第四电感器20。第三谐振器6包括第三电感器13和第三电容器16。

第二电感器12相对于第一以及第三电感器11、13配置在多个电介质层的层叠方向T的不同的位置。在本实施方式中，特别是，第一以及第三电感器11、13配置在相同的电介质层45上。在第二电感器12（导体层441）和第一电感器11（导体层451的第一电感器部分451a）之间以及第二电感器12（导体层441）和第三电感器13（导体层451的第三电感器部分451b）之间不存在导体层。

第一至第三电容器14、15、 16相对于第一至第三电感器11、12、13配置在层叠方向T的不同的位置。具体地说，电容器14、16相对于电感器11、12、13配置在更靠近底面30B的位置。此外，电容器15相对于电感器11、12、13配置在更靠近上表面30A的位置。

第二电感器12的电感比第一电感器11以及第三电感器13的电感小。此外，第二电容器15的电容比第一电容器14以及第三电容器16的电容大。

在本实施方式的带通滤波器1中，第二电感器12的电感比第一以及第三电感器11、13的电感小，所以，能够减小第二电感器12的形状。由此，能够进行带通滤波器1的小型化。此外，若减小第一以及第三电感器11、13的形状，则它们的电感变小，可能导致带通滤波器1的输入输出阻抗比所希望的值小。因此，不优选减小第一以及第三电感器11、13的形状。与此相对，在减小第二电感器12的电感的情况下，能够在不使带通滤波器1的输入输出阻抗比所希望的值小的情况下进行带通滤波器1的小型化。

此外，构成第二电感器12的导体层441具有第一部分441a、与第一部分441a连接的第二部分441b以及第三部分441c，整体成为T字形状。由此，能过减小导体层441（电感器12）并且某种程度地增大电感器12的电感，并且，能够使第二部分441b和第三部分441c分别靠近电感器11、13。

但是，仅使第二电感器12的电感比第一以及第三电感器11、13的电感小，可能导致不能够使第二谐振器5的谐振频率与所希望的频率一致。与此相对，在本实施方式中，除了第二电感器12的电感比第一以及第三电感器11、13的电感小以外，第二电容器15的电容比第一以及第三电容器14、16的电容大，由此，能够使第二谐振器5的谐振频率与所希望的频率一致。

此外，在本实施方式中，第二电容器15使用在层叠方向T的不同的位置配置的三个以上的导体层构成。由此，与电容器15使用两个导体层构成的情况相比，能够容易增大电容器15的电容。

此外，在本实施方式中，第二谐振器5包括与第二电容器15串联连接的第四电感器20，由此，与没有第四电感器20的情况相比，能够减小用于在谐振器5中实现所希望的谐振频率的第二电容器15的电容。由此，与第一以及第三电容器14、16相比，不需要极端地增大第二电容器15的电容。其结果是，能够容易地形成第二电容器15。

此外，在本实施方式中，第二电感器12的电感比第一以及第三电感器11、13的电感小，由此，即使第二电感器12和第一电感器11接近、第二电感器12和第三电感器13接近，也能够分别防止第二电感器12和第一电感器11之间的电感耦合以及第二电感器12和第三电感器13之间的电感耦合过于变强。由此，能够进行带通滤波器1的小型化。

此外，在本实施方式中，在第二电感器12和第一电感器11之间以及第二电感器12和第三电感器13之间不存在导体层。因此，有助于由电感器11、12、13产生的相邻的谐振器间的电感耦合的磁场不被导体层妨碍。由此，能够防止第一至第三谐振器4、5、6的各自的Q的降低。

如以上所述那样，根据本实施方式的带通滤波器1，能够防止谐振器4、5、6的Q的降低并能够进行小型化。

但是，一般地，在层叠型带通滤波器中，需要将各谐振器的电感器的接地侧的端部电连接到在层叠体的外表面设置的接地端子。在将电感器的接地侧的端部电连接到接地端子的方法中，主要有两个方法。第一方法是如下方法：在层叠体的侧面设置接地端子，在层叠体的内部设置用于将电感器的接地侧的端部连接到接地端子的导体部。第二方法是如下方法：在层叠体的底面设置接地端子，在层叠体的内部设置用于将电感器的接地侧的端部连接到接地端子的通孔。为了缩小层叠型带通滤波器的安装面积，第二方法是有利的。但是，特别是，当在具备三个以上谐振器的层叠型带通滤波器中使用第二方法时，产生通孔的数量变多并且层叠型带通滤波器的制造用的工序数变多这样的问题和导致在层叠体产生裂缝等的质量下降这样的问题。

与此相对，本实施方式的带通滤波器1具备用于将第一至第三电感器11、 12、 13电连接到接地端子31的共同的导电路径（通孔列52、53的一部分）。该共同的导电路径包括通孔。根据本实施方式，与设置用于将三个电感器的接地侧的端部与接地端子连接的三个通孔列的情况相比，能够减少通孔的数量。其结果是，根据本实施方式，能够防止带通滤波器1的制造用的工序数变多或者在层叠体30产生裂缝等的带通滤波器1的质量的下降。

以下，将比较例的带通滤波器101与本实施方式的带通滤波器1进行比较，对带通滤波器1的效果进一步进行说明。首先，参照图8对比较例的带通滤波器101的电路结构进行说明。如图8所示，在带通滤波器101中，代替本实施方式的带通滤波器1中的输入端子2、输出端子3、谐振器4、5、6以及电容器17、18、19而具有输入端子102、输出端子103、谐振器104、105、106以及电容器117、118、119。谐振器104包括电感器111和电容器114，谐振器105包括电感器112和电容器115，谐振器106包括电感器113和电容器116。电感器111、112、113以及电容器114、115、116分别与本实施方式的电感器11、12、13以及电容器14、15、16对应。谐振器105不包括与本实施方式的电感器20对应的电感器。

接着，参照图9至图11对带通滤波器101的结构的概略情况进行说明。图9是示出带通滤波器101的主要部分的立体图。图10是示出从图9的B方向观察的带通滤波器101的主要部分的说明图。图11是示出从图9的C方向观察的带通滤波器101的主要部分的说明图。

带通滤波器101具备层叠体130。层叠体130包括层叠的多个电介质层和多个导体层。层叠体130构成为具有外周部的长方体形状。层叠体130的外周部包括上表面130A、底面130B、四个侧面130C～130F。带通滤波器101还具有在层叠体130的底面130B配置的接地端子131。输入端子102和输出端子103在底面130B上配置于夹着接地端子131的位置。

接着，参照图12以及图13对层叠体130进行说明。在图12中，（a）～（c）分别示出层叠体130的第一至第三电介质层的上表面。在图13中，（a）～（c）分别示出层叠体130的第四以及第五电介质层的上表面以及第六电介质层的下表面。在层叠体130中，第一至第六电介质层从上面开始以该顺序配置。

在图12（a）所示的第一电介质层141的上表面形成有分别在一个方向上较长的三个导体层511、512、513。此外，虽然未图示，但是，在层叠体130中，在电介质层141之上配置有未形成导体层的电介质层。此外，在电介质层141中形成有六个通孔611～616。通孔611、612、613分别在导体层511、512、513的一端部的附近与导体层511、512、513电连接。通孔614、615、616分别在导体层511、512、513的另一端部的附近与导体层511、512、513电连接。

在图12（b）所示的第二电介质层142中形成有在与形成在电介质层141的通孔611～616对应的位置配置的通孔621～626。此外，在层叠体130中设置有多个第二电介质层142，并且它们被层叠。

在图12（c）所示的第三电介质层143的上表面形成有两个导体层531、532。此外，在电介质层143中形成有在与形成在电介质层142的通孔621～626对应的位置配置的通孔631～636。通孔632与导体层531电连接。

在图13（a）所示的第四电介质层144的上表面形成有三个导体层541、542、543。通孔632电连接到导体层542。此外，在电介质层144中形成有在与形成在电介质层143的通孔631、633～636对应的位置配置的通孔641、643～646。通孔641、643分别与导体层541、543电连接。

在图13（b）所示的第五电介质层145的上表面形成有接地用导体层551。导体层541、542、543隔着电介质层144与接地用导体层551对置。通孔644、645、646与接地用导体层551电连接。此外，在电介质层145中形成有在与形成在电介质层144的通孔641、643、645对应的位置配置的通孔651、653、655和通孔652。通孔652、655与接地用导体层551电连接。

在图13（c）所示的第六电介质层146的下表面形成有输入端子102、输出端子103、接地端子131。此外，在电介质层146中形成有在与形成在电介质层145的通孔651、652、653、655对应的位置配置的通孔661、662、663、665。此外，图13（c）以从上方观察的状态示出电介质层146、端子102、103、131以及通孔661、662、663、665。通孔662、665与接地端子131电连接。通孔661与输入端子102电连接。通孔663与输出端子103电连接。第六电介质层146的下表面构成层叠体130的底面130B。

通孔611、621、631、641、651、661串联连接，构成图9所示的通孔列151。导体层511、541以及输入端子102经由通孔列151彼此电连接。

通孔612、622、632串联连接，构成图9所示的通孔列152。导体层512、531、542经由通孔列152彼此电连接。

通孔613、623、633、643、653、663串联连接，构成图9所示的通孔列153。导体层513、543以及输出端子103经由通孔列153彼此电连接。

通孔614、624、634、644串联连接，构成图9所示的通孔列154。导体层511、551经由通孔列154彼此电连接。

通孔615、625、635、645、655、665串联连接，构成图9所示的通孔列155。导体层512、551以及接地端子131经由通孔列155彼此电连接。

通孔616、626、636、646串联连接，构成图9所示的通孔列156。导体层513、551经由通孔列156彼此电连接。

图8所示的电感器111由通孔列151、导体层511以及通孔列154构成。图8所示的电感器112由通孔列152、导体层512以及通孔列155构成。图8所示的电感器113由通孔列153、导体层513以及通孔列156构成。

图8所示的电容器114由导体层541、551和电介质层144构成。图8所示的电容器115由导体层542、 551和电介质层144构成。图8所示的电容器116由导体层543、551和电介质层144构成。图8所示的电容器117由导体层531、541和电介质层143构成。图8所示的电容器118由导体层531、543和电介质层143构成。图8所示的电容器119由导体层532、541、543和电介质层143构成。

接着，参照图14以及图15对比较例的带通滤波器101与本实施方式的带通滤波器1中相邻的谐振器间的电感耦合的形态的不同进行说明。

图14是示出比较例的带通滤波器101中的相邻的谐振器间的电感耦合的说明图。在图14中，（a）、（b）分别示出电介质层141、142的上表面。在图14中，虚线的椭圆表示较强地产生相邻的谐振器间的电感耦合的区域。在带通滤波器101中，不仅导体层511、512间以及导体层512、513间，在通孔列151、152、153、154、155、156中的相邻的两个谐振器所含的任意的两个通孔列之间也产生电感耦合。如图9中所示，在被通孔列151、152、153、154、155、156包围的空间内存在导体层531、532、541、542、543。因此，在带通滤波器101中，有助于相邻的两个谐振器间的电感耦合的磁场导体层531、532、541、542、543妨碍，谐振器的Q降低。

图15是示出本实施方式的带通滤波器1中的相邻的谐振器间的电感耦合以及第二电容器15的电场产生区域的说明图。在图15中，（a）～（e）分别示出电介质层41～45的上表面。在图15中，虚线的椭圆表示较强地产生相邻的谐振器间的电感耦合的区域。此外，在图15中，双点划线的椭圆表示电容器15的电场产生区域。如图15（d）、（e）所示，在带通滤波器1中，在导体层441和导体层451的第一电感器部分451a之间产生电感器11、12间的电感耦合，在导体层441和导体层451的第三电感器部分451b之间产生电感器12、13间的电感耦合。特别是，在导体层441的第二部分441b和导体层451的第一电感器部分451a之间产生电感器11、12间的紧密的电感耦合，在导体层441的第三部分441c和导体层451的第三电感器部分451b之间产生电感器12、13间的紧密的电感耦合。在导体层441（电感器12）和第一电感器部分451a（电感器11）之间以及导体层441（电感器12）和第三电感器部分451b（电感器13）之间不存在导体层。因此，在带通滤波器1中，有助于相邻的谐振器间的电感耦合的磁场不被导体层妨碍。由此，能够防止第一至第三谐振器4、5、6的各自的Q的降低。

接着，参照图16以及图17对求出了比较例的带通滤波器101与本实施方式的带通滤波器1的特性的模拟的结果进行说明。在该模拟中，以通带大致为2.4～2.5GHz的方式设计带通滤波器101以及带通滤波器1，求出各自的通过衰减特性以及反射衰减特性。此外，2.4～2.5GHz这样的频带对应于无线LAN中所使用的一个频带。图16示出利用模拟所求出的比较例的带通滤波器101的特性的一个例子。图17示出利用模拟所求出的本实施方式的带通滤波器1的特性的一个例子。在图16以及图17中，横轴为频率，纵轴为衰减量。此外，在图16以及图17中，实线的曲线表示通过衰减特性，虚线的曲线表示反射衰减特性。

在图16所示的比较例的带通滤波器101的通过衰减特性中，2.17GHz处的衰减量为24.72dB，2.4GHz处的衰减量为2.861dB，2.5GHz处的衰减量为2.577dB。在图17所示的本实施方式的带通滤波器1的通过衰减特性中，2.17GHz处的衰减量为24.82dB，2.4GHz处的衰减量为2.298dB，2.5GHz处的衰减量为1.749dB。这样，根据本实施方式的带通滤波器1，与比较例的带通滤波器101相比，在通过衰减特性方面，能够减少通带2.4～2.5GHz处的衰减量。这是因为，如上述那样，根据本实施方式，能够防止谐振器4、5、6的各自的Q的降低。

[第二实施方式]

接着，对本发明的第二实施方式的带通滤波器进行说明。本实施方式的带通滤波器201的电路结构与第一实施方式相同，如图5所示。

图18是示出带通滤波器201的主要部分的立体图。图19是从下侧观察的带通滤波器201的立体图。带通滤波器201具有层叠体30。与第一实施方式同样地，层叠体30构成为具有外周部的长方体形状。层叠体30的外周部包括上表面30A、底面30B、四个侧面30C～30F。如图19所示，在本实施方式中，接地端子31从底面30B和侧面30C之间的棱线的位置形成到底面30B和侧面30D之间的棱线的位置。

带通滤波器201具备在层叠体30的外周部的侧面30C、30D配置的导体层32、33。导体层32从上表面30A和侧面30C之间的棱线的位置形成到底面30B和侧面30C之间的棱线附近的位置。导体层33从上表面30A和侧面30D之间的棱线的位置形成到底面30B和侧面30D之间的棱线附近的位置。导体层32、33与接地端子31电连接。

接着，参照图20以及图21对本实施方式的层叠体30与第一实施方式的层叠体30的不同点进行说明。在图20中，（a）～（e）分别示出层叠体30的第一至第五电介质层的上表面。在图21中，（a）～（e）分别示出层叠体30的第六至第九电介质层的上表面以及第十电介质层的下表面。

如图20（a）所示，在第一电介质层41的上表面形成的导体层411的第一部分411a从电介质层41的上表面的中央开始延伸到图20（a）的下侧的端。此外，在电介质层41未设置通孔414。

如图20（b）所示，在第二电介质层42的上表面形成的导体层421的第一部分421a从电介质层42的上表面的中央开始延伸到图20（b）的上侧的端。此外，在电介质层42未设置通孔422、423、424。

如图20（c）所示，在第三电介质层43的上表面形成的导体层431的第一部分431a从电介质层43的上表面的中央开始延伸到图20（c）的下侧的端。此外，在电介质层43未设置通孔432、433、434。

如图20（d）所示，在第四电介质层44的上表面形成的导体层441的第一部分441a从电介质层44的上表面的中央开始延伸到图20（d）的上侧的端。此外，在电介质层44未设置通孔442、443、444。

如图20（e）所示，在第五电介质层45的上表面形成的导体层451的电感器部分451a、451b的各自的一部分在电介质层45的上表面延伸到图20（e）的上侧的端。此外，在电介质层45未设置通孔452、453、454。

如图21（a）所示，在第六电介质层46未设置通孔462、463、464。此外，如图21（b）所示，在第七电介质层47未设置通孔472、473、474。此外，如图21（c）所示，在第八电介质层48未设置通孔482、483、484。

如图21（d）所示，在第九电介质层49的上表面形成的接地用导体层491在电介质层49的上表面从图21（d）的上侧的端延伸到下侧的端。此外，在电介质层49未设置通孔492、493、494。

如图21（e）所示，在第十电介质层50的下表面形成的接地端子31在电介质层50的下表面从图21（e）的上侧的端延伸到下侧的端。此外，在电介质层50未设置通孔502、503、504。

导体层411的第一部分411a、导体层431的第一部分431a、导体层491以及接地端子31电连接到导体层32。此外，导体层421的第一部分421a、导体层441的第一部分441a、导体层451的电感器部分451a、451b、导体层491以及接地端子31电连接到导体层33。此外，在制作了层叠体30之后，导体层32、33形成在层叠体30的侧面30C、30D。

在本实施方式中，未设置第一实施方式的通孔列52、 53、54。导体层32构成代替了通孔列54的导电路径。导体层33构成代替了通孔列52、53的导电路径。导体层33中的从导体层451到接地端子31的部分构成用于将第一至第三电感器11、12、13与接地端子31电连接的共同的导电路径。这样，在本实施方式中，共同的导电路径使用在层叠体30的外周部配置的导体层33构成。

根据本实施方式，与第一实施方式相比，通孔的数量变少，所以，能够进一步防止通孔引起的带通滤波器201的质量的下降。本实施方式的其他结构、作用以及效果与第一实施方式相同。

此外，本发明不限定于上述各实施方式，能够进行各种变更。例如，第一电感器和第三电感器也可以配置在不同的电介质层上。此外，本发明的带通滤波器也可以具备四个以上的谐振器。在该情况下，存在多个第二谐振器。

基于以上的说明，可知能够实施本发明的各种方式或变形例。因此，在与以下的技术方案的等同的范围内，也能够以上述的最优方式以外的方式实施本发明。

Claims (8)

1.一种层叠型带通滤波器，具有包括层叠的多个电介质层的层叠体、在所述层叠体的外周部配置的输入端子以及输出端子、在所述层叠体内设置的第一谐振器、第二谐振器以及第三谐振器，其特征在于，

在电路结构上，所述第一至第三谐振器中的所述第一谐振器最接近所述输入端子，所述第三谐振器最接近所述输出端子，所述第二谐振器位于所述第一谐振器和第三谐振器之间，

所述第一谐振器包括第一电感器和第一电容器，

所述第二谐振器包括第二电感器和第二电容器，

所述第三谐振器包括第三电感器和第三电容器，

所述第二电感器相对于所述第一以及第三电感器配置在所述多个电介质层的层叠方向上的不同的位置，

在所述第二电感器与所述第一电感器之间以及所述第二电感器与所述第三电感器之间不存在导体层，

所述第一至第三电容器相对于所述第一至第三电感器配置在所述层叠方向上的不同的位置，

所述第二电感器的电感比所述第一以及第三电感器的电感小，

所述第二电容器的电容比所述第一以及第三电容器的电容大。

2.根据权利要求1所述的层叠型带通滤波器，其特征在于，

所述第一以及第三电感器配置在相同的电介质层上。

3.根据权利要求1所述的层叠型带通滤波器，其特征在于，

所述第二电感器具有第一部分、与所述第一部分连接的第二部分以及第三部分，所述第二部分的一部分与所述第一电感器的一部分对置，所述第三部分的一部分与所述第三电感器的一部分对置。

4.根据权利要求1所述的层叠型带通滤波器，其特征在于，

所述第二电容器使用在所述层叠方向上的不同的位置配置的三个以上的导体层构成。

5.根据权利要求1所述的层叠型带通滤波器，其特征在于，

所述第二谐振器还包括与所述第二电容器串联连接的第四电感器。

6.根据权利要求1所述的层叠型带通滤波器，其特征在于，

还具有：接地端子，配置在所述层叠体的所述层叠方向的一个端面；共同的导电路径，用于将所述第一至第三电感器电连接到所述接地端子。

7.根据权利要求6所述的层叠型带通滤波器，其特征在于，

所述共同的导电路径使用通孔构成。

8.根据权利要求6所述的层叠型带通滤波器，其特征在于，

所述共同的导电路径使用在所述层叠体的外周部配置的导体层构成。

Images