CN102738231A - 半导体结构及降低间隙壁高度的方法 - Google Patents

Abstract

本发明公开一种半导体结构及降低间隙壁高度的方法，该半导体结构包括基底与位于基底上的栅极结构。栅极结构包括位于基底上的栅极介电层、位于栅极介电层上栅极材料层，以及具有矩形切面的外间隙壁。间隙壁的顶面低于栅极材料层的顶面。

Description

半导体结构及降低间隙壁高度的方法

技术领域

本发明涉及一种具有经削减(slimmed)的间隙壁的半导体装置，以及制造此等半导体装置的方法。本发明特别是涉及一种具有削减间隙壁的半导体装置，以及制造此等半导体装置的方法。

背景技术

随着半导体朝向微细化尺寸的发展，例如特征尺寸小于65纳米(nm)以下的工艺，晶体管的栅极、源极、漏极的尺寸也随着特征尺寸的减小而跟着不断地缩小。但由于材料先天物理性质的限制，栅极、源极、漏极的尺寸减小会造成晶体管元件(例如PMOS或NMOS)中决定电流大小的载流子量随之减少，进而影响晶体管的效能。因此，提升栅极沟道载流子迁移率以增加MOS晶体管的速度并改善时间延迟效应，已成为目前半导体技术领域中的一大课题。

在目前已知的技术中，有利用在沟道中制造机械应力，以提升载流子迁移率的方法。例如，在硅基底上外延生成锗化硅(silicon germanium；SiGe)沟道层，以形成压缩应变沟道(compressive strained channel)，可以明显地增加空穴迁移率。或者在锗化硅层上外延生成硅沟道(silicon channel)，以形成伸张应变沟道(tensile strained channel)，则可以明显地增加电子迁移率。

另外，在目前已知的技术中，最广为人知与实用的方法其实是在制备浅沟槽隔离氧化物、源极/漏极、与接触洞蚀刻停止层(contact etch stop layer，CESL)等时一并于其中形成应力。例如，接触洞蚀刻停止层具有应力而成为应力层，使半导体基底上各晶体管的沟道产生伸张或压缩的应变，而改进载流子的迁移率。例如，产生压缩的应变力，从而改进载流子的迁移率。通常，产生的应变力越大，载流子迁移率的增益也就越大。因此，本领域一般技术人员无不竭尽心力，以追求能产生越大应变力的工艺技术。然而，随着金属氧化物MOS晶体管的尺寸不断朝向微型化发展，对于MOS晶体管的速度需求亦不断地增加，利用上述已知技术所形成的压缩应力或伸张应力，已难以达成所需的程度。

另外，在半导体装置的制作过程中，通常需要在半导体装置中元件的周围侧边，例如栅极的周围侧边，形成一组具有保护作用、自对准功能等的间隙壁。然而，在形成间隙壁时，往往伴随一些副作用发生。

例如，由于特征尺寸的减小以及集成度的增加造成元件间的跨距(pitch)也随之缩小，使得相邻两元件的间隙壁之间的间隔变小，进而导致后续形成于相邻两元件间隙壁上方的应力层彼此连接在一起，所以应力层中的应力不能有效地传达并作用至栅极沟道中。于是不能达成所预期的伸张或压缩的应变，进而减损半导体装置的效能。

所以仍然需要一种新颖的半导体装置，以及制造此等新颖的半导体装置的方法，以创造出一种能够将应力层中的应力有效地传达至栅极沟道中的新颖结构与新颖方法。

发明内容

本发明于是提出一种新颖的半导体装置，创造出一种将应力层中的应力有效地传达至栅极沟道中的新颖结构，以及制造此等新颖的半导体装置的方法。如此一来，就可以实质上将应力层中的应力有效地传达至栅极沟道中，而尽量不受到间隙壁的影响。

本发明首先提出一种半导体结构。本发明的半导体结构包括基底以及位于基底上的栅极结构。栅极结构包括栅极介电层、栅极材料层、具有矩形切面的外间隙壁、一组源极/漏极、层间介电层以及一组接触插塞。栅极介电层位于基底上，栅极材料层则位于栅极介电层上。有矩形切面的外间隙壁的顶面低于栅极材料层的顶面。另外，一组源极/漏极位于基底中并邻近外间隙壁，而层间介电层则同时覆盖基底、栅极结构与源极/漏极。一组接触插塞则穿过层间介电层，分别与栅极结构与源极/漏极电连接。

本发明又提出一种降低间隙壁高度的方法。首先，提供位于基底上的栅极结构。栅极结构包括栅极介电层、栅极材料层与外间隙壁。栅极介电层位于基底上，而栅极材料层则位于栅极介电层上。外间隙壁邻近栅极材料层与栅极介电层，并具有帆型切面。其次，进行氧化削减工艺，在实质上不削减外间隙壁的宽度的情形下，削减外间隙壁的高度，使得外间隙壁具有矩型切面。

附图说明

图1、图2A-2B至图3A-3B例示本发明降低间隙壁高度方法的多种实施方式。

图4A、图4B、图4C以及图4D绘示本发明的半导体结构。

附图标记说明

100半导体结构

101基底

102浅掺杂区域

103源极/漏极掺杂区域

104栅极沟道

110栅极结构

120栅极介电层

130栅极材料层

131顶面

140中间隙壁

141水平部分

142垂直部分

150外间隙壁

151顶面

160内间隙壁

170应力层

181金属硅化物

182接触洞蚀刻停止层

183层间介电层

184接触洞

185接触插塞

具体实施方式

本发明提供一种新颖的半导体装置，创造出一种将应力层中的应力有效地传达至栅极沟道中的新颖结构，及制造此等新颖的半导体装置的方法。如此一来，就可以实质上将应力层中的应力有效地传达至栅极沟道中，而尽量不受间隙壁的影响。

本发明首先提供一种降低间隙壁高度的方法。图1至图4D例示本发明降低间隙壁高度方法的多种实施方式。请参考图1，本发明降低间隙壁高度方法中，首先提供位于基底101上的栅极结构110。栅极结构110包括栅极介电层120、栅极材料层130、中间隙壁140与外间隙壁150。基底101通常是一种半导体材料，例如硅。基底101已经建立有适当的掺杂区域，例如浅掺杂区域102，或是一组源极/漏极掺杂区域103，或是源极/漏极掺杂区域103及浅掺杂区域102两者。

栅极介电层120直接位于基底101上，通常包括一或多种绝缘材料，例如氧化硅、氮化硅、氮氧化硅、高介电系数介电材料、金属氧化物。栅极材料层130则位于栅极介电层120上，通常包括一种导电材料或是替代材料，例如多晶硅与视情况需要的硬掩模层，诸如硅氧化物或是氮硅化物。替代材料可以方便在日后转换成金属栅极。中间隙壁140则紧邻栅极材料层130与栅极介电层120，并具有L型切面。外间隙壁150亦邻近栅极材料层130与栅极介电层120，位于中间隙壁140上。外间隙壁150具有特殊的帆型切面。视情况需要，栅极结构110中还可以形成有内间隙壁160，直接接触栅极材料层130。外间隙壁150、内间隙壁160与中间隙壁140通常包括不同的绝缘材料，例如氮化硅、氮氧化硅与氧化硅。

制作外间隙壁150与中间隙壁140的方法可以为如下所述。在栅极结构110完成后，即于基底101与栅极结构110之上分别沉积适当厚度的第一间隙壁材料层(图未示)与第二间隙壁材料层(图未示)。然后再对基底101上的第一间隙壁材料层(图未示)与第二间隙壁材料层(图未示)进行回蚀刻工艺，于是留下了栅极结构110周围的外间隙壁150与中间隙壁140，并留下部分的基底101暴露出来。

由于外间隙壁150的回蚀刻工艺之故，外间隙壁150具有特殊的帆型切面。另外，由于相同的原因，此得环绕栅极结构110的中间隙壁140的切面呈L型，也就是中间隙壁140包括接触基底101的水平部分141与垂直部分142，如图1所示。然而，外间隙壁150的顶面151仍然与栅极材料层130的顶面131大致等高，形成连续的接面。栅极结构110制作方法为本领域一般技术人员所熟知，故细节在此将不多予赘述。

其次，请参考图2A，进行氧化削减工艺。氧化削减工艺可以包括多个步骤，而在实质上不削减外间隙壁的宽度下，削减外间隙壁的高度，使得外间隙壁具有良好的矩型切面。例如，氧化削减工艺可以包括两个步骤。首先，进行氧化工艺。可以使用氧化剂，作用在暴露出的基底101、外间隙壁150与中间隙壁140上。

其次，再进行削减工艺，例如使用蚀刻剂，专门地尽量削减掉原本帆型的外间隙壁150，具有矩形切面。受先前浅掺杂区域102或是源极/漏极掺杂区域103的掺杂步骤与氧化工艺的双重影响，削减工艺只会专门地尽量削减掉原本帆型的外间隙壁150，但是又尽量不伤害中间隙壁140与外间隙壁150的宽度。另外，因为蚀刻剂的缘故，外间隙壁的矩形切面可能并非是完美的矩形切面，即外露的两个平面可能略呈弧形。例如，外间隙壁150的宽度削减量小于外间隙壁150高度削减量的十分之一至五分之一。经过削减工艺后，外间隙壁150的顶面151就会以不连续地方式低于栅极材料层130的顶面131，形成不连续的断面。优选者，矩形切面的宽度大于矩型切面的高度。

氧化工艺所使用的氧化剂可以为液态或是气态。液态的氧化剂可以为过氧化氢水溶液，优选为过氧化氢与硫酸的水溶液(SPM)。气态的氧化方式可以为氧气灰化步骤。削减工艺使用的蚀刻剂亦可以为液态或是气态。液态的蚀刻剂可以为湿蚀刻剂。例如，当外间隙壁150为氮化硅时，可以使用浓磷酸为湿蚀刻剂。气态的蚀刻剂可以为干蚀刻剂。

视情况需要，一方面本发明的氧化削减工艺，可以与其他已知的半导体工艺整合。另一方面，本发明方法亦可以完全移除外间隙壁150。以下将经由多种实施方式一一叙述本发明方法的多种实施示例。

第一实施示例

请参考图1，本发明降低间隙壁高度方法中，首先提供位于基底101上的栅极结构110。栅极结构110包括栅极介电层120、栅极材料层130、视情况需要的内间隙壁160、中间隙壁140与外间隙壁150。基底101已经建立有适当的掺杂区域，例如浅掺杂区域102，或是一组源极/漏极掺杂区域103，或是源极/漏极掺杂区域103及浅掺杂区域102两者。中间隙壁140则紧邻栅极材料层130与栅极介电层120，并具有L型切面。外间隙壁150位于中间隙壁140上，又具有特殊的帆型切面。

其次，请参考图2A，进行氧化削减工艺。氧化削减工艺可以包括多个步骤，而在实质上不削减外间隙壁的宽度下，专门地尽量削减掉原本帆型的外间隙壁150，具有矩形切面，同时又尽量不伤害中间隙壁140。经过削减工艺后，外间隙壁150的顶面151就会低于栅极材料层130的顶面131，形成不连续的断面。

氧化工艺所使用的氧化剂可以为液态或是气态。液态的氧化剂可以为过氧化氢水溶液，优选为过氧化氢与硫酸的水溶液(SPM)。气态的氧化方式可以为氧气灰化步骤。削减工艺使用的蚀刻剂亦可以为液态或是气态。液态的蚀刻剂可以为湿蚀刻剂。例如，若中间隙壁140为氧化物时，外间隙壁150可以为氮化物。使用热磷酸，就可以有效降低外间隙壁150的垂直高度。

接着，请参考图3A，形成应力层170以覆盖栅极结构110以及外间隙壁150。应力层170可以为单层或是复合层结构。复合层结构可以是氮化硅与氧化硅所形成的复合层结构。然后，就可以经由应力层170，使用应力记忆技术(SMT)而施予快速高温退火(RTA)，使得栅极结构110下方的基底101，例如栅极沟道104具有产生适当大小与性质的应力，例如压缩应力或是伸张应力。然后，视情况需要，还可以移除应力层170，暴露出的部份基底101。

继续，请参考图4A，在氧化削减工艺之后还会进行其他已知的半导体工艺。例如，在移除应力层170之后，可以先在暴露出的基底101表面上形成一层自我对准的金属硅化物181。然后，形成覆盖栅极结构110与基底101的接触洞蚀刻停止层182(CESL)。再来，形成覆盖接触洞蚀刻停止层182的层间介电层183。接着，形成穿透层间介电层183与接触洞蚀刻停止层182的接触洞184。随后，还可以形成填满接触洞184的接触插塞185，作为位于层间介电层183中的源极/漏极103向外电连接的媒介。

第二实施示例

请参考图1，本发明降低间隙壁高度方法的第二实施示例中，首先提供位于基底101上的栅极结构110。栅极结构110包括栅极介电层120、栅极材料层130、中间隙壁140、外间隙壁150与视情况需要的内间隙壁160。基底101已经建立有适当的掺杂区域，例如浅掺杂区域102或是一组源极/漏极掺杂区域103或是源极/漏极掺杂区域103及浅掺杂区域102两者。中间隙壁140则紧邻栅极材料层130与栅极介电层120，并具有L型切面。外间隙壁150位于中间隙壁140上，又具有特殊的帆型切面。

本发明第二实施示例与第一实施示例的差异在于，在进行氧化削减工艺之前，先进行应力记忆技术(SMT)形成应力层170，使得栅极结构110下方的基底101，例如栅极沟道104具有产生适当大小与性质的应力，例如压缩应力或是伸张应力，如图2B所示。然后，移除应力层170，并在暴露出的基底101表面上形成一层自我对准的金属硅化物181，如图3B所示。

接下来，就可以进行氧化削减工艺。氧化削减工艺可以包括多个步骤，而在实质上不削减外间隙壁的宽度下，专门地尽量削减掉原本帆型的外间隙壁150，具有矩形切面，同时又尽量不伤害中间隙壁140。经过削减工艺后，外间隙壁的顶面就会低于栅极材料层的顶面，形成不连续的断面。

继续，还可以进行其他已知的半导体工艺。例如，前述的接触洞蚀刻停止层182、覆盖接触洞蚀刻停止层182的层间介电层183、穿透层间介电层183与接触洞蚀刻停止层182的接触洞184以及填满接触洞184的接触插塞185，作为位于层间介电层183中的源极/漏极103向外电连接的媒介。

第三实施示例

请参考图1，本发明降低间隙壁高度方法的第三实施示例中，首先提供位于基底101上的栅极结构110。栅极结构110包括栅极介电层120、栅极材料层130、中间隙壁140、外间隙壁150与视情况需要的内间隙壁160。基底101已经建立有适当的掺杂区域，例如浅掺杂区域102或是一组源极/漏极掺杂区域103或是源极/漏极掺杂区域103及浅掺杂区域102两者。中间隙壁140则紧邻栅极材料层130与栅极介电层120，并具有L型切面。外间隙壁150位于中间隙壁140上，又具有特殊的帆型切面。

本发明第三实施示例与第一实施示例的差异在于，虽然也会进行氧化削减工艺，但是在氧化削减工艺、应力记忆技术(SMT)与金属硅化物181完成之后，会先完全移除具有矩型切面的外间隙壁150，再进行其他已知的半导体工艺。例如，前述的接触洞蚀刻停止层182、覆盖接触洞蚀刻停止层182的层间介电层183、穿透层间介电层183与接触洞蚀刻停止层182的接触洞184以及填满接触洞184的接触插塞185，作为位于层间介电层183中的源极/漏极103向外电连接的媒介，如图4C所示。换句话说，在移除具有矩型切面的外间隙壁150之前，会先形成位于基底101表面上的金属硅化物181。可以使用如氧化削减工艺的方式来完全移除外间隙壁150。

第四实施示例

请参考图1，本发明降低间隙壁高度方法的第四实施示例中，首先提供位于基底101上的栅极结构110。栅极结构110包括栅极介电层120、栅极材料层130、中间隙壁140、外间隙壁150与视情况需要的内间隙壁160。基底101已经建立有适当的掺杂区域，例如浅掺杂区域102或是一组源极/漏极掺杂区域103或是源极/漏极掺杂区域103及浅掺杂区域102两者。中间隙壁140则紧邻栅极材料层130与栅极介电层120，并具有L型切面。外间隙壁150位于中间隙壁140上，又具有特殊的帆型切面。

本发明第四实施示例与前述实施示例的差异在于，形成金属硅化物181的步骤会在接触洞184完成之后才进行，所以也会依序进行氧化削减工艺，如图2A所示、应力记忆技术(SMT)、完全移除外间隙壁150、形成接触洞蚀刻停止层182、与形成覆盖接触洞蚀刻停止层182的层间介电层183，如图4B所示。

因此，与之前实施示例不同之处在于，金属硅化物181只会填在接触洞184中而不出现在其他区域。随后，才形成填满接触洞184的接触插塞185，使得金属硅化物181完全夹置于接触插塞185与源极/漏极掺杂区域103之间，如图4D所示。

经过以上本发明降低间隙壁高度方法的多种实施方式之后就可以得到一种半导体结构100。请参考图4A、图4B、图4C以及图4D，绘示本发明的半导体结构。本发明的半导体结构100包括基底101以及位于基底101上的栅极结构110。栅极结构110包括栅极介电层120、栅极材料层130、紧邻栅极材料层130与栅极介电层120，并具有L型切面的中间隙壁140、具有矩形切面的外间隙壁150、视情况需要直接接触栅极材料130与栅极介电层120的内间隙壁160、一组源极/漏极103、层间介电层183以及一组接触插塞185。

栅极介电层120直接位于基底101上，通常包括一或多种绝缘材料，例如氧化硅、氮化硅、氮氧化硅、高介电系数介电材料、金属氧化物。栅极材料层130则位于栅极介电层120上，通常包括一种导电材料或是替代材料，例如硅。替代材料可以方便在日后转换成金属栅极。有矩形切面的外间隙壁150的顶面151是以不连续的方式低于栅极材料层130的顶面131。外间隙壁150、内间隙壁160与中间隙壁140通常包括不同的绝缘材料，例如氮化硅、氮氧化硅与氧化硅。

另外，一组源极/漏极103位于基底101中，并邻近外间隙壁150。层间介电层183则同时覆盖基底101、栅极结构110与源极/漏极组103。填满接触洞184的接触插塞185则穿过层间介电层183，分别与栅极结构110与源极/漏极103电连接。

请注意，本发明的半导体结构100中外间隙壁150的宽度远大于本身的高度，优选地，外间隙壁150的高度愈小愈好，甚至于可以几乎不存在。另外，栅极结构110下方的基底101，例如栅极沟道104具有适当大小与性质的应力，例如压缩应力或是伸张应力。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等同变化与修饰，皆应属本发明的涵盖范围。

Claims (19)

1.一种半导体结构，包括：

基底；

栅极结构，位于该基底上，其包括：

栅极介电层，位于该基底上；

栅极材料层，位于该栅极介电层上；以及

具有矩形切面的外间隙壁，其中该外间隙壁的顶面低于该栅极材料层的顶面；

一组源极/漏极，位于该基底中并邻近该外间隙壁；以及

层间介电层，覆盖该基底、该栅极结构与该组源极/漏极。

2.如权利要求1的半导体结构，其中该外间隙壁的宽度大于该外间隙壁的高度。

3.如权利要求1的半导体结构，其中该外间隙壁的顶面以不连续的方式低于该栅极材料层的顶面。

4.如权利要求1的半导体结构，还包括：

接触洞蚀刻停止层，位于该基底上并具有应力。

5.如权利要求1的半导体结构，其中该栅极结构还包括：

内间隙壁，直接接触该栅极材料层与该栅极介电层。

6.如权利要求1的半导体结构，其中该栅极结构还包括：

中间隙壁，紧邻该栅极材料层与该栅极介电层，并具有L型切面。

7.一种降低间隙壁高度的方法，包括：

提供位于基底上的栅极结构，其包括：

栅极介电层，位于该基底上；

栅极材料层，位于该栅极介电层上；以及

外间隙壁，邻近该栅极材料层与该栅极介电层，并具有帆型切面；

以及

进行氧化削减工艺，在不削减该外间隙壁的宽度的情形下削减该外间隙壁的高度，使得该外间隙壁具有矩型切面。

8.如权利要求7降低间隙壁高度的方法，其中该氧化削减工艺包括使用湿蚀刻步骤与干蚀刻步骤中至少其一。

9.如权利要求7降低间隙壁高度的方法，其中该氧化削减工艺包括使用过氧化氢/硫酸的混合物以及氧气灰化步骤中至少其一。

10.如权利要求7降低间隙壁高度的方法，其中该外间隙壁的宽度削减量小于该外间隙壁的高度削减量的五分之一。

11.如权利要求7降低间隙壁高度的方法，其中该矩型切面的宽度大于该矩型切面的高度。

12.如权利要求7降低间隙壁高度的方法，在该氧化削减工艺之前还包括：

形成内间隙壁，其直接接触该栅极材料层；

进行浅掺杂步骤，而在该基底中形成浅掺杂区域；

形成中间隙壁，紧邻该栅极材料层与该栅极介电层，具有L型切面；以及

进行源极/漏极掺杂步骤，而在该基底中形成一组源极/漏极。

13.如权利要求7降低间隙壁高度的方法，在该氧化削减工艺之后还包括：

形成应力层以覆盖该栅极结构以及该外间隙壁；

经由该应力层，使得该栅极结构下方的该基底具有应力；以及

移除该应力层。

14.如权利要求13降低间隙壁高度的方法，还包括：

在移除具有该矩型切面的该外间隙壁之前，形成位于该基底上的金属硅化物。

15.如权利要求7降低间隙壁高度的方法，在该氧化削减工艺之前还包括：

形成应力层以覆盖该栅极结构以及该外间隙壁；

经由该应力层，使得该栅极结构下方的该基底具有应力；以及

移除该应力层。

16.如权利要求7降低间隙壁高度的方法，在该氧化削减工艺之后还包括：

形成接触蚀刻停止层，而覆盖该栅极结构；

形成层间介电层，而覆盖该接触蚀刻停止层；以及

形成接触插塞，以电连接位于该层间介电层中的该源极/漏极。

17.如权利要求16降低间隙壁高度的方法，还包括：

在形成该接触蚀刻停止层之前，移除具有该矩型切面的该外间隙壁；以及

在形成用以容置该接触插塞的接触洞之后，形成位于该基底上的金属硅化物。

18.如权利要求16降低间隙壁高度的方法，在形成该接触蚀刻停止层之前还包括：

形成位于该基底上的金属硅化物；以及

移除具有该矩型切面的该外间隙壁。

19.如权利要求7降低间隙壁高度的方法，其中该外间隙壁的顶面以不连续的方式低于该栅极材料层的顶面。

Images