CN102738214B - 一种能够有效防止电荷失衡的超结vdmos器件 - Google Patents
一种能够有效防止电荷失衡的超结vdmos器件 Download PDFInfo
- Publication number
- CN102738214B CN102738214B CN201210187423.XA CN201210187423A CN102738214B CN 102738214 B CN102738214 B CN 102738214B CN 201210187423 A CN201210187423 A CN 201210187423A CN 102738214 B CN102738214 B CN 102738214B
- Authority
- CN
- China
- Prior art keywords
- super
- energy level
- district
- deep energy
- junction structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种能够有效防止电荷失衡的超结VDMOS器件，属功率半导体器件领域。本发明在常规超结VDMOS的超结结构中与外延区（3）导电类型相反的柱区（4）中掺入深能级杂质（对N沟道器件，掺入施主杂质S、Se或Te；对于P沟道器件，掺入受主杂质In、Ti或Zn）。这些深能级施主杂质在常温下电离率比较低，可以忽略其对柱区（4）掺杂浓度的贡献，不影响器件的静态电荷平衡。当器件正向导通并工作在大电流下时，随着器件温度升高，上述深能级杂质的电离率将得到大幅提高，相当于降低了柱区（4）的掺杂水平，有效缓解了由于载流子流过外延区（3）所造成的超结结构电荷失衡导致的器件雪崩击穿电压下降，提高了器件可工作的电流范围，扩大了器件的正向安全工作区。
Description
技术领域
本发明属于功率半导体器件技术领域，涉及垂直双扩散金属氧化物半导体器件（VDMOS器件），尤其是具有超结结构（Super Junction）的VDMOS器件。
背景技术
目前，功率半导体器件的应用领域越来越广，可广泛地应用于DC-DC变换器、DC-AC变换器、继电器、马达驱动等领域。纵向双扩散金属氧化物半导体场效应晶体管（VDMOS）与双极型晶体管相比，具有开关速度快、损耗小、输入阻抗高、驱动功率小、频率特性好、跨导高度线性等优点，因而成为目前应用最为广泛的新型功率器件。但常规VDMOS器件也有其天生的缺点，即导通电阻随耐压的增长（Ron∝BV2.5）导致功耗的急剧增加。以超结VDMOS为代表的电荷平衡类器件的出现打破了这一“硅限（silicon limit）”，改善了导通电阻和耐压之间的制约关系（Ron∝BV1.3），可同时实现低通态功耗和高阻断电压，因此迅速在各种高能效场合取得应用，市场前景非常广泛。
基本的超结结构为交替的p柱和n柱，该结构有效的前提是p、n柱严格满足电荷平衡。在器件处于关断状态时，在反向偏压下，由于横向电场（x方向）和纵向电场（y方向）的相互作用，p柱区和n柱区将完全耗尽，耗尽区内纵向电场分布趋于均匀，因而理论上击穿电压仅仅依赖于耐压层的厚度，与掺杂浓度无关，耐压层掺杂浓度可以提高将近一个数量级，从而有效地降低了器件的导通电阻。电荷平衡是超结器件能够获得高耐压的前提。文献（Praveen N.Kondckar.Static Off State and Conduction State Charge Imbalance in theSuperjunction Power MOSFET.IEEE Conference on Convergent Technologies for Asia-PacificRegion.2003）的研究表明，当p柱区和n柱区的电荷失衡时，超结器件的耐压会大大降低，导致器件性能大大下降。
对于依靠反偏PN结承受高压的常规双扩散金属氧化物半导体器件（DMOS器件）来说，导通状态下的电流呈现饱和态势，直到器件发生雪崩击穿，其击穿电压并不随电流的增大而发生太大的变化。超结结构则不同，即使p柱区和n区的初始掺杂满足电荷平衡，当结构中流过大电流时，它会在一个较低的电压上发生雪崩击穿，雪崩击穿电压值有可能低至静态击穿电压值的一半，这是由于耐压层的动态电荷失衡造成的。大电流引入的瞬时附加载流子，打破了p柱区和n柱区的电荷平衡，改变了耐压层的电场分布，降低了器件的雪崩击穿电压，提前出现的雪崩大电流会造成器件温升，触发器件中的寄生效应，造成二次击穿引发器件失效。且电流越大，器件越容易发生雪崩击穿，限制了器件的正向安全工作区。文献（Bo Zhang,Zhenxue Xu and Alex Q.Huang,Analysis of the Forward Biased Safe Operating Area of the SuperJunction MOSFET,ISPSD 2000.May 22-25.Toulouse.France）指出，超结器件的正偏安全工作区小于常规DMOS器件。如果能找到有效的方法，缓解超结器件在大电流下的电荷失衡，将有效地提高超结器件的正向安全工作区。
发明内容
本发明提供一种动态电荷平衡的超结VDMOS器件，该器件能够实现超结结构中P区和N区的电荷动态平衡（不同工作温度下），有效防止超结器件在大电流下超结结构中P区和N区的电荷失衡，从而扩大器件的动态安全工作区。
本发明的核心思想是在传统超结VDMOS（如图1所示）的P型柱区4中，引入深能级施主杂质，这些深能级杂质在常温下电离率比较低，可以忽略其对P柱区掺杂浓度的贡献，因此不影响器件在常温下的静态电荷平衡。当器件正向导通并工作在大电流下时，随着器件温度升高，上述深能级施主杂质的电离率将得到大幅提高，电离的深能级施主杂质与P柱区的浅能级受主杂质补偿，相当于降低了P型柱区4的掺杂水平，有效缓解了由于大量带负电荷的电子流过N型柱区3，所造成的N型柱区3和P型柱区4电荷失衡导致的器件雪崩击穿电压下降，提高了器件可工作的电流范围，扩大了器件的正向安全工作区。
本发明技术方案如下：
一种能够有效防止电荷失衡的超结VDMOS器件，其基本结构如图2所示，包括N+衬底2、位于N+衬底2背面的金属化漏极电极1、位于N+衬底2正面的超结结构；所述超结结构由N-外延区3和P型柱区4相间形成；超结结构顶部两侧分别具有一个P型基区6，所述P型基区6分别与N-外延区3和P型柱区4相接触；每个P型基区6中具有一个N+源区7和一个P+体区8，N+源区7和P+体区8二者与金属化源极电极12相接触；栅氧化层9覆盖于两个P型基区6和它们之间的N-外延区3的表面，栅氧化层9上表面是多晶硅栅电极10，多晶硅栅电极10与金属化源极电极12之间是场氧化层11。所述超结结构的P型柱区4中掺入了深能级施主杂质5。
本发明的工作原理：
对于图1的常规超结器件，当满足电荷平衡，漏端电压很高时，超结DMOS器件体区完全耗尽。由耗尽近似可知：N型柱区3（即超结中的N-外延区3）中的电荷是由浅能级施主杂质（如：磷）提供的带有正电的施主杂质离子，电荷密度为qND +，P型柱区4中的电荷是由浅能级受主杂质（如：硼）提供的带有负电的受主杂质离子，电荷密度为qNA -，且ND×WN=NA×WP，WN和WP分别是N区和P区的宽度。如图3所示，当超结器件漏端电压很高且器件中流过大电流时，大量电子13从源区经N型柱区3流向漏区。由于电子带负电，而施主杂质离子带正电，因此N区中的电荷密度变为Qn=q（ND +-n），n为大电流引入的电子密度，而P区中的电荷密度仍为Qp=qNA -。因此Qp>Qn，P型柱区4和N型柱区3的电荷平衡被打破，改变了耐压层的电场分布，降低了器件的雪崩击穿电压。提前出现的雪崩大电流会造成器件温升，触发器件中由N+源区7、P型基区6和N型柱区3/N+衬底2组成的寄生NPN管开启，造成二次击穿引发器件失效。因此，常规超结DMOS器件的正向安全工作区较小，图4-a和图4-b分别是文献（Bo Zhang,Zhenxue Xu and Alex Q.Huang,Analysis ofthe ForwardBiased Safe Operating Area of the Super Junction MOSFET,ISPSD 2000.May 22-25.Toulouse.France）给出的常规超结VDMOS和常规VDMOS器件的正向安全工作区。
本发明在常规超结VDMOS器件超结中的P型柱区4内引入的深能级施主杂质，如图2所示。为了保证在常温下深能级施主杂质的电离率非常低，对器件常温下N型柱区3和P型柱区4间的电荷平衡没有影响，杂质能级至少位于导带底以下0.15eV。当器件漏端电压很高，并有较大电流流经N型柱区3时，器件的功耗很大，器件温度升高，硅的禁带宽度变窄，此时P型柱区4中引入的深能级施主杂质5的能级距离导带底的距离减小，电离率将大大增加，电离的深能级施主杂质与P柱区的浅能级受主杂质补偿，相当于降低了P型柱区4的掺杂水平，(
为电离的深能级施主杂质的密度)，缓解了常规超结器件中的电流产生的动态电流失衡效应。并且电流越大，器件温升越高时，深能级施主杂质的电离越强，对由电流产生的动态电流失衡效应的缓解作用越强，使得器件工作在较大的电流下时雪崩击穿电压得到提高，扩大了正向安全工作区。
关于深能级施主杂质的电离率随温度变化的规律，研究者已进行了大量的研究工作。图5是文献（《半导体中的深能级杂质》，A.G.米尔恩斯（美国）著，张月清等译，科学出版社，1981）中给出的一块同时含有浅能级受主杂质和深能级的施主杂质半导体，其电离的电子密度随温度的变化图。NA为浅受主杂质能级；ND1和ND2是深能级施主杂质的两个能级，ND1较浅，ND2较深。在温度较低时，NA和ND1能级电离，此时的掺杂水平为|NA-ND1|，随着温度的升高，ND2深能级上的电子电离，此时的掺杂浓度变为|NA-ND1-ND2|。因此，本发明提出的通过在P柱区掺杂深能级施主杂质，改变器件温升时P区的掺杂水平，在理论上可以实现。
P柱区掺杂的深能级施主杂质，可选取硫S、硒Se、碲Te等原子。文献（《半导体中的深能级杂质》，A.G.米尔恩斯（美国）著，张月清等译，科学出版社，1981）中指出：S在Si中至少具有3×1016cm-3的电活性固溶度，Se在Si中至少具有1015cm-3的电活性固溶度，Te在Si中至少具有3×1016cm-3的电活性固溶度。几种原子的电活性固溶度与常规超结VDMOS的P柱区掺杂浓度的数量级相当，因此利用这几种深能级施主杂质原子可以实现P柱区掺杂水平的改变。实验证明，硫S、硒Se、碲Te可在Si晶体生长中利用扩散引入或在Si晶体生长后利用离子注入引入。因此，本发明具有可行性。
为了验证本发明的有益效果，利用器件仿真软件medici进行了模拟仿真。图6-a是掺杂完全满足电荷平衡的常规超结器件的漏极电流与对应的漏源击穿电压，P柱区和n柱区的掺杂浓度分别为1×1016cm-3，P柱区和n柱区的宽度比为1:1；图6-b的仿真模拟了本发明提出的动态电荷平衡超结VDMOS的漏极电流与对应的漏源击穿电压，P柱区和n柱区的初始掺杂浓度分别为1×1016cm-3，P柱区和n柱区的宽度比为1:1。由于medici软件没有提供S、Se、Te等深能级杂质原子的模型，仿真在理论分析的基础上做了合理的近似处理，随电流增加将P柱区掺杂水平逐步调低，以模拟深能级杂质电离的效果。仿真表明在相同的开态电流下，动态电荷平衡超结VDMOS具有更高的击穿电压和更大的安全工作区。
附图说明
图1是传统超结VDMOS的剖面结构示意图。
图2是本发明提供的能够有效防止电荷失衡的超结VDMOS器件（N沟道）的剖面结构示意图。
图3是传统超结VDMOS在导通状态时流过N型外延区的电子流。
图1至图3中：1是金属化漏极电极、2是N+衬底、3是超结结构的N-外延区、4是超结结构的P型柱区、5是深能级杂质，6是P型基区、7是N+源区、8是P+体区、9是栅氧化层、10是多晶硅栅电极、11是场氧化层、12是金属化源极电极，13是流过N-外延区的电子流。
图4-a和图4-b分别是文献（Bo Zhang,Zhenxue Xu and Alex Q.Huang,Analysis of theForward Biased Safe Operating Area of the Super Junction MOSFET,ISPSD 2000.May 22-25.Toulouse.France）给出的常规超结VDMOS和常规VDMOS器件的正向安全工作区。
图5是文献（《半导体中的深能级杂质》，A.G.米尔恩斯（美国）著，张月清等译，科学出版社，1981）中给出的一块同时含有浅能级受主杂质和深能级的施主杂质半导体，其电离的电子密度随温度的变化图。NA为浅受主杂质能级；ND1和ND2是深能级施主杂质的两个能级，ND1较浅，ND2较深。
图6-a是medici模拟的掺杂完全满足电荷平衡的常规超结器件的的漏极电流与对应的漏源击穿电压，P柱区和n柱区的掺杂浓度分别为1×1016cm-3，P柱区和n柱区的宽度比为1:1。
图6-b模拟了本发明提出的能够有效防止电荷失衡的超结VDMOS器件的漏极电流与对应的漏源击穿电压，P柱区和n柱区的初始掺杂浓度分别为1×1016cm-3，P柱区和n柱区的宽度比为1:1。
图7是本发明提供的能够有效防止电荷失衡的超结VDMOS器件（P沟道）的剖面结构示意图。
具体实施方式
一种能够有效防止电荷失衡的超结VDMOS器件，其基本结构如图2所示，包括N+衬底2、位于N+衬底2背面的金属化漏极电极1、位于N+衬底2正面的超结结构；所述超结结构由N-外延区3和P型柱区4相间形成；超结结构顶部两侧分别具有一个P型基区6，所述P型基区6分别与N-外延区3和P型柱区4相接触；每个P型基区6中具有一个N+源区7和一个P+体区8，N+源区7和P+体区8二者与金属化源极电极12相接触；栅氧化层9覆盖于两个P型基区6和它们之间的N-外延区3的表面，栅氧化层9上表面是多晶硅栅电极10，多晶硅栅电极10与金属化源极电极12之间是场氧化层11。所述超结结构的P型柱区4中掺入了深能级施主杂质5。
所述深能级施主杂质能级至少位于导带底以下0.15eV，具体可以是S、Se或Te。
上述方案是一种N沟道的能够有效防止电荷失衡的超结VDMOS器件，同理本发明能够提供一种P沟道的能够有效防止电荷失衡的超结VDMOS器件（如图7所示）。
一种能够有效防止电荷失衡的超结VDMOS器件，其基本结构如图7所示，包括P+衬底2、位于P+衬底2背面的金属化漏极电极1、位于P+衬底2正面的超结结构；所述超结结构由P-外延区3和N型柱区4相间形成；超结结构顶部两侧分别具有一个N型基区6，所述N型基区6分别与P-外延区3和N型柱区4相接触；每个N型基区6中具有一个P+源区7和一个N+体区8，P+源区7和N+体区8二者与金属化源极电极12相接触；栅氧化层9覆盖于两个N型基区6和它们之间的P-外延区3的表面，栅氧化层9上表面是多晶硅栅电极10，多晶硅栅电极10与金属化源极电极12之间是场氧化层11。所述超结结构的N型柱区4中掺入了深能级受主杂质5。
所述深能级受主杂质能级至少位于价带底以上0.15eV，具体可以是In、Ti或Zn。
对于本发明提供的能够有效防止电荷失衡的超结VDMOS器件，其实现方法与常规VDMOS器件并无二致，只是在外延区生长、深槽刻蚀后外延生长超结结构的另一导电类型的柱区时同时掺入深能级杂质（也可以采用长时间扩散工艺实现深能级杂质的掺入）。对于N沟道器件而言，另一导电类型的柱区为P柱区，所掺入的深能级杂质为S、Se或Te；对于P沟道器件而言，另一导电类型的柱区为N柱区，所掺入的深能级杂质为In、Ti或Zn。
Claims (6)
1.一种能够有效防止电荷失衡的超结VDMOS器件，包括N+衬底（2）、位于N+衬底（2）背面的金属化漏极电极（1）、位于N+衬底（2）正面的超结结构；所述超结结构由N-外延区（3）和P型柱区（4）相间形成；超结结构顶部两侧分别具有一个P型基区（6），所述P型基区（6）分别与N-外延区（3）和P型柱区（4）相接触；每个P型基区（6）中具有一个N+源区（7）和一个P+体区（8），N+源区（7）和P+体区（8）二者与金属化源极电极（12）相接触；栅氧化层（9）覆盖于两个P型基区（6）和它们之间的N-外延区（3）的表面，栅氧化层（9）上表面是多晶硅栅电极（10），多晶硅栅电极（10）与金属化源极电极（12）之间是场氧化层（11）；其特征在于，所述超结结构的P型柱区（4）中掺入了深能级施主杂质（5）。
2.根据权利要求1所述的能够有效防止电荷失衡的超结VDMOS器件，其特征在于，所述深能级施主杂质（5）的能级至少位于导带底以下0.15eV。
3.根据权利要求2所述的能够有效防止电荷失衡的超结VDMOS器件，其特征在于，所述深能级施主杂质（5）为S、Se或Te。
4.一种能够有效防止电荷失衡的超结VDMOS器件，包括P+衬底（2）、位于P+衬底（2）背面的金属化漏极电极（1）、位于P+衬底（2）正面的超结结构；所述超结结构由P-外延区（3）和N型柱区（4）相间形成；超结结构顶部两侧分别具有一个N型基区（6），所述N型基区（6）分别与P-外延区（3）和N型柱区（4）相接触；每个N型基区（6）中具有一个P+源区（7）和一个N+体区（8），P+源区（7）和N+体区（8）二者与金属化源极电极（12）相接触；栅氧化层（9）覆盖于两个N型基区（6）和它们之间的P-外延区（3）的表面，栅氧化层（9）上表面是多晶硅栅电极（10），多晶硅栅电极（10）与金属化源极电极（12）之间是场氧化层（11）；其特征在于，所述超结结构的N型柱区（4）中掺入了深能级受主杂质（5）。
5.根据权利要求4所述的能够有效防止电荷失衡的超结VDMOS器件，其特征在于，所述深能级受主杂质（5）的能级至少位于导带底以下0.15eV。
6.根据权利要求5所述的能够有效防止电荷失衡的超结VDMOS器件，其特征在于，所述深能级受主杂质（5）为S、Se或Te。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210187423.XA CN102738214B (zh) | 2012-06-08 | 2012-06-08 | 一种能够有效防止电荷失衡的超结vdmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210187423.XA CN102738214B (zh) | 2012-06-08 | 2012-06-08 | 一种能够有效防止电荷失衡的超结vdmos器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102738214A CN102738214A (zh) | 2012-10-17 |
| CN102738214B true CN102738214B (zh) | 2014-06-18 |
Family
ID=46993390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210187423.XA Expired - Fee Related CN102738214B (zh) | 2012-06-08 | 2012-06-08 | 一种能够有效防止电荷失衡的超结vdmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102738214B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8866221B2 (en) * | 2012-07-02 | 2014-10-21 | Infineon Technologies Austria Ag | Super junction semiconductor device comprising a cell area and an edge area |
| CN103579353B (zh) * | 2013-11-27 | 2016-02-03 | 电子科技大学 | 一种具有p型辅助埋层的半超结vdmos |
| WO2018049434A2 (en) * | 2016-09-06 | 2018-03-15 | University Of South Africa | Optimised 650 nm silicon avalanche led |
| CN113314613A (zh) * | 2021-05-31 | 2021-08-27 | 电子科技大学 | 具有雪崩电荷渡越缓冲层的碳化硅mosfet器件及制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102184856A (zh) * | 2011-03-28 | 2011-09-14 | 电子科技大学 | 一种槽型纵向半导体器件的制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8580651B2 (en) * | 2007-04-23 | 2013-11-12 | Icemos Technology Ltd. | Methods for manufacturing a trench type semiconductor device having a thermally sensitive refill material |
| US7723172B2 (en) * | 2007-04-23 | 2010-05-25 | Icemos Technology Ltd. | Methods for manufacturing a trench type semiconductor device having a thermally sensitive refill material |
-
2012
- 2012-06-08 CN CN201210187423.XA patent/CN102738214B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102184856A (zh) * | 2011-03-28 | 2011-09-14 | 电子科技大学 | 一种槽型纵向半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102738214A (zh) | 2012-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104201206A (zh) | 一种横向soi功率ldmos器件 | |
| CN101553932A (zh) | 集成无闭锁绝缘栅极双极晶体管 | |
| CN103579351A (zh) | 一种具有超结埋层的横向扩散金属氧化物半导体器件 | |
| CN109103186B (zh) | 一种集成异质结续流二极管碳化硅槽栅mosfet | |
| CN102738214B (zh) | 一种能够有效防止电荷失衡的超结vdmos器件 | |
| CN102157560A (zh) | 一种高压ldmos器件 | |
| CN212907744U (zh) | 一种浅沟道超结mos半导体功率器件 | |
| CN109119419A (zh) | 一种集成肖特基续流二极管碳化硅槽栅mosfet | |
| Wang et al. | A novel trench-gated power MOSFET with reduced gate charge | |
| CN102263125B (zh) | 一种横向扩散金属氧化物功率mos器件 | |
| CN101771082A (zh) | 绝缘衬底上的硅基横向双扩散金属氧化物半导体器件 | |
| CN101431096A (zh) | 一种soi ligbt器件 | |
| CN102810567B (zh) | 一种动态电荷平衡的超结vdmos器件 | |
| CN106571388A (zh) | 具有resurf结构的横向扩散金属氧化物半导体场效应管 | |
| CN103441151B (zh) | 一种低正向压降的二极管 | |
| CN106887451A (zh) | 超结器件及其制造方法 | |
| CN103515444A (zh) | 一种槽栅功率mos器件 | |
| CN102593127B (zh) | 一种复合功率半导体器件 | |
| Duan et al. | REBULF super junction MOSFET with N+ buried layer | |
| CN103887332A (zh) | 一种新型功率半导体器件 | |
| CN209896067U (zh) | 一种超结功率dmos器件 | |
| CN102569404B (zh) | 低导通电阻的横向扩散mos半导体器件 | |
| CN102176469A (zh) | 一种具有p埋层的SOI nLDMOS器件单元 | |
| CN202736927U (zh) | 耗尽型功率半导体器件 | |
| CN102148254A (zh) | 深能级杂质电离碰撞晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: INSTITUTE OF ELECTRONIC AND INFORMATION ENGINEERIN Effective date: 20130326 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20130326 Address after: 611731 Chengdu province high tech Zone (West) West source Avenue, No. 2006 Applicant after: University of Electronic Science and Technology of China Applicant after: Institute of Electronic and Information Engineering In Dongguan, UESTC Address before: 611731 Chengdu province high tech Zone (West) West source Avenue, No. 2006 Applicant before: University of Electronic Science and Technology of China |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140618 Termination date: 20150608 |
|
| EXPY | Termination of patent right or utility model |