CN102714733A - 运动图像编码方法、运动图像解码方法、运动图像编码装置以及运动图像解码装置 - Google Patents

运动图像编码方法、运动图像解码方法、运动图像编码装置以及运动图像解码装置 Download PDF

Info

Publication number
CN102714733A
CN102714733A CN2010800618150A CN201080061815A CN102714733A CN 102714733 A CN102714733 A CN 102714733A CN 2010800618150 A CN2010800618150 A CN 2010800618150A CN 201080061815 A CN201080061815 A CN 201080061815A CN 102714733 A CN102714733 A CN 102714733A
Authority
CN
China
Prior art keywords
horizontal
macro blocks
vertical direction
wide
picture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800618150A
Other languages
English (en)
Other versions
CN102714733B (zh
Inventor
望月诚二
秋江一志
柴山哲也
岩田宪一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN102714733A publication Critical patent/CN102714733A/zh
Application granted granted Critical
Publication of CN102714733B publication Critical patent/CN102714733B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/129—Scanning of coding units, e.g. zig-zag scan of transform coefficients or flexible macroblock ordering [FMO]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

本发明的目的在于减轻用于保存周边宏块信息的存储器的存储容量的增大。运动图像编码方法使用编码处理装置对包含在水平方向的横宽比垂直方向的纵宽更大的横向画面的运动图像中的多个宏块（MB）进行编码。在进行编码时，编码（MB）的周边的多个完成编码的多个（MB）的信息保存在内置的信息保存存储器（204）中。在进行编码时，首先对在横向画面的横宽的左端排列于垂直方向的多个（MB）依次编码，其编码信息保存在信息保存存储器（204）中。之后，接着对在横向画面的横宽的左端的水平方向右邻排列于垂直方向的多个（MB）依次编码。

Description

运动图像编码方法、运动图像解码方法、运动图像编码装置以及运动图像解码装置
技术领域
本发明涉及运动图像编码方法、运动图像解码方法、运动图像编码装置以及运动图像解码装置，特别是涉及对减轻用于保存周边宏块信息的存储器的存储容量的增大有效的技术。
背景技术
称作MPEG-2的运动图像的一般压缩方式是以ISO/IEC 13818-2标准化的标准。MPEG-2基于如下原理：通过从视频流删除冗余的信息来削减视频存储容量和所需的频带宽。此外，MPEG是MovingPicture Experts Group（运动图像专家组）的简称。
MPEG-2的标准只规定有比特流的语法（压缩编码数据列的规则或者编码数据的比特流的结构方法）以及解码过程，因此是灵活的，能够在卫星广播/服务、有线电视、交互式电视、因特网等的各种状况中充分利用。
在MPEG-2的编码过程中，首先为了规定数字视频的各像素的颜色和亮度的成分，采样并量化视频信号。表示颜色和亮度的成分的值使用离散余弦变换（DCT：Discrete Cosine Transform）变换为频率值。通过DCT所获得的变换系数在图片的亮度和颜色中具有不同的频率。量化的DCT变换系数通过进一步压缩视频流的可变长度编码（VLC：Variable Length Coding）而编码。
在MPEG-2、MPEG-4、MPEG-4 AVC（H.264）等的国际标准运动图像编码方法中，为了使用时间方向的相关性来实现高编码效率而使用了帧间预测编码。在帧的编码模式中有不使用帧间的相关性而进行编码的I帧、根据过去编码的1帧进行预测的P帧、以及能够根据过去编码的2帧进行预测的B帧。
在该帧间预测编码中，从运动图像减去经过运动补偿的参考图像（预测图像），对该减法运算的预测残差进行编码。编码的处理包括DCT（离散余弦变换）等的正交变换、量化、可变长度编码的处理。运动补偿（运动补正）包括空间上移动帧间预测的参考帧的处理，运动补偿的处理是以被编码帧的块单位进行。在图像内容中没有运动的情况下，使用与没有移动的被预测像素相同位置的像素。在有运动的情况下，搜索最适合的块，将移动量设为运动向量。运动补偿的块，在MPEG-2的编码方法中为16像素×16像素/16像素×8像素的块，在MPEG-4的编码方法中为16像素×16像素/16像素×8像素/8像素×8像素的块，在MPEG-4 AVC（H.264）的编码方法中为16像素×16像素/16像素×8像素/8像素×16像素/8像素×8像素/8像素×4像素/4像素×8像素/4像素×4像素的块。
上述的编码处理针对每个影像画面（帧或者场）进行，将画面细分化的块（通常为16像素×16像素，在MPEG中称作宏块（MB））成为处理单位。即，针对要编码的每块从已经编码的参考图像选择最类似的块（预测图像），对编码图像（块）与预测图像的差分信号进行编码（正交变换、量化等）。画面内的编码的块与预测信号的相对位置之差称作运动向量。
下述非专利文献1公开了依据建议H.246/AVC的视频编码技术。建议H.246/AVC的视频编码由设计成有效地表现视频上下文（videocontext）的视频编码层（VCL：Video Coding Layer）、以及格式化视频的VCL表现并且为了各种的传输层、存储介质的传输而提供恰当的方法中的头信息的网络抽象层（NCL：Network AbstractionLayer）构成。
另外，下述非专利文献2公开了H.246/AVC的视频编码层（VCL）按照称作基于块的混合视频编码的方法。VCL设计由宏块（macroblock）、条（slice）、以及条块（slice block）构成，各图片分割为固定大小的多个宏块，各宏块包含作为亮度成分的16×16样本的四角形图片区域和与其相对应的两个色差成分的各个中的四角形样本区域。一个图片能够包含一个或者一个以上的条，各条在提供有效序列和图片参数集的意义下包含自己，条表现能够基本上不使用来自其它条的信息而解码，因此能够根据比特流和图片的区域的样本的值分析语法元素。然而，为了进行更完整的解码而在条边界中应用去块滤波器，需要来自其它条的几个信息。另外，各条与图片的其它条独立地进行编码、解码，因此条还能够用于并行处理的情况也在下述非专利文献2中公开。
此外，MPEG-2在国际电信联盟（ITU：InternationalTelecommunication Union）中标准化为H.262，另外被ISO/IEC承认为国际标准ISO/IEC 13818-2。而且，MPEG-4被ISO/IEC承认为国际标准ISO/IEC 14496-2。另外而且，MPEG-4 AVC（Advanced VideoCoding：进阶视频编码）在国际电信联盟（ITU）中标准化为H.264，另外被ISO/IEC承认为国际标准ISO/IEC 14496-10。
（现有技术文献）
非专利文献1:Thomas Wiegand et al，“Overview of theH.264/AVC Video Coding Standard”，IEEE TRANSACTIONS ONCIRCUITS AND SYSTEMS FOR VIDEO TECHNOLOGY，JULY2003，PP.1-19．
非专利文献2:GARY J.SULLIVAN et al，“VideoCompression-From Concept to the H.264/AVCS tandard”，PROCEEDING OF THE IEEE，VOL.93、No.1，JANUARY 2005、PP.18-31．
发明内容
（发明要解决的问题）
本发明人等在本发明之前对下一代的国际标准运动图像编码方式进行了研究开发。
另一方面，如上述那样在编码处理中I帧、P帧或者B帧的一张影像画面分割为多个称作宏块（MB）的小区域，从位于一张影像画面的左上的宏块（MB）开始按照显示的光栅扫描的顺序向右方向以及下方向的多个宏块（MB）依次执行编码处理。在运动图像编码中，利用运动图像画面内的宏块（MB）的空间上的相关关系来压缩运动图像信息。即，在处理一个宏块（MB）时，根据其周边的宏块（一张影像画面的上方向以及左方向的宏块）的信息预测所处理的一个宏块（MB）的信息，在运动图像编码处理中只对与预测信息的差分进行编码。
例如，在MPEG-4的帧内编码处理中，以作为块的像素信息的DCT系数的DC成分以及AC成分来执行块间预测。另外在MPEG-4AVC（H.264/AVC）的块间预测中，以DCT变换处理后的块的像素值的DC成分以及AC成分执行块间预测。
另外在MPEG-4和MPEG-4 AVC（H.264/AVC）的编码处理的用于运动向量检测的运动预测中，执行被编码帧的编码对照块与参考帧的多个块的块匹配。在进行块匹配时，以最先搜索出的4像素精度运动向量的一个宏块（MB）的周边的多个宏块（MB）执行二像素精度运动向量的搜索和一像素精度运动向量的搜索来检测最终的运动向量。
另外而且，在用于减少依据MPEG-4 AVC（H.264/AVC）进行图像解码时产生的块失真的去块滤波器处理中，需要对块边界的左右合计8像素以及上下合计8像素执行按照规定的运算式的滤波器处理并重写左右合计8像素和上下合计8像素。
另一方面，使用于电视广播、影像记录等的运动图像的图像大小保持着变大的倾向，近年来高精细HD（High Definition：高清晰度）大小的1920像素×1080像素成为主流。因而，推测今后的运动图像的图像大小为4K×2K大小的4096像素×2048像素、8K×4K大小的8192像素×4096像素等的超高精细图像也逐渐普及。
处于这种图像大小变大的倾向的下一代运动图像编码方式需要与上述的超高精细图像相对应。另外，在运动图像编码处理和运动图像解码处理中，如上述那样需要被处理宏块（MB）的周边的多个宏块（MB）的信息。因而，在由系统大规模半导体集成电路（系统LSI）构成的运动图像编码/解码处理装置的半导体芯片中，需要集成保存周边宏块信息的内置存储器（片上SRAM）。一般在由系统LSI构成的运动图像编码/解码处理装置的半导体芯片中连接由同步动态随机存取存储器（SDRAM）等构成的外部存储器。在该外部存储器中能够保存编码处理或者解码处理前的运动图像数据以及编码处理或者解码处理后的运动图像数据。但是，该外部存储器在保存周边宏块信息时存取速度变慢，因此周边宏块信息保存在内置存储器（片上SRAM）。另一方面，需要保存在内置存储器（片上SRAM）的周边宏块信息量与图像大小的增大相对应地增加，与此相对，内置存储器（片上SRAM）的存储容量有限制，这些问题通过本发明人等的研究得到明确。
本发明是通过如以上那样由本发明人等在本发明之前进行研究的结果所作出的。
因而，本发明的目的在于减轻用于保存周边宏块信息的存储器的存储容量的增大。
本发明的所述目的以及其它目的、新特征将根据本说明书的描述以及附图而变得明确。
（解决问题所采用的方案）
简单说明本申请公开的发明中的代表性实施方式如下。
即，本发明的代表性实施方式是一种运动图像编码方法，使用编码处理装置（201）对包含在水平方向的横宽比垂直方向的纵宽更大的横向画面的运动图像中的多个宏块（MB）进行编码。
在进行所述多个宏块的编码时，要编码的宏块（MB）的周边的多个完成编码的多个宏块（MB）的信息保存在内置于所述编码处理装置的信息保存存储器（204）。
在进行所述多个宏块的所述编码时，首先通过对在所述横向画面的所述横宽的左端排列于所述垂直方向的多个宏块（MB）依次编码，在所述左端排列于所述垂直方向的所述多个宏块（MB）的编码信息保存在所述信息保存存储器（204）。
上述实施方式的特征在于：在对排列于所述垂直方向的所述多个宏块进行编码之后，接着对在所述横向画面的所述横宽的所述左端的水平方向右邻排列于所述垂直方向的多个宏块（MB）依次编码（参考图3、图4、图5）。
（发明的效果）
简单说明根据本申请公开的发明中的代表性实施方式所获得的效果如下。
即，根据本发明，能够减轻用于保存周边宏块信息的存储器的存储容量的增大。
附图说明
图1是说明本发明的实施方式1的运动图像编码/解码处理方式中的层次结构的图。
图2是表示根据图1所示的本发明的实施方式1的运动图像编码方式编码的编码视频流的结构的图。
图3是表示本发明的实施方式1的运动图像的编码/解码处理的处理过程的流程图。
图4是表示通过图3的流程图所示的本发明的实施方式1的运动图像的编码/解码处理的处理过程依次处理一张影像画面的配置于二维宏块坐标（x，y）的多个宏块（MB）的情况的图。
图5是表示能够执行图3的流程图所示的本发明的实施方式1的运动图像的编码/解码处理的处理过程的本发明的实施方式1的运动图像编码/解码处理装置的结构的图。
图6是表示图5所示的本发明的实施方式1的运动图像编码/解码处理装置作为解码处理装置进行动作时提供的运动图像编码比特流的数据数组的图。
图7是表示在执行不同于本发明的以往的编码处理的情况下的处理对象宏块（MB）401与用于处理对象宏块（MB）401的预测的四个周边宏块（MB）402~405的关系的图。
图8是表示在执行由图1~图6说明的本发明的实施方式1的运动图像的编码/解码处理的处理过程的情况下的处理对象宏块（MB）401与用于处理对象宏块（MB）401的预测的四个周边宏块（MB）406~409的关系的图。
图9是表示按照以往的编码处理从位于一张影像画面的左上的宏块（MB）开始以显示的光栅扫描的顺序首先向右方向接着向下方向依次执行多个宏块（MB）的编码处理的情况的图。
图10是表示按照由图1~图6说明的本发明的实施方式1的编码处理从位于一张影像画面的左上的宏块（MB）开始首先向下方向接着向右方向依次执行多个宏块（MB）的编码处理的情况的图。
图11是表示按照以往的编码处理对MPEG-4 AVC（H.264）的编码方式所引入的宏块自适应型的帧/场预测模式的两列的宏块（MB）的对进行编码的情况的图。
图12是表示按照由图1~图6说明的本发明的实施方式1的编码处理对MPEG-4 AVC（H.264）的编码方式所引入的宏块自适应型的帧/场预测模式的宏块（MB）的对进行编码的情况的图。
图13是表示本发明的实施方式2的运动图像编码/解码处理装置的结构的图。
图14是表示本发明的实施方式3的运动图像编码/解码处理装置的结构的图。
图15是表示本发明的实施方式4的运动图像编码/解码处理装置的结构的图。
图16是表示能够作为图5所示的本发明的实施方式1的运动图像编码/解码处理装置201的宏块编码/解码处理部203、或者图13所示的本发明的实施方式2的编码装置701的编码处理部704和解码装置711的解码处理部714、或者图14所示的本发明的实施方式3的编码装置901的编码处理部904和解码装置1911的解码处理部1914、或者图15所示的本发明的实施方式4的编码装置1301的编码处理部1304和解码装置1311的解码处理部1914而使用的本发明的实施方式5的运动图像处理装置1750的结构的图。
具体实施方式
1．实施方式的概要
首先，针对本申请公开的发明的代表性实施方式说明概要。在关于代表性实施方式的概要说明中附加括弧而参考的附图的参考标记只不过例示了包含在附加该参考标记的结构要素的概念中的单元。
[1]本发明的代表性实施方式是一种运动图像编码方法，使用编码处理装置（201）对包含在水平方向的横宽比垂直方向的纵宽更大的横向画面的运动图像中的多个宏块（MB）进行编码，该运动图像编码方法的特征在于：
在进行所述多个宏块的编码时，将要编码的宏块（MB）的周边的多个完成编码的多个宏块（MB）的信息保存在内置于所述编码处理装置的信息保存存储器（204）中，
在进行所述多个宏块的所述编码时，首先通过对在所述横向画面的所述横宽的左端排列于所述垂直方向的多个宏块（MB）依次编码，将在所述左端排列于所述垂直方向的所述多个宏块（MB）的编码信息保存在所述信息保存存储器（204）中，
在对排列于所述垂直方向的所述多个宏块进行编码之后，接着对在所述横向画面的所述横宽的所述左端的水平方向右邻排列于所述垂直方向的多个宏块（MB）依次编码（参考图3、图4、图5）。
根据所述实施方式，能够减轻用于保存周边宏块信息的存储器的存储容量的增大。
在优选的实施方式中，其特征在于：在对在所述左端的所述水平方向右邻排列于所述垂直方向的所述多个宏块（MB）依次编码时，使用保存在所述信息保存存储器（204）中的在所述左端排列于所述垂直方向的所述多个宏块（MB）的所述编码信息（参考图3、图4、图5）。
在其它优选的实施方式中，其特征在于：在对排列于所述垂直方向的所述多个宏块的各宏块进行编码之后，通过所述编码处理装置（201）判定所述各宏块是否为位于所述纵宽的下端或者上端的最后或者最初的宏块（参考图3：步骤104）。
更优选的实施方式，其特征在于：在对在所述横向画面的所述横宽的所述左端的所述水平方向右邻排列于所述垂直方向的所述多个宏块（MB）进行编码之后，通过所述编码处理装置（201）判定经过编码的所述多个宏块（MB）是否为位于所述横宽的右端的最后的多个宏块（参考图3：步骤106）。
在其它更优选的实施方式中，其特征在于：在通过所述编码处理装置（201）判定为所述各宏块不是位于所述纵宽的所述下端或者所述上端的所述最后或者所述最初的宏块的情况下，显示在所述左端的所述垂直方向接下来编码的宏块的位置的垂直方向计数器（205）的计数值递增1（参考图3：步骤105）。
具体的实施方式，其特征在于：在通过所述编码处理装置（201）判定为经过编码的所述多个宏块（MB）不是位于所述横宽的所述右端的所述最后的多个宏块的情况下，显示在所述横向画面的所述横宽的所述水平方向接下来编码的多个宏块的位置的水平方向计数器（207）的计数值递增1（参考图3：步骤107）。
[2]本发明的其它观点的代表性实施方式是一种运动图像解码方法，使用解码处理装置（201）对包含在水平方向的横宽比垂直方向的纵宽更大的横向画面的运动图像中的多个宏块（MB）进行解码，该运动图像解码方法的特征在于：
在进行所述多个宏块的解码时，将要解码的宏块（MB）的周边的多个解码完成的多个宏块（MB）的信息保存在内置于所述解码处理装置的信息保存存储器（204）中，
在进行所述多个宏块的所述解码时，首先通过对在所述横向画面的所述横宽的左端排列于所述垂直方向的多个宏块（MB）依次解码，将在所述左端排列于所述垂直方向的所述多个宏块（MB）的解码信息保存在所述信息保存存储器（204）中，
在对排列于所述垂直方向的所述多个宏块解码之后，接着对在所述横向画面的所述横宽的所述左端的水平方向右邻排列于所述垂直方向的多个宏块（MB）依次解码（参考图3、图4、图5）。
根据所述实施方式，能够减轻用于保存周边宏块信息的存储器的存储容量的增大。
在优选的实施方式中，其特征在于：在对在所述左端的所述水平方向右邻排列于所述垂直方向的所述多个宏块（MB）依次解码时，使用保存在所述信息保存存储器（204）中的在所述左端排列于所述垂直方向的所述多个宏块（MB）的所述解码信息（参考图3、图4、图5）。
在其它优选的实施方式中，其特征在于：在对排列于所述垂直方向的所述多个宏块的各宏块解码之后，通过所述解码处理装置（201）判定所述各宏块是否为位于所述纵宽的下端或者上端的最后或者最初的宏块（参考图3：步骤104）。
更优选的实施方式，其特征在于：在对在所述横向画面的所述横宽的所述左端的所述水平方向右邻排列于所述垂直方向的所述多个宏块（MB）解码之后，通过所述解码处理装置（201）判定经过解码的所述多个宏块（MB）是否为位于所述横宽的右端的最后的多个宏块（参考图3：步骤106）。
在其它更优选的实施方式中，其特征在于：在通过所述解码处理装置（201）判定为所述各宏块不是位于所述纵宽的所述下端或者所述上端的所述最后或者所述最初的宏块的情况下，显示在所述左端的所述垂直方向接下来解码的宏块的位置的垂直方向计数器（205）的计数值递增1（参考图3：步骤105）。
具体的实施方式，其特征在于：在通过所述解码处理装置（201）判定为经过解码的所述多个宏块（MB）不是位于所述横宽的所述右端的所述最后的多个宏块的情况下，显示在所述横向画面的所述横宽的所述水平方向接下来解码的多个宏块的位置的水平方向计数器（207）的计数值递增1（参考图3：步骤107）。
[3]本发明的代表性的其它实施方式是一种运动图像编码处理装置（201），为了对包含在水平方向的横宽比垂直方向的纵宽更大的横向画面的运动图像中的多个宏块（MB）进行编码而具备编码处理部（203）和信息保存存储器（204），该运动图像编码处理装置的特征在于：
在进行所述编码处理部（203）的所述多个宏块的编码时，将要编码的宏块（MB）的周边的多个编码完的多个宏块（MB）的信息保存在所述信息保存存储器（204）中，
在进行所述多个宏块的所述编码时，首先通过对在所述横向画面的所述横宽的左端排列于所述垂直方向的多个宏块（MB）由所述编码处理部（203）依次编码，将在所述左端排列于所述垂直方向的所述多个宏块（MB）的编码信息通过所述编码处理部（203）保存在所述信息保存存储器（204）中，
在对排列于所述垂直方向的所述多个宏块进行编码之后，接着对在所述横向画面的所述横宽的所述左端的水平方向右邻排列于所述垂直方向的多个宏块（MB）通过所述编码处理部（203）依次编码（参考图3、图4、图5）。
根据所述实施方式，能够减轻用于保存周边宏块信息的存储器的存储容量的增大。
在优选的实施方式中，其特征在于：在所述左端的所述水平方向右邻排列于所述垂直方向的所述多个宏块（MB）通过所述编码处理部（203）依次编码时，使用保存在所述信息保存存储器（204）中的在所述左端排列于所述垂直方向的所述多个宏块（MB）的所述编码信息（参考图3、图4、图5）。
在其它优选的实施方式中，其特征在于：在对排列于垂直方向的所述多个宏块的各宏块（MB）编码之后，通过所述运动图像编码处理装置（201）判定所述各宏块是否为位于所述纵宽的下端或者上端的最后或者最初的宏块（参考图3：步骤104）。
另外的其它优选的实施方式，其特征在于：在对在所述横向画面的所述横宽的所述左端的所述水平方向右邻排列于所述垂直方向的所述多个宏块（MB）进行编码之后，通过所述运动图像编码处理装置判定经过编码的所述多个宏块（MB）是否为位于所述横宽的右端的最后的多个宏块（参考图3：步骤106）。
另外的其它优选的实施方式的所述运动图像编码处理装置（201），其特征在于：还具备显示在所述垂直方向接下来编码的宏块的位置的垂直方向计数器（205）（参考图5），
所述运动图像编码处理装置（201）在通过所述运动图像编码处理装置（201）判定为所述各宏块不是位于所述纵宽的所述下端或者所述上端的所述最后或者所述最初的宏块的情况下，所述垂直方向计数器（205）的计数值递增1（参考图3：步骤105）。
另外的其它优选的实施方式的所述运动图像编码处理装置（201），其特征在于：还具备显示在所述水平方向接下来编码的多个宏块的位置的水平方向计数器（207）（参考图5），
在通过所述运动图像编码处理装置（201）判定为经过编码的所述多个宏块（MB）不是位于所述横宽的所述右端的所述最后的多个宏块的情况下，所述水平方向计数器（207）的计数值递增1（参考图3：步骤107）。
更优选的实施方式的所述运动图像编码处理装置（201），其特征在于：设为能够与能够保存包含所述横向画面的所述运动图像中的所述多个宏块的图像存储器（702、902、1302）连接，
所述运动图像编码处理装置（201）设为能够在所述图像存储器保存了在所述横向画面的所述纵宽的所述上端排列于所述水平方向的多个宏块（1、2、3、4）之后，接着将在所述横向画面的所述纵宽的所述上端的垂直方向下邻排列于所述水平方向的多个宏块保存在所述图像存储器（5、6、7、8）中（参考图13、图14、图15）。
在其它更优选的实施方式中，其特征在于：所述运动图像编码处理装置（701）还具备图像旋转部（703），该图像旋转部（703）在从所述图像存储器读出所述横向画面并将图像进行90°旋转之后向所述图像存储器写入所生成的旋转图像，设为能够读出保存在所述图像存储器中的旋转图像并提供给所述编码处理部（704）（参考图13）。
在另外的其它更优选的实施方式中，其特征在于：所述运动图像编码处理装置（201）还具备设为能够连接于所述图像存储器的图像存储器接口（903、906、1303、1306、1309），
所述图像存储器接口设为能够在从所述图像存储器读出在所述横向画面的所述横宽的所述左端排列于所述垂直方向的所述多个宏块（9、5、1）并提供给所述编码处理部（904、1304）之后，接着读出在所述横向画面的所述横宽的所述左端的水平方向右邻排列于所述垂直方向的多个宏块（10、6、2）并提供给所述编码处理部（904、1304）（参考图14、图15）。
另外的其它更优选的实施方式的所述运动图像编码处理装置，其特征在于：还具备图像读出地址生成部（906、1306），该图像读出地址生成部（906、1306）设为能够在从所述图像存储器读出在所述横向画面的所述横宽的所述左端排列于所述垂直方向的所述多个宏块（9、5、1）并提供给所述编码处理部（904、1304）之后，接着读出在所述横向画面的所述横宽的所述左端的水平方向右邻排列于所述垂直方向的多个宏块（10、6、2）并提供给所述编码处理部（904、1304）（参考图14、图15）。
具体实施方式的所述运动图像编码处理装置，其特征在于：还具备图像旋转部（903、1303），该图像旋转部（903、1303）设为能够生成将按照从所述图像读出地址生成部生成的地址从所述图像存储器读出的所述多个宏块的各宏块进行了大致90°旋转的旋转图像并提供给所述编码处理部（参考图14、图15）。
最具体的实施方式的所述运动图像编码处理装置，其特征在于：所述编码处理部（704、904、1304）包含可变长度编码部、正交变换器/量化器以及运动预测部的各动作功能（参考图16）。
[4]本发明的代表性的另外的其它实施方式是一种运动图像解码处理装置（201），为了对包含在水平方向的横宽比垂直方向的纵宽更大的横向画面的运动图像中的多个宏块（MB）进行解码而具备解码处理部（203）和信息保存存储器（204），该运动图像解码处理装置（201）的特征在于：
在所述解码处理部（203）进行所述多个宏块的解码时，将要解码的宏块（MB）的周边的多个解码完的多个宏块（MB）的信息保存在所述信息保存存储器（204）中，
在进行所述多个宏块的所述解码时，首先通过对在所述横向画面的所述横宽的左端排列于所述垂直方向的多个宏块（MB）由所述解码处理部（203）依次解码，将在所述左端排列于所述垂直方向的所述多个宏块（MB）的解码信息通过所述解码处理部（203）保存在所述信息保存存储器（204）中，
在对排列于所述垂直方向的所述多个宏块进行解码之后，接着对在所述横向画面的所述横宽的所述左端的水平方向右邻排列于所述垂直方向的多个宏块（MB）通过所述解码处理部（203）依次解码（参考图3、图4、图5）。
根据所述实施方式，能够减轻用于保存周边宏块信息的存储器的存储容量的增大。
在优选的实施方式中，其特征在于：在所述左端的所述水平方向右邻排列于所述垂直方向的所述多个宏块（MB）通过所述解码处理部（203）依次解码时，使用保存在所述信息保存存储器（204）中的在所述左端排列于所述垂直方向的所述多个宏块（MB）的所述解码信息（参考图3、图4、图5）。
在其它优选的实施方式中，其特征在于：在对排列于所述垂直方向的所述多个宏块的各宏块（MB）进行解码之后，通过所述运动图像解码处理装置（201）判定所述各宏块是否为位于所述纵宽的下端或者上端的最后或者最初的宏块（参考图3：步骤104）。
另外的其它优选的实施方式，其特征在于：在对在所述横向画面的所述横宽的所述左端的所述水平方向右邻排列于所述垂直方向的所述多个宏块（MB）进行解码之后，通过所述运动图像解码处理装置（201）判定经过解码的所述多个宏块（MB）是否为位于所述横宽的右端的最后的多个宏块（参考图3：步骤106）。
另外的其它优选的实施方式的所述运动图像解码处理装置（201），其特征在于：所述运动图像解码处理装置（201）还具备显示在所述垂直方向接下来解码的宏块（MB）的位置的垂直方向计数器（205）（参照图5），
在通过所述运动图像解码处理装置（201）判定为所述各宏块不是位于所述纵宽的所述下端或者所述上端的所述最后或者所述最初的宏块的情况下，所述垂直方向计数器（205）的计数值递增1（参考图3：步骤105）。
另外的其它优选的实施方式的所述运动图像解码处理装置（201），其特征在于：所述运动图像解码处理装置（201）还具备显示在所述水平方向接下来解码的多个宏块的位置的水平方向计数器（207）（参考图5），
在通过所述运动图像解码处理装置（201）判定为经过解码的所述多个宏块（MB）不是位于所述横宽的所述右端的所述最后的多个宏块的情况下，所述水平方向计数器（207）的计数值递增1（参考图3：步骤107）。
另外的其它优选的实施方式的所述运动图像解码处理装置（711、911、1311），其特征在于：所述运动图像解码处理装置（711、911、1311）设为能够与能够保存所述多个宏块的图像存储器（712、912、1312）连接。
在另外的其它优选的实施方式中，其特征在于：所述运动图像编码处理装置（711）还具备图像旋转部（713），该图像旋转部（713）从所述图像存储器读出所述横向画面并将图像进行90°旋转之后向所述图像存储器写入所生成的旋转图像（参考图13）。
更优选的实施方式的所述运动图像编码处理装置（911、1311），其特征在于：所述运动图像编码处理装置（911、1311）还具备能够提供运动图像编码信号的外部接口（913、916、918、1313、1316、1318），
所述外部接口设为能够将包含在所述运动图像编码信号中的在所述横向画面的所述横宽的所述左端排列于所述垂直方向的所述多个宏块（9、5、1）提供给所述解码处理部（914、1314）之后，接着将包含在所述运动图像编码信号中的在所述横向画面的所述横宽的所述左端的水平方向右邻排列于所述垂直方向的多个宏块（10、6、2）提供给所述解码处理部，
所述运动图像解码处理装置在对包含在从所述外部接口提供的所述运动图像编码信号中的在所述横向画面的所述横宽的所述左端排列于所述垂直方向的所述多个宏块进行解码处理之后，接着对包含在从所述外部接口提供的所述运动图像编码信号中的在所述横向画面的所述横宽的所述左端的水平方向右邻排列于所述垂直方向的多个宏块进行解码处理，
所述运动图像解码处理装置设为能够与能够保存水平方向的横宽比垂直方向的纵宽更大的解码运动图像信息的图像存储器（912、1312）连接，
所述运动图像解码处理装置设为能够将所述横向画面的所述横宽的所述左端排列于所述垂直方向的所述多个宏块的解码处理信息保存在所述图像存储器的第一存储区域（9、5、1）之后，接着将包含在所述运动图像编码信号中的在所述横向画面的所述横宽的所述左端的水平方向右邻排列于所述垂直方向的所述多个宏块的解码处理信息保存在所述图像存储器的第二存储区域（10、6、2），
所述图像存储器的所述第一存储区域和所述第二存储区域分别与在水平方向的显示横宽比垂直方向的显示纵宽更大的横向的运动图像显示画面的所述显示横宽的左端排列于所述垂直方向的多个图像信息和在所述显示横宽的所述左端的水平方向右邻排列于所述垂直方向的多个图像信息相对应（参考图14、图15）。
在其它更优选的实施方式中，其特征在于：所述运动图像解码处理装置还具备图像写入地址生成部（918、1318），该图像写入地址生成部（918、1318）设为能够将在所述横向画面的所述横宽的所述左端排列于所述垂直方向的所述多个宏块的解码处理信息保存在所述图像存储器的所述第一存储区域之后，接着将包含于所述运动图像编码信号中的在所述横向画面的所述横宽的所述左端的水平方向右邻排列于所述垂直方向的所述多个宏块的解码处理信息保存在所述图像存储器的所述第二存储区域（参考图14、图15）。
在具体的实施方式中，其特征在于：所述外部接口设为能够生成将包含在所述运动图像编码信号中的在所述多个宏块大致进行90°旋转的旋转图像并提供给所述解码处理部（参考图14、图15）。
在最具体的实施方式的所述运动图像解码处理装置中，所述解码处理部（714、914、1314）包含可变长度解码部、逆量化器/逆正交变换器以及运动补偿部的各动作功能（参考图16）。
2．实施方式的详细
接着，进一步详述实施方式。此外，在用于说明用于实施发明的最优方式的所有附图中，对于具有与上述的图中相同的功能的部件附加相同的标记并省略其重复说明。
[实施方式1]
《运动图像编码/解码处理方式中的层次结构》
图1是说明本发明的实施方式1的运动图像编码/解码处理方式中的层次结构的图。
如图1所示，本发明的实施方式1的运动图像编码方式具有从与运动图像的整体相对应的序列（Sequence）10至离散余弦变换（DCT：Discrete Cosine Transform）的处理单位的块（Block）15、16、17为止的六层次的结构。即，第一层次是序列（Sequence）10，第二层次是图片组（GOP）11，第三层次是图片（Picture）12，第四层次是条（Slice）13，第五层次是宏块（Macro-block）14，第6层次是块（Block）15、16、17。包含在图片组（GOP）11中的图片（Picture）12的数量或者包含在条（Slice）13中的宏块（Macro-block）14的数量比较灵活。
如图1所示，成为第三层次的图片（Picture）12的运动图像的画面纵宽比运动图像的画面横宽还短的横向的画面。在以往的MPEG-2的运动图像编码方式/解码处理方式中，第四层次的条（Slice）13配置于第三层次的图片（Picture）12的横宽方向，第五层次的宏块（MB）14也在配置于横宽方向的第四层次的条13的内部在横宽方向依次进行编码或者解码的处理。与此相对，在本发明的实施方式1的运动图像编码方式中，第四层次的条（Slice）13配置于第三层次的图片（Picture）12的纵宽方向，第五层次的宏块（MB）14也在配置于纵宽方向的第四层次的条13的内部如虚线的箭头所示在纵宽方向依次进行编码或者解码的处理。
《编码视频流的结构》
图2是表示根据图1所示的本发明的实施方式1的运动图像编码方式编码的编码视频流的结构的图。
图2所示的视频流成为序列级211、图片组（GOP）级221、图片级231、条级241、宏块（MB）级251的不同级重叠的层次。因而，接下来的各级成为以往的各级的一部分。序列级211是序列的连续，各序列包含有多个图片组（GOP）的组。图片组（GOP）级221的组是图片的组的连续，各GOP包含有一个或者多个图片。图片级231是图片（包含I帧、P帧、B帧）的连续，各图片230包含有一个或者多个条240。条级242是条240的连续，各条240包含一个或者多个宏块250。宏块（MB）级251是宏块的连续。
为了对图2所示的视频流进行解码需要与视频流有关的可靠的信息，通常该信息包含在包含于视频流中的头。因而，视频流的各级的数据的各块一般具有包含与视频流的编码和解码相关的关联信息的头。例如，在序列级211中序列210具有序列头212，在GOP级221中GOP220具有GOP头222，在图片级231中图片230具有图片头232，在条级241中条240具有条头242，在MB级251中宏块（MB）250具有宏块（MB）头252。
序列头212包含有称作水平大小（horizontal_size）的图片12的宽度、称作垂直大小（vertical_size）的图片12的高度、以及称作纵横比信息（aspect_ratio_information）的像素的纵横比等的信息。
GOP头222包含有称作时间码（time_code）的参数和记述称作关闭GOP（closed_gop）、断链（broken_link）的GOP的结构的参数的信息。
图片头232包含有表示图片为I图片、P图片或者B图片中的哪个的称作图片编码类型（picture_coding_type）的参数等的信息。图片头232还包含有表示运动向量从哪个图片进行编码的F码（f_code）的参数。
条头242包含有表示条开始的条开始码（slice_start_code）、以及表示条的最初的宏块（MB）的垂直位置/水平位置的参数等的信息。
宏块（MB）头252包含有宏块地址、宏块的类型、宏块250是否包含运动向量和运动向量的类型（顺方向、反方向）、以宏块单位指定的量化器刻度等的信息。而且宏块（MB）头252决定离散余弦变换（DCT）的类型和DCT系数等。
《运动图像编码处理/解码处理的处理过程》
图3是表示本发明的实施方式1的运动图像的编码/解码处理的处理过程的流程图。
图3所示的本发明的实施方式1的运动图像编码方式的比特流的语法（压缩编码数据列的规则或者编码数据的比特流的结构方法）基于使用图1和图2说明的规则。
在图3的步骤101之前，本发明的实施方式1的执行运动图像的编码/解码处理的处理的运动图像编码/解码处理装置通过分析上述的语法，按照本发明的实施方式1的语法判断是否要执行运动图像的编码/解码处理的处理。
在该判断之后，在图3中通过步骤101开始一张影像画面（图片12）的运动图像编码处理或者运动图像解码处理的处理，通过步骤102将宏块（MB）的坐标（x，y）初始化为原点（0，0）。通过步骤103对位于宏块坐标（x，y）的一个宏块（MB）进行编码处理或者解码处理。通过步骤104判定由步骤103进行处理的宏块（MB）是否为画面下端。在由步骤104判定为经过处理的宏块（MB）不是画面下端的情况下，由步骤105使宏块坐标（x，y）的纵向的坐标y递增1之后，反复步骤103的宏块（MB）的编码处理或者解码处理。在由步骤104判定为经过处理的宏块（MB）为画面下端的情况下，判定由步骤106进行处理的宏块（MB）是否为画面右端。在判定为由步骤106进行处理的宏块（MB）不是画面右端的情况下，由步骤107将宏块坐标（x，y）的横方向的坐标x递增1并将纵向的坐标y复位到初始值（0）之后，反复步骤103的宏块（MB）的编码处理或者解码处理。在判定为由步骤106进行处理的宏块（MB）为画面右端的情况下，由步骤108结束一张影像画面的运动图像编码处理或者运动图像解码处理的处理。
图4是表示通过图3的流程图所示的本发明的实施方式1的运动图像的编码/解码处理的处理过程依次处理配置于一张影像画面的二维宏块坐标（x，y）的多个宏块（MB）的情况的图。
如图4所示，从位于一张影像画面的左上的宏块（MB）开始。最初的处理的移动方向不是按照显示的光栅扫描的顺序设为画面的横右方向而是设为画面的纵下方向。当通过向画面的纵下方向的处理的移动方向使处理完成的宏块（MB）到达影像画面下端为止时，处理移动到位于一个右侧的宏块（MB）的列的上端的宏块（MB）（重复处理），另外处理的移动方向设为画面的纵下方向。
《运动图像编码/解码处理装置的结构》
图5是表示能够执行图3的流程图所示的本发明的实施方式1的运动图像的编码/解码处理的处理过程的本发明的实施方式1的运动图像编码/解码处理装置的结构的图。
如图5所示，在由系统LSI构成的运动图像编码/解码处理装置201连接由同步动态随机存取存储器构成的外部存储器202。运动图像编码/解码处理装置201的半导体芯片包含宏块编码/解码处理部203、周边宏块信息保存存储器204、垂直方向宏块计数器205、画面下端判定部206、水平方向宏块计数器207、画面右端判定部208、以及AND逻辑门电路209。
在运动图像编码处理时，运动图像编码/解码处理装置201使用保存在外部存储器202的原图像和参考图像来执行运动图像编码处理并向外部存储器202输出运动图像编码比特流以及参考图像。另外，在运动图像解码处理时，运动图像编码/解码处理装置201使用保存在外部存储器202的运动图像编码比特流和参考图像来执行运动图像解码处理并向外部存储器202输出解码运动图像。
宏块编码/解码处理部203执行位于由垂直方向宏块计数器205和水平方向宏块计数器207所示的宏块坐标的宏块（MB）的编码处理或者解码处理。
周边宏块信息保存存储器204保存从宏块编码/解码处理部203输出的画面的纵下方向（垂直方向）的多个宏块（MB）的信息。因而，宏块编码/解码处理部203从周边宏块信息保存存储器204读出左侧列的宏块（MB）的信息来执行编码或者解码的处理。垂直方向宏块计数器205根据从宏块编码/解码处理部203输出的宏块处理结束信号使计数值递增1。垂直方向宏块计数器205的输出信号的垂直方向宏块位置信号提供给画面下端判定部206。在根据画面下端判定部206的宏块位置的判定结果判定宏块位置为画面下端的情况下，垂直方向宏块计数器205清零（复位）为初始值（0），水平方向宏块计数器207的计数值递增1。另外水平方向宏块计数器207的输出信号的水平方向宏块位置信号提供给画面右端判定部208。在根据画面右端判定部208的宏块位置的判定结果判定宏块位置为画面右端、同时根据画面下端判定部206的宏块位置的判定结果判定宏块位置为画面下端的情况下，向AND逻辑门电路209提供画面下端判定部206的判定结果和画面右端判定部208的判定结果。因而，从AND逻辑门电路209的输出生成的高电平（“1”）的画面处理结束信号向宏块编码/解码处理部203提供。
《运动图像编码比特流的数据数组》
图6是表示图5所示的本发明的实施方式1的运动图像编码/解码处理装置作为解码处理装置进行动作时提供的运动图像编码比特流的数据数组的图。
如图6所示，首先在运动图像编码比特流的数据数组中接着图片头301配置对画面左上端的宏块坐标（0，0）的宏块（MB（0，0））进行编码的信息302。接着，从对垂正下方方向的宏块坐标（0、1）的宏块（MB（0、1））进行编码的信息303按照垂直下方方向依次配置对宏块（MB）进行编码的信息。在对画面左下端的宏块坐标（0，h-1）的宏块（MB（0，h-1））进行编码的信息304之后，配置对从画面左起第二列的宏块坐标（1，0）的宏块（MB（1，0））进行编码的信息305。以后相同地，配置对画面右下端的宏块坐标（w-1，h-1）的宏块（MB（w-1，h-1））为止进行编码的信息。此外，在图6所示的图片头301中实际上包含图2所示的序列头212、GOP头222、图片头232、条级242、宏块（MB）头252。其结果，通过分析图6所示的图片头301，能够判断是否要按照本发明的实施方式1的语法执行运动图像的编码/解码处理的处理。另外，通过分析包含在图2所示的序列头212中的称作水平大小的图片12的宽度和称作垂直大小的图片12的高度，能够知道由图3的处理过程的步骤104判断的画面下端和由步骤106判断的画面右端。
《周边宏块》
图7是表示在执行不同于本发明的以往的编码处理的情况下的处理对象宏块（MB）401与用于处理对象宏块（MB）401的预测的四个周边宏块（MB）402~405的关系的图。
图8是表示在执行由图1~图6说明的本发明的实施方式1的运动图像的编码/解码处理的处理过程的情况下的处理对象宏块（MB）401与用于处理对象宏块（MB）401的预测的四个周边宏块（MB）406~409的关系的图。
在图7中，在位于处理对象宏块（MB）401的右上的宏块（MB）404为未处理的状态下必须对处理对象宏块（MB）401进行处理，因此参考信息减少而导致预测精度劣化。与此相对，在本发明的实施方式1的图8中，在处理对象宏块（MB）401的处理定时中四个周边宏块（MB）406~409的全部都处理完成，因此能够避免参考信息的减少导致的预测精度的劣化。
《周边宏块信息的保存存储器》
图9是表示按照以往的编码处理从位于一张影像画面的左上的宏块（MB）开始以显示的光栅扫描的顺序首先向右方向接着向下方向依次执行多个宏块（MB）的编码处理的情况的图。
在图9所示的以往的编码处理中，周边宏块信息的保存存储器的存储容量需要具有保存画面横宽相当的宏块（MB）信息502的大的存储容量。
图10是表示按照由图1~图6说明的本发明的实施方式1的编码处理从位于一张影像画面的左上的宏块（MB）开始首先向下方向接着向右方向依次执行多个宏块（MB）的编码处理的情况的图。
在图10所示的本发明的实施方式1的编码处理中，周边宏块信息的保存存储器的存储容量通过具有保存画面纵宽相当的宏块（MB）信息504的小的存储容量而变得充分。
一般运动图像是画面纵宽比运动图像的画面横宽更短的横向。例如，QVGA（Quarter Video Graphic Array）大小是320像素×240像素，标准（Standard）大小是720像素×480像素，高精细HD（HighDefinition：高分辨率）大小是1920像素×1080像素，4K×2K大小是4096像素×2048像素，8K×4K大小是8192像素×4096像素。因而，与在图9所示的以往的编码处理中所需的画面横宽相当的大的容量相比，在图10所示的本发明的实施方式1的编码处理中所需的周边宏块信息的保存存储器的存储容量成为画面纵宽相当的小的容量。
《宏块自适应型的帧/场预测模式》
图11是表示按照以往的编码处理对MPEG-4 AVC（H.264）的编码方式所引入的宏块自适应型的帧/场预测模式的两列的宏块（MB）的对进行编码的情况的图。
在图11所示的以往的编码处理中，周边宏块信息的保存存储器的存储容量必须具有保存画面横宽相当的两倍的宏块（MB）信息602的大的存储容量。
图12是表示由图1~图6说明的本发明的实施方式1的编码处理对MPEG-4 AVC（H.264）的编码方式所引入的宏块自适应型的帧/场预测模式的宏块（MB）的对进行编码的情况的图。
在图12所示的图1~图6中说明的本发明的实施方式1的编码处理中，周边宏块信息的保存存储器的存储容量通过具有保存画面纵宽相当的宏块（MB）信息604的小的存储容量而变得充分。
[实施方式2]
《实施方式2的运动图像编码/解码处理装置》
图13是表示本发明的实施方式2的运动图像编码/解码处理装置的结构的图。
在图13的上部示出本发明的实施方式2的执行运动图像编码的处理的编码装置701，在图13的下部示出本发明的实施方式2的执行运动图像解码的处理的解码装置711。
编码装置701包含有图像旋转部703、编码处理部704以及周边宏块信息保存存储器705。编码装置701通过执行保存在外部存储器702的原图像的运动图像编码处理而向外部存储器702输出运动图像编码比特流和参考图像。
保存在外部存储器702的原图像提供给编码装置701的图像旋转部703，图像旋转部703将原图像进行+90°右旋转并将旋转图像提供给外部存储器702。因而，保存在外部存储器702的原图像成为横宽比纵宽更长的横向，以画面显示的光栅扫描的顺序沿右水平方向排列有多个宏块（MB）1、2、3、4，沿下垂直方向排列有多个宏块（MB）1、5、9。即，排列于保存在外部存储器702的原图像的横宽的右水平方向的多个宏块（MB）1、2、3、4的个数为比排列于原图像的纵宽的下垂直方向的多个宏块（MB）1、5、9的个数更大的值。
另一方面，通过图像旋转部703进行+90°右旋转并提供给外部存储器702的旋转图像在横宽的水平方向包含有个数少的多个宏块（MB）1、5、9、在纵宽的垂直方向包含有个数多的多个宏块（MB）1、2、3、4。另外保存在外部存储器702的参考图像也与旋转图像相同地，在横宽的水平方向包含有个数少的多个宏块（MB）1、5、9、在纵宽的垂直方向包含有个数多的多个宏块（MB）1、2、3、4。
编码处理部704首先依次读出排列于保存在外部存储器702的旋转图像的横宽的水平方向的个数少的多个宏块（MB）9、5、1和排列于保存在外部存储器702的参考图像的横宽的水平方向的个数少的多个宏块（MB）9、5、1来执行运动图像编码处理。接着，编码处理部704依次读出排列于保存在外部存储器702的旋转图像以及参考图像的各横宽的水平方向的个数少的多个宏块（MB）10、6、2来执行运动图像编码处理。另外通过运动图像编码处理生成的运动图像编码比特流保存在外部存储器702。该运动图像编码处理所需的周边宏块信息保存存储器705的存储容量为排列于保存在外部存储器702的原图像的纵宽的垂直方向的多个宏块（MB）9、5、1的个数即可。
因而，在由系统LSI构成编码装置701时，变得容易将比较小的存储容量的周边宏块信息保存存储器705设为系统LSI的内置存储器（片上SRAM）。另外，保存原图像、旋转图像以及运动图像编码比特流的外部存储器702由同步动态随机存取存储器（SDRAM）构成。
解码装置711包含有解码处理部714、周边宏块信息保存存储器715以及图像旋转部713。
解码处理部714首先依次读出排列于保存在外部存储器712的运动图像编码比特流的横宽的水平方向的个数少的多个宏块（MB）9、5、1和排列于保存在外部存储器712的参考图像的横宽的水平方向的个数少的多个宏块（MB）9、5、1来执行运动图像解码处理。接着，解码处理部714依次读出排列于保存在外部存储器712的运动图像编码比特流以及参考图像的各横宽的水平方向的个数少的多个宏块（MB）10、6、2来执行运动图像解码处理。另外通过运动图像解码处理生成的运动图像解码比特流保存在外部存储器712。而且，图像旋转部713将保存在外部存储器712的运动图像解码比特流进行90°左旋转并作为最终的运动图像解码比特流再次提供给外部存储器712。该运动图像解码处理所需的周边宏块信息保存存储器715的存储容量为排列于保存在外部存储器712的运动图像编码比特流的横宽的水平方向的多个宏块（MB）9、5、1的个数即可。
因而，在由系统LSI构成解码装置711时，变得容易将比较小的存储容量的周边宏块信息保存存储器715设为系统LSI的内置存储器（片上SRAM）。另外，保存运动图像编码比特流、旋转图像以及运动图像解码比特流的外部存储器712由同步动态随机存取存储器（SDRAM）构成。
图13所示的本发明的实施方式2的运动图像的编码装置701和解码装置711能够集成到由系统LSI构成的运动图像编码/解码处理装置的半导体芯片。此时，编码处理部704和解码处理部714能够由共享硬件资源构成，周边宏块信息保存存储器705和周边宏块信息保存存储器715能够由共享硬件资源构成，图像旋转部703和图像旋转部713能够由共享硬件资源构成。能够按照接通电源时等的初始化序列所提供的动作模式设定信息来使由系统LSI构成的运动图像编码/解码处理装置作为编码装置701和解码装置711的某一个而任意动作。
[实施方式3]
《实施方式3的运动图像编码/解码处理装置》
图14是表示本发明的实施方式3的运动图像编码/解码处理装置的结构的图。
当与图13所示的本发明的实施方式2的运动图像编码/解码处理装置进行比较时，在图14所示的本发明的实施方式3的运动图像编码/解码处理装置中能够降低对外部存储器902的存取频度。
在图14的上部示出本发明的实施方式3的执行运动图像编码的处理的编码装置901，在图14的下部示出本发明的实施方式3的执行运动图像解码的处理的解码装置911。
编码装置901包含有右90°旋转部903、编码处理部904、周边宏块信息保存存储器905以及图像读出地址生成部906。编码装置901通过执行保存在外部存储器902的原图像的运动图像编码处理而向外部存储器902输出运动图像编码比特流和参考图像。
保存在外部存储器902的原图像的多个宏块（MB）按照图像读出地址生成部906生成的地址提供给编码装置901的右90°旋转部903，右90°旋转部903将对所提供的宏块（MB）进行+90°右旋转的旋转图像提供给编码处理部904。即，保存在外部存储器902的原图像是横宽比纵宽更长的横向，以画面显示的光栅扫描的顺序沿右水平方向排列有多个宏块（MB）1、2、3、4，沿下垂直方向排列有多个宏块（MB）1、5、9。其结果，排列于保存在外部存储器902的原图像的横宽的右水平方向的多个宏块（MB）1、2、3、4的个数为比排列于原图像的纵宽的下垂直方向的多个宏块（MB）1、5、9的个数更大的值。
另一方面，通过图像旋转部703进行+90°右旋转并提供给编码处理部904的旋转图像，在横宽的水平方向包含有个数少的多个宏块（MB）9、5、1，在纵宽的垂直方向包含有个数多的多个宏块（MB）1、2、3、4。另外保存在外部存储器902的参考图像也与旋转图像相同地，在横宽的水平方向包含有个数少的多个宏块（MB）9、5、1，在纵宽的垂直方向包含有个数多的多个宏块（MB）1、2、3、4。
编码处理部904首先依次读出排列于从右90°旋转部903提供的旋转图像的横宽的水平方向的个数少的多个宏块（MB）9、5、1和排列于保存在外部存储器902的参考图像的横宽的水平方向的个数少的多个宏块（MB）9、5、1来执行运动图像编码处理。接着编码处理部904依次读出排列于从右90°旋转部903提供的旋转图像以及保存在外部存储器902的参考图像的各横宽的水平方向的个数少的多个宏块（MB）10、6、2来执行运动图像编码处理。另外通过运动图像编码处理生成的运动图像编码比特流保存在外部存储器902。上述的运动图像编码处理所需的周边宏块信息保存存储器905的存储容量为排列于保存在外部存储器902的原图像的纵宽的垂直方向的多个宏块（MB）1、5、9的个数即可。
因而，在由系统LSI构成编码装置901时，变得容易将比较小的存储容量的周边宏块信息保存存储器905设为系统LSI的内置存储器（片上SRAM）。另外，保存原图像和运动图像编码比特流的外部存储器902由同步动态随机存取存储器（SDRAM）构成。另外，通过编码装置901的运动图像编码处理进行编码的运动向量MV1也与保存在外部存储器902的原图像中的运动向量相比通过右90°旋转部903进行+90°右旋转。
解码装置911包含有解码处理部914、周边宏块信息保存存储器915、左90°旋转部913、图像读出地址生成部916、差分图像生成部917以及图像写入地址生成部918。
解码处理部914首先依次读出排列于保存在外部存储器912的运动图像编码比特流的横宽的水平方向的个数少的多个宏块（MB）9、5、1。排列于从外部存储器912依次读出的运动图像编码比特流的横宽的水平方向的个数少的多个宏块（MB）9、5、1经由差分图像生成部917提供给左90°旋转部913。左90°旋转部913生成排列于纵宽的垂直方向的多个宏块（MB）9、5、1并向解码处理部914提供。
另外图像读出地址生成部916依次读出排列于保存在外部存储器712的参考图像的纵宽的垂直方向的多个宏块（MB）9、5、1，因此解码处理部914使用运动图像编码比特流的多个宏块（MB）9、5、1和参考图像的多个宏块（MB）9、5、1来执行运动图像解码处理。通过运动图像解码处理从解码处理部914生成的运动图像解码比特流按照图像写入地址生成部918生成的地址保存在外部存储器712。该运动图像解码处理所需的周边宏块信息保存存储器915的存储容量为排列于保存在外部存储器912的运动图像编码比特流的横宽的水平方向的多个宏块（MB）9、5、1的个数即可。
因而，在由系统LSI构成解码装置911时，变得容易将比较小的存储容量的周边宏块信息保存存储器915设为系统LSI的内置存储器（片上SRAM）。另外，保存运动图像编码比特流、参考图像以及运动图像解码比特流的外部存储器912由同步动态随机存取存储器（SDRAM）构成。另外，通过解码装置911的运动图像解码处理进行解码的运动向量MV2进行如下坐标变换：将通过编码装置901的运动图像编码处理进行编码的运动向量MV1的x坐标设为运动向量MV2的y坐标，另一方面将运动向量MV1的y坐标设为运动向量MV2的x坐标（但是，为负号）。
图14所示的本发明的实施方式3的运动图像的编码装置901和解码装置911能够集成到由系统LSI构成的运动图像编码/解码处理装置的半导体芯片。此时，编码处理部904和解码处理部914能够由共享硬件资源构成，周边宏块信息保存存储器905和周边宏块信息保存存储器915能够由共享硬件资源构成，右90°旋转部903和左90°旋转部913能够由共享硬件资源构成。能够按照接通电源时等的初始化序列所提供的动作模式设定信息来使由系统LSI构成的运动图像编码/解码处理装置作为编码装置901和解码装置911的某一个而任意动作。
[实施方式4]
《实施方式4的运动图像编码/解码处理装置》
图15是表示本发明的实施方式4的运动图像编码/解码处理装置的结构的图。
当与图14所示的本发明的实施方式3的运动图像编码/解码处理装置进行比较时，在图15所示的本发明的实施方式4的运动图像编码/解码处理装置中，能够将保存在外部存储器1302的参考图像的多个宏块（MB）的排列设为与原图像的多个宏块（MB）的排列相同。
在图15的上部示出本发明的实施方式4的执行运动图像编码的处理的编码装置1301，在图15的下部示出本发明的实施方式4的执行运动图像解码的处理的解码装置1311。
编码装置1301包含有右90°旋转部1303、编码处理部1304、周边宏块信息保存存储器1305、图像读出地址生成部1306、差分图像生成部1307、参考图像地址生成部1308以及左90°旋转部1309。编码装置1301通过执行保存在外部存储器1302的原图像的运动图像编码处理而向外部存储器1302输出运动图像编码比特流和参考图像。
按照由图像读出地址生成部1306生成的地址，从外部存储器1302依次读出排列于原图像以及参考画面的纵宽的垂直方向的个数少的多个宏块（MB）9、5、1并提供给差分图像生成部1307。差分图像生成部1307的输出信号提供给右90°旋转部1303，右90°旋转部1303将对所提供的宏块（MB）进行+90°右旋转的旋转图像提供给编码处理部1304。即，保存在外部存储器1302的原图像是横宽比纵宽更长的横向，以画面显示的光栅扫描的顺序沿右水平方向排列有多个宏块（MB）1、2、3、4，沿下垂直方向排列有多个宏块（MB）1、5、9。其结果，排列于保存在外部存储器1302的原图像的横宽的右水平方向的多个宏块（MB）1、2、3、4的个数为比排列于原图像的纵宽的下垂直方向的多个宏块（MB）1、5、9的个数更大的值。
另一方面，通过右90°旋转部1303进行+90°右旋转并提供给编码处理部1304的旋转图像，在横宽的水平方向包含有个数少的多个宏块（MB）9、5、1，在纵宽的垂直方向包含有个数多的多个宏块（MB）1、2、3、4。
编码处理部1304对从右90°旋转部1303提供的差分图像生成部1307的输出信号的宏块（MB）9、5、1依次进行处理来执行运动图像编码处理。接着编码处理部1304对从右90°旋转部1303提供的差分图像生成部1307的输出信号的宏块（MB）10、6、2依次进行处理来执行运动图像编码处理。通过该运动图像编码处理根据编码处理部1304的输出而生成的运动图像编码比特流保存在外部存储器1302。另外编码处理部1304的输出提供给左90°旋转部1309，左90°旋转部1309的输出按照由参考图像地址生成部1308生成的参考图像地址作为参考图像保存在外部存储器1302。该运动图像编码处理所需的周边宏块信息保存存储器1305的存储容量为排列于保存在外部存储器1302的原图像的纵宽的垂直方向的多个宏块（MB）1、5、9的个数即可。
因而，在由系统LSI构成编码装置1301时，变得容易将比较小的存储容量的周边宏块信息保存存储器1305设为系统LSI的内置存储器（片上SRAM）。另外保存原图像、参考图像以及运动图像编码比特流的外部存储器1302由同步动态随机存取存储器（SDRAM）构成。另外，通过编码装置1301的运动图像编码处理进行编码的运动向量MV1也与保存在外部存储器1302的原图像的运动向量相比通过右90°旋转部1303进行了+90°右旋转。
解码装置1311包含有解码处理部1314、周边宏块信息保存存储器1315、左90°旋转部1313、图像读出地址生成部1316、差分图像生成部1317以及图像写入地址生成部1318。
解码处理部1314首先依次读出排列于保存在外部存储器1312的运动图像编码比特流的横宽的水平方向的个数少的多个宏块（MB）9、5、1。排列于从外部存储器1312依次读出的运动图像编码比特流的横宽的水平方向的个数少的多个宏块（MB）9、5、1经由差分图像生成部1317提供给左90°旋转部1313。左90°旋转部1313生成排列于纵宽的垂直方向的多个宏块（MB）9、5、1并向解码处理部1314提供。
另外，图像读出地址生成部1316依次读出排列于保存在外部存储器1312的参考图像的纵宽的垂直方向的多个宏块（MB）9、5、1，因此解码处理部1314使用运动图像编码比特流的多个宏块（MB）9、5、1和参考图像的多个宏块（MB）9、5、1来执行运动图像解码处理。通过运动图像解码处理从解码处理部1314生成的运动图像解码比特流按照由图像写入地址生成部1318生成的地址保存在外部存储器1312。该运动图像解码处理所需的周边宏块信息保存存储器915的存储容量为排列于保存在外部存储器1312的运动图像编码比特流的横宽的水平方向的多个宏块（MB）9、5、1的个数即可。
其结果，在由系统LSI构成解码装置1311时，变得容易将比较小的存储容量的周边宏块信息保存存储器1315设为系统LSI的内置存储器（片上SRAM）。另外，保存运动图像编码比特流、参考图像以及运动图像解码比特流的外部存储器1312由同步动态随机存取存储器（SDRAM）构成。另外通过解码装置1311的运动图像解码处理进行解码的运动向量MV2进行如下坐标变换：将通过编码装置1301的运动图像编码处理进行编码的运动向量MV1的x坐标设为运动向量MV2的y坐标，另一方面，将运动向量MV1的y坐标设为运动向量MV2的x坐标（但是，为负号）。
图15所示的本发明的实施方式4的运动图像的编码装置1301和解码装置1311能够集成到由系统LSI构成的运动图像编码/解码处理装置的半导体芯片。此时，编码处理部1304和解码处理部1314能够由共享硬件资源构成，周边宏块信息保存存储器1305和周边宏块信息保存存储器1315能够由共享硬件资源构成，右90°旋转部1303和左90°旋转部1313能够由共享硬件资源构成。能够按照接通电源时等的初始化序列所提供的动作模式设定信息来使由系统LSI构成的运动图像编码/解码处理装置作为编码装置1301和解码装置1311的某一个而任意动作。
[实施方式5]
《实施方式5的运动图像处理装置》
图16是表示能够作为图5所示的本发明的实施方式1的运动图像编码/解码处理装置201的宏块编码/解码处理部203、或者图13所示的本发明的实施方式2的编码装置701的编码处理部704和解码装置711的解码处理部714、或者图14所示的本发明的实施方式3的编码装置901的编码处理部904和解码装置1911的解码处理部1914、或者图15所示的本发明的实施方式4的编码装置1301的编码处理部1304和解码装置1311的解码处理部1914而使用的本发明的实施方式5的运动图像处理装置1750的结构的图。
图16所示的本发明的实施方式5的运动图像处理装置1750具备有可变长度编码解码部（VLCS）1703、第一运动图像处理单元（CODEC1）1719、第二运动图像处理单元（CODEC2）1729、存储器控制部（MEC）1714、本地存储器控制器（LMC）1724、整体控制部（CTRL）1715、DMA控制器（DMAC）1725、外部总线1701、以及内部总线1702。根据优选的实施方式，运动图像处理装置1750以例如形成在单晶硅基板等的一个半导体基板的大规模半导体集成电路（LSI：Large Scale Integrated Circuits）的方式构成。另外，图16所示的本发明的实施方式5的运动图像处理装置1750能够按照电源接通时的初始化顺序所提供的动作模式设定信息来作为编码装置和解码装置中的某一个而任意地动作。
《可变长度编码解码部》
在可变长度编码解码部（VLCS）1703中从硬盘驱动器（HDD）、光盘驱动器、大容量非易失性闪烁存储器、无线LAN（局部区域网）等的介质经由DMA控制器1725以比特流（BS）的方式提供运动图像编码数据。在可变长度编码解码部（VLCS）1703的内部内置流分析部，通过该流分析部将排列于作为奇数行的第一行、第三行…的宏块提供给第一运动图像处理单元（CODEC1）1719，另一方面排列于作为偶数行的第二行、第四行…的宏块提供给第二运动图像处理单元（CODEC2）1729。
在可变长度编码解码部（VLCS）1703的内部内置线路控制部，通过该线路控制部来控制用于与宏块有关的第一运动图像处理单元（CODEC1）1719和第二运动图像处理单元（CODEC2）1729并行动作的线路动作。即，作为第一运动图像处理单元（CODEC1）1719的内部电路的第一可变长度编码解码部（VLCF1）1710、第一频率变换部（TRF1）1711、第一运动补偿部（FME1）1712以及第一去块滤波器（DEB1）1713通过被可变长度编码解码部（VLCS）1703的线路控制部进行控制而执行线路动作。另外，作为第二运动图像处理单元（CODEC2）1729的内部电路的第二可变长度编码解码部（VLCF2）1720、第二频率变换部（TRF2）1721、第二运动补偿部（FME2）1722以及第二去块滤波器（DEB2）1723通过被可变长度编码解码部（VLCS）1703的线路控制部进行控制而执行线路动作。因而，执行线路动作的第一运动图像处理单元（CODEC1）1719和第二运动图像处理单元（CODEC2）1729的并行动作，对于图12所示的本发明的实施方式1的宏块自适应型的帧/场预测模式的宏块（MB）的对的编码处理或者解码处理而言是优选的。
这样，可变长度编码解码部（VLCS）1703具有如下功能：通过对所提供的比特流进行可变长度解码来抽取宏块类型和运动向量，求出后级的第一运动图像处理单元（CODEC1）1719和第二运动图像处理单元（CODEC2）1729所需的参数群的值。
《可变长度编码解码部》
从可变长度编码解码部（VLCS）1703分别被提供奇数行和偶数行的宏块的第一可变长度编码解码部（VLCF1）1710和第二可变长度编码解码部（VLCF2）1720，通过执行基于上下文的自适应可变长度编码解码来执行运动向量信息、宏块参数、频率变换信息的解码处理。
《频率变换部》
第一频率变换部（TRF1）1711和第二频率变换部（TRF2）1721通过从第一可变长度编码解码部（VLCF1）1710和第二可变长度编码解码部（VLCF2）1720提供频率变换信息来执行逆量化（IQ：InverseQuantization）和逆离散余弦变换（IDCT：Inverse Discrete CosineTransformation）。即，第一频率变换部（TRF1）1711、第二频率变换部（TRF2）1721对从第一可变长度编码解码部（VLCF1）1710、第二可变长度编码解码部（VLCF2）1720提供的作为频率变换信息的量化变换系数和量化参数进行处理，进行逆量化变换来计算出变换系数，将计算出的变换系数进行逆正交变换来求出像素值或者帧间预测残差，将从第一运动补偿部（FME1）1712、第二运动补偿部（FME2）1722提供的参考图像和帧间预测残差相加来计算出像素值并输出计算出的图像。
《运动补偿部》
第一运动补偿部（FME1）1712和第二运动补偿部（FME2）1722执行运动补偿处理。即，第一运动补偿部（FME1）1712、第二运动补偿部（FME2）1722经由存储器控制部（MEC）1714、内部总线1702、DMA控制器（DMAC）1725以及外部总线1701使用从外部存储器提供的参考图像通过运动搜索的执行来计算出运动向量位置的参考图像，并输出给第一频率变换部（TRF1）1711、第二频率变换部（TRF2）1721。
《去块滤波器》
第一去块滤波器（DEB1）1713和第二去块滤波器（DEB2）1723执行用于减少在图像解码时所产生的块失真的去块滤波器处理。即，第一去块滤波器（DEB1）1713和第二去块滤波器（DEB2）1723使用从第一频率变换部（TRF1）1711和第二频率变换部（TRF2）1721提供的处理对象的宏块（MB）的图像数据以及从第一去块滤波器（DEB1）1713和第二去块滤波器（DEB2）1723中的内置存储器提供的处理对象的左边的宏块（MB）的图像数据来执行去块滤波器处理。
《存储器控制部》
存储器控制部（MEC）1714根据由第一可变长度编码解码部（VLCF1）1720和第二可变长度编码解码部（VLCF2）1720提供的运动向量的信息将用于帧间预测的参考图像经由内部总线1702、DMA控制器（DMAC）1725、以及外部总线1701从外部存储器提供给第一运动补偿部（FME1）1712和第二运动补偿部（FME2）1722。
《整体控制部》
整体控制部（CTRL）1715控制运动图像处理装置1750的全部的内部电路的动作。例如，整体控制部（CTRL）1715生成控制第一去块滤波器（DEB1）1713和第二去块滤波器（DEB2）1723的动作的动作控制信号deb_start。
《本地存储器控制器》
本地存储器控制器（LMC）1724控制图5所示的本发明的实施方式1的运动图像编码/解码处理装置（CODEC）201的周边宏块信息保存存储器204、或者图13所示的本发明的实施方式2的编码装置701的周边宏块信息保存存储器705和解码装置711的周边宏块信息保存存储器715、或者图14所示的本发明的实施方式3的编码装置901的周边宏块信息保存存储器905和解码装置1911的周边宏块信息保存存储器915、或者图15所示的本发明的实施方式4的编码装置1301的周边宏块信息保存存储器1305和解码装置1311的周边宏块信息保存存储器1315的写入动作和读出动作。
例如，本地存储器控制器（LMC）1724将与关于奇数行的宏块（MB）的第一运动图像处理单元（CODEC1）1719的处理结果相关的参数保存在这些周边宏块信息保存存储器，传输与关于偶数行的宏块（MB）的第二运动图像处理单元（CODEC2）1729所需的图像相关的参数。另外本地存储器控制器（LMC）1724将与关于偶数行的宏块（MB）的第二运动图像处理单元（CODEC2）1729的处理结果相关的参数保存在这些周边宏块信息保存存储器，传输与关于奇数行的宏块（MB）的第一运动图像处理单元（CODEC1）1719所需的图像相关的参数。由此，本地存储器控制器（LMC）1724执行周边宏块信息向周边宏块信息保存存储器的保存动作和读出动作，连接于作为内置于由系统大规模半导体集成电路（系统LSI）构成的运动图像编码解码装置（CODEC）的半导体芯片的周边宏块信息保存存储器的内置存储器（片上SRAM）。
《DMA控制器》
DMA控制器（DMAC：Direct Memory Access Controller：直接存储器存取控制器）1725连接于运动图像处理装置1750的外部总线701，例如用于在由同步动态随机存取存储器（SDRAM）构成的外部存储器与第一运动图像处理单元1719和第二运动图像处理单元1729之间传输包含大量的宏块（MB）的参考图像、编码比特流的高速数据。
图16所示的本发明的实施方式5的运动图像处理装置1750作为解码装置而动作时，第一运动图像处理单元（CODEC1）1719的第一可变长度编码解码部（VLCF1）1710、第一频率变换部（TRF1）1711以及第一运动补偿部（FME1）1712分别作为可变长度解码部、逆量化器/逆DCT变换器以及运动补偿部而动作。相同地，第二运动图像处理单元（CODEC2）1729的第二可变长度编码解码部（VLCF2）1720、第二频率变换部（TRF2）1721以及第二运动补偿部（FME2）1722也分别作为可变长度解码部、逆量化器/逆DCT变换器以及运动补偿部而动作。
另一方面，图16所示的本发明的实施方式5的运动图像处理装置1750作为编码装置而动作时，第一运动图像处理单元（CODEC1）1719的第一可变长度编码解码部（VLCF1）1710、第一频率变换部（TRF1）1711以及第一运动补偿部（FME1）1712分别作为构成残差编码部的可变长度编码部、DCT变换器/量化器以及运动预测部而动作。相同地，第二运动图像处理单元（CODEC2）1729的第二可变长度编码解码部（VLCF2）1720、第二频率变换部（TRF2）1721以及第二运动补偿部（FME2）1722也分别作为构成残差编码部的可变长度编码部、DCT变换器/量化器以及运动预测部而动作。
以上，根据各种实施方式具体地说明了由本发明人作出的发明，但是本发明不限于此，在不超出其精神的范围内当然能够进行各种变更。
例如，在图16所示的本发明的实施方式5中，第一运动图像处理单元（CODEC1）1719的第一可变长度编码解码部（VLCF1）1710、第一频率变换部（TRF1）1711、第一运动补偿部（FME1）1712、以及第二运动图像处理单元（CODEC2）1729的第二可变长度编码解码部（VLCF2）1720、第二频率变换部（TRF2）1721、第二运动补偿部（FME2）1722不限于通过硬件来实现。这些动作功能例如也能够通过微处理器等的软件处理来实现。此时，周边宏块信息保存存储器204、705、715等还能够使用微处理器等的高速缓冲存储器。
以上说明的本发明的各种实施方式的运动图像编码/解码处理装置能够装载在便携式电话、汽车导航系统、DVD/HDD/BD刻录机、数字视频照相机、数码照相机、数字电视机、电话会议系统统等中。
（附图标记说明）
201：运动图像编码/解码处理装置；202：外部存储器；203：宏块编码/解码处理部；204：周边宏块信息保存存储器；205：垂直方向宏块计数器；206：画面下端判定部；207：水平方向宏块计数器；208：画面右端判定部；209：AND逻辑门电路；701：编码装置；702：外部存储器；703：图像旋转部；704：编码处理部；705：周边宏块信息保存存储器；711：解码装置；712：外部存储器；713：图像旋转部；714：解码处理部；715：周边宏块信息保存存储器；901：编码装置；902：外部存储器；903：右90°旋转部；904：编码处理部；905：周边宏块信息保存存储器；906：图像读出地址生成部；911：解码装置；912：外部存储器；913：左90°旋转部；914：解码处理部；915：周边宏块信息保存存储器；916：图像读出地址生成部；917：差分图像生成部；918：图像写入地址生成部；1301：编码装置；1302：外部存储器；1303：右90°旋转部；1304：编码处理部；1305：周边宏块信息保存存储器；1306：图像读出地址生成部；1307：差分图像生成部；1308：参考图像地址生成部；1309：左90°旋转部；1311：解码装置；1312：外部存储器；1313：左90°旋转部；1314：解码处理部；1315：周边宏块信息保存存储器；1316：图像读出地址生成部；1317：差分图像生成部；1318：图像写入地址生成部。

Claims (36)

1.一种运动图像编码方法，使用编码处理装置对包含在水平方向的横宽比垂直方向的纵宽更大的横向画面的运动图像中的多个宏块进行编码，该运动图像编码方法的特征在于：
在进行所述多个宏块的编码时，将要编码的宏块的周边的多个完成编码的多个宏块的信息保存在内置于所述编码处理装置的信息保存存储器中，
在进行所述多个宏块的所述编码时，首先通过对在所述横向画面的所述横宽的左端排列于所述垂直方向的多个宏块依次编码，将在所述左端排列于所述垂直方向的所述多个宏块的编码信息保存在所述信息保存存储器中，
在对排列于所述垂直方向的所述多个宏块进行编码之后，接着对在所述横向画面的所述横宽的所述左端的水平方向右邻排列于所述垂直方向的多个宏块依次编码。
2.根据权利要求1所述的运动图像编码方法，其特征在于：
在对在所述左端的所述水平方向右邻排列于所述垂直方向的所述多个宏块依次编码时，使用保存在所述信息保存存储器中的在所述左端排列于所述垂直方向的所述多个宏块的所述编码信息。
3.根据权利要求2所述的运动图像编码方法，其特征在于：
在对排列于所述垂直方向的所述多个宏块的各宏块进行编码之后，通过所述编码处理装置判定所述各宏块是否为位于所述纵宽的下端或者上端的最后或者最初的宏块。
4.根据权利要求3所述的运动图像编码方法，其特征在于：
在对在所述横向画面的所述横宽的所述左端的所述水平方向右邻排列于所述垂直方向的所述多个宏块进行编码之后，通过所述编码处理装置判定经过编码的所述多个宏块是否为位于所述横宽的右端的最后的多个宏块。
5.根据权利要求4所述的运动图像编码方法，其特征在于：
在通过所述编码处理装置判定为所述各宏块不是位于所述纵宽的所述下端或者所述上端的所述最后或者所述最初的宏块的情况下，显示在所述左端的所述垂直方向接下来编码的宏块的位置的垂直方向计数器的计数值递增1。
6.根据权利要求5所述的运动图像编码方法，其特征在于：
在通过所述编码处理装置判定为经过编码的所述多个宏块不是位于所述横宽的所述右端的所述最后的多个宏块的情况下，显示在所述横向画面的所述横宽的所述水平方向接下来编码的多个宏块的位置的水平方向计数器的计数值递增1。
7.一种运动图像解码方法，使用解码处理装置对包含在水平方向的横宽比垂直方向的纵宽更大的横向画面的运动图像中的多个宏块进行解码，该运动图像解码方法的特征在于：
在进行所述多个宏块的解码时，将要解码的宏块的周边的多个解码完的多个宏块的信息保存在内置于所述解码处理装置的信息保存存储器中，
在进行所述多个宏块的所述解码时，首先通过对在所述横向画面的所述横宽的左端排列于所述垂直方向的多个宏块依次解码，将在所述左端排列于所述垂直方向的所述多个宏块的解码信息保存在所述信息保存存储器中，
在对排列于所述垂直方向的所述多个宏块解码之后，接着对在所述横向画面的所述横宽的所述左端的水平方向右邻排列于所述垂直方向的多个宏块依次解码。
8.根据权利要求7所述的运动图像解码方法，其特征在于：
在对在所述左端的所述水平方向右邻排列于所述垂直方向的所述多个宏块依次解码时，使用保存在所述信息保存存储器中的在所述左端排列于所述垂直方向的所述多个宏块的所述解码信息。
9.根据权利要求8所述的运动图像解码方法，其特征在于：
在对排列于所述垂直方向的所述多个宏块的各宏块解码之后，通过所述解码处理装置判定所述各宏块是否为位于所述纵宽的下端或者上端的最后或者最初的宏块。
10.根据权利要求9所述的运动图像解码方法，其特征在于：
在对在所述横向画面的所述横宽的所述左端的所述水平方向右邻排列于所述垂直方向的所述多个宏块解码之后，通过所述解码处理装置判定经过解码的所述多个宏块是否为位于所述横宽的右端的最后的多个宏块。
11.根据权利要求10所述的运动图像解码方法，其特征在于：
在通过所述解码处理装置判定为所述各宏块不是位于所述纵宽的所述下端或者所述上端的所述最后或者所述最初的宏块的情况下，显示在所述左端的所述垂直方向接下来解码的宏块的位置的垂直方向计数器的计数值递增1。
12.根据权利要求11所述的运动图像解码方法，其特征在于：
在通过所述解码处理装置判定为经过解码的所述多个宏块不是位于所述横宽的所述右端的所述最后的多个宏块的情况下，显示在所述横向画面的所述横宽的所述水平方向接下来解码的多个宏块的位置的水平方向计数器的计数值递增1。
13.一种运动图像编码处理装置，为了对包含在水平方向的横宽比垂直方向的纵宽更大的横向画面的运动图像中的多个宏块进行编码而具备编码处理部和信息保存存储器，该运动图像编码处理装置的特征在于：
在进行所述编码处理部的所述多个宏块的编码时，将要编码的宏块的周边的多个编码完的多个宏块的信息保存在所述信息保存存储器中，
在进行所述多个宏块的所述编码时，首先通过对在所述横向画面的所述横宽的左端排列于所述垂直方向的多个宏块由所述编码处理部依次编码，将在所述左端排列于所述垂直方向的所述多个宏块的编码信息通过所述编码处理部保存在所述信息保存存储器中，
在对排列于所述垂直方向的所述多个宏块进行编码之后，接着对在所述横向画面的所述横宽的所述左端的水平方向右邻排列于所述垂直方向的多个宏块通过所述编码处理部依次编码。
14.根据权利要求13所述的运动图像编码处理装置，其特征在于：
在所述左端的所述水平方向右邻排列于所述垂直方向的所述多个宏块通过所述编码处理部依次编码时，使用保存在所述信息保存存储器中的在所述左端排列于所述垂直方向的所述多个宏块的所述编码信息。
15.根据权利要求14所述的运动图像编码处理装置，其特征在于：
在对排列于所述垂直方向的所述多个宏块的各宏块编码之后，通过所述运动图像编码处理装置判定所述各宏块是否为位于所述纵宽的下端或者上端的最后或者最初的宏块。
16.根据权利要求15所述的运动图像编码处理装置，其特征在于：
在对在所述横向画面的所述横宽的所述左端的所述水平方向右邻排列于所述垂直方向的所述多个宏块进行编码之后，通过所述运动图像编码处理装置判定经过编码的所述多个宏块是否为位于所述横宽的右端的最后的多个宏块。
17.根据权利要求16所述的运动图像编码处理装置，其特征在于：
所述运动图像编码处理装置还具备显示在所述垂直方向接下来编码的宏块的位置的垂直方向计数器，
在通过所述运动图像编码处理装置判定为所述各宏块不是位于所述纵宽的所述下端或者所述上端的所述最后或者所述最初的宏块的情况下，所述垂直方向计数器的计数值递增1。
18.根据权利要求17所述的运动图像编码处理装置，其特征在于：
所述运动图像编码处理装置还具备显示在所述水平方向接下来编码的多个宏块的位置的水平方向计数器，
在通过所述运动图像编码处理装置判定为经过编码的所述多个宏块不是位于所述横宽的所述右端的所述最后的多个宏块的情况下，所述水平方向计数器的计数值递增1。
19.根据权利要求14所述的运动图像编码处理装置，其特征在于：
所述运动图像编码处理装置设为能够与能够保存包含所述横向画面的所述运动图像中的所述多个宏块的图像存储器连接，
所述运动图像编码处理装置设为能够在所述图像存储器保存了在所述横向画面的所述纵宽的所述上端排列于所述水平方向的多个宏块之后，接着将在所述横向画面的所述纵宽的所述上端的垂直方向下邻排列于所述水平方向的多个宏块保存在所述图像存储器中。
20.根据权利要求19所述的运动图像编码处理装置，其特征在于：
在其它更优选的实施方式中，所述运动图像编码处理装置还具备图像旋转部，该图像旋转部在从所述图像存储器读出所述横向画面并将图像进行90°旋转之后向所述图像存储器写入所生成的旋转图像，
所述运动图像编码处理装置设为能够读出保存在所述图像存储器中的旋转图像并提供给所述编码处理部。
21.根据权利要求20所述的运动图像编码处理装置，其特征在于：
所述运动图像编码处理装置还具备设为能够连接于所述图像存储器的图像存储器接口，
所述图像存储器接口设为能够在从所述图像存储器读出在所述横向画面的所述横宽的所述左端排列于所述垂直方向的所述多个宏块并提供给所述编码处理部之后，接着读出在所述横向画面的所述横宽的所述左端的水平方向右邻排列于所述垂直方向的多个宏块并提供给所述编码处理部。
22.根据权利要求21所述的运动图像编码处理装置，其特征在于：
还具备图像读出地址生成部，该图像读出地址生成部设为能够在从所述图像存储器读出在所述横向画面的所述横宽的所述左端排列于所述垂直方向的所述多个宏块并提供给所述编码处理部之后，接着读出在所述横向画面的所述横宽的所述左端的水平方向右邻排列于所述垂直方向的多个宏块并提供给所述编码处理部。
23.根据权利要求22所述的运动图像编码处理装置，其特征在于：
还具备图像旋转部，该图像旋转部设为能够生成将按照从所述图像读出地址生成部生成的地址从所述图像存储器读出的所述多个宏块的各宏块进行了大致90°旋转的旋转图像并提供给所述编码处理部。
24.根据权利要求13~23中的任一项所述的运动图像编码处理装置，其特征在于：
所述编码处理部包含可变长度编码部、正交变换器/量化器以及运动预测部的各动作功能。
25.一种运动图像解码处理装置，为了对包含在水平方向的横宽比垂直方向的纵宽更大的横向画面的运动图像中的多个宏块进行解码而具备解码处理部和信息保存存储器，该运动图像解码处理装置的特征在于：
在所述解码处理部进行所述多个宏块的解码时，将要解码的宏块的周边的多个解码完的多个宏块的信息保存在所述信息保存存储器中，
在进行所述多个宏块的所述解码时，首先通过对在所述横向画面的所述横宽的左端排列于所述垂直方向的多个宏块由所述解码处理部依次解码，将在所述左端排列于所述垂直方向的所述多个宏块的解码信息通过所述解码处理部保存在所述信息保存存储器中，
在对排列于所述垂直方向的所述多个宏块进行解码之后，接着对在所述横向画面的所述横宽的所述左端的水平方向右邻排列于所述垂直方向的多个宏块通过所述解码处理部依次解码。
26.根据权利要求25所述的运动图像解码处理装置，其特征在于：
在所述左端的所述水平方向右邻排列于所述垂直方向的所述多个宏块通过所述解码处理部依次解码时，使用保存在所述信息保存存储器中的在所述左端排列于所述垂直方向的所述多个宏块的所述解码信息。
27.根据权利要求26所述的运动图像解码处理装置，其特征在于：
在对排列于所述垂直方向的所述多个宏块的各宏块进行解码之后，通过所述运动图像解码处理装置判定所述各宏块是否为位于所述纵宽的下端或者上端的最后或者最初的宏块。
28.根据权利要求27所述的运动图像解码处理装置，其特征在于：
在对在所述横向画面的所述横宽的所述左端的所述水平方向右邻排列于所述垂直方向的所述多个宏块进行解码之后，通过所述运动图像解码处理装置判定经过解码的所述多个宏块是否为位于所述横宽的右端的最后的多个宏块。
29.根据权利要求28所述的运动图像解码处理装置，其特征在于：
所述运动图像解码处理装置还具备显示在所述垂直方向接下来解码的宏块的位置的垂直方向计数器，
在通过所述运动图像解码处理装置判定为所述各宏块不是位于所述纵宽的所述下端或者所述上端的所述最后或者所述最初的宏块的情况下，所述垂直方向计数器的计数值递增1。
30.根据权利要求29所述的运动图像解码处理装置，其特征在于：
所述运动图像解码处理装置还具备显示在所述水平方向接下来解码的多个宏块的位置的水平方向计数器，
在通过所述运动图像解码处理装置判定为经过解码的所述多个宏块不是位于所述横宽的所述右端的所述最后的多个宏块的情况下，所述水平方向计数器的计数值递增1。
31.根据权利要求26所述的运动图像解码处理装置，其特征在于：
所述运动图像解码处理装置设为能够与能够保存所述多个宏块的图像存储器连接。
32.根据权利要求31所述的运动图像解码处理装置，其特征在于：
所述运动图像编码处理装置还具备图像旋转部，该图像旋转部从所述图像存储器读出所述横向画面并将图像进行90°旋转之后向所述图像存储器写入所生成的旋转图像。
33.根据权利要求26所述的运动图像解码处理装置，其特征在于：
所述运动图像编码处理装置还具备能够提供运动图像编码信号的外部接口，
所述外部接口设为能够将包含在所述运动图像编码信号中的在所述横向画面的所述横宽的所述左端排列于所述垂直方向的所述多个宏块提供给所述解码处理部之后，接着将包含在所述运动图像编码信号中的在所述横向画面的所述横宽的所述左端的水平方向右邻排列于所述垂直方向的多个宏块提供给所述解码处理部，
所述运动图像解码处理装置在对包含在从所述外部接口提供的所述运动图像编码信号中的在所述横向画面的所述横宽的所述左端排列于所述垂直方向的所述多个宏块进行解码处理之后，接着对包含在从所述外部接口提供的所述运动图像编码信号中的在所述横向画面的所述横宽的所述左端的水平方向右邻排列于所述垂直方向的多个宏块进行解码处理，
所述运动图像解码处理装置设为能够与能够保存水平方向的横宽比垂直方向的纵宽更大的解码运动图像信息的图像存储器连接，
所述运动图像解码处理装置设为能够将在所述横向画面的所述横宽的所述左端排列于所述垂直方向的所述多个宏块的解码处理信息保存在所述图像存储器的第一存储区域之后，接着将包含在所述运动图像编码信号中的在所述横向画面的所述横宽的所述左端的水平方向右邻排列于所述垂直方向的所述多个宏块的解码处理信息保存在所述图像存储器的第二存储区域，
所述图像存储器的所述第一存储区域和所述第二存储区域分别与在水平方向的显示横宽比垂直方向的显示纵宽更大的横向的运动图像显示画面的所述显示横宽的左端排列于所述垂直方向的多个图像信息和在所述显示横宽的所述左端的水平方向右邻排列于所述垂直方向的多个图像信息相对应。
34.根据权利要求33所述的运动图像解码处理装置，其特征在于：
所述运动图像解码处理装置还具备图像写入地址生成部，该图像写入地址生成部设为能够将在所述横向画面的所述横宽的所述左端排列于所述垂直方向的所述多个宏块的解码处理信息保存在所述图像存储器的所述第一存储区域之后，接着将包含于所述运动图像编码信号中的在所述横向画面的所述横宽的所述左端的水平方向右邻排列于所述垂直方向的所述多个宏块的解码处理信息保存在所述图像存储器的所述第二存储区域。
35.根据权利要求34所述的运动图像解码处理装置，其特征在于：
所述外部接口设为能够生成将包含在所述运动图像编码信号中的所述多个宏块大致进行了90°旋转的旋转图像并提供给所述解码处理部。
36.根据权利要求25~35中的任一项所述的运动图像解码处理装置，其特征在于：
所述解码处理部包含可变长度解码部、逆量化器/逆正交变换器以及运动补偿部的各动作功能。
CN201080061815.0A 2010-01-19 2010-12-14 运动图像编码方法、运动图像解码方法、运动图像编码装置以及运动图像解码装置 Active CN102714733B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-008864 2010-01-19
JP2010008864 2010-01-19
PCT/JP2010/072472 WO2011089798A1 (ja) 2010-01-19 2010-12-14 動画像符号化方法、動画像復号化方法、動画像符号化装置および動画像復号化装置

Publications (2)

Publication Number Publication Date
CN102714733A true CN102714733A (zh) 2012-10-03
CN102714733B CN102714733B (zh) 2015-09-16

Family

ID=44306615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080061815.0A Active CN102714733B (zh) 2010-01-19 2010-12-14 运动图像编码方法、运动图像解码方法、运动图像编码装置以及运动图像解码装置

Country Status (6)

Country Link
US (2) US20120294373A1 (zh)
EP (1) EP2528331B1 (zh)
JP (1) JP5260757B2 (zh)
CN (1) CN102714733B (zh)
TW (1) TWI523498B (zh)
WO (1) WO2011089798A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104956677A (zh) * 2013-02-21 2015-09-30 意法爱立信有限公司 组合的并行流水线视频编码器
CN109348232A (zh) * 2013-03-29 2019-02-15 Jvc 建伍株式会社 图像解码装置以及图像解码方法
CN113950837A (zh) * 2019-06-24 2022-01-18 Kddi 株式会社 图像解码装置、图像解码方法及程序

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10244239B2 (en) 2010-12-28 2019-03-26 Dolby Laboratories Licensing Corporation Parameter set for picture segmentation
US8832412B2 (en) * 2011-07-20 2014-09-09 Broadcom Corporation Scalable processing unit
US9489827B2 (en) 2012-03-12 2016-11-08 Cisco Technology, Inc. System and method for distributing content in a video surveillance network
US9049349B2 (en) * 2012-05-16 2015-06-02 Cisco Technology, Inc. System and method for video recording and retention in a network

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1864410A (zh) * 2003-10-04 2006-11-15 皇家飞利浦电子股份有限公司 处理图像数据的方法和设备
US20090034615A1 (en) * 2007-07-31 2009-02-05 Kabushiki Kaisha Toshiba Decoding device and decoding method

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0166725B1 (ko) * 1993-06-30 1999-03-20 김광호 강제인트라-프레임부호화방법
JP3662129B2 (ja) * 1997-11-11 2005-06-22 松下電器産業株式会社 マルチメディア情報編集装置
JP4226172B2 (ja) * 1998-11-24 2009-02-18 株式会社ハイニックスセミコンダクター 適応的変換方法を用いる映像圧縮符号化装置および復号化装置ならびにその方法
JP4130207B2 (ja) * 2003-09-16 2008-08-06 富士通株式会社 画像処理表示装置および画像処理表示方法
DE602004017689D1 (de) * 2003-11-21 2008-12-24 Samsung Electronics Co Ltd Vorrichtung und Methode zur Erzeugung von kodierten Blockanordnungen für ein Alpha-Kanalbild sowie Alpha-Kanalkodierungs und -dekodierungsvorrichtung und -methode.
JP4252916B2 (ja) * 2004-03-18 2009-04-08 富士通マイクロエレクトロニクス株式会社 動きベクトルの探索範囲を決定する方法
JP2006174415A (ja) * 2004-11-19 2006-06-29 Ntt Docomo Inc 画像復号装置、画像復号プログラム、画像復号方法、画像符号化装置、画像符号化プログラム及び画像符号化方法
JP4763422B2 (ja) * 2004-12-03 2011-08-31 パナソニック株式会社 イントラ予測装置
JP2006203270A (ja) * 2005-01-17 2006-08-03 Nec Electronics Corp 画像圧縮方法および画像圧縮装置
JP2006246431A (ja) * 2005-02-07 2006-09-14 Matsushita Electric Ind Co Ltd 画像符号化装置および画像符号化方法
US7868898B2 (en) * 2005-08-23 2011-01-11 Seiko Epson Corporation Methods and apparatus for efficiently accessing reduced color-resolution image data
PL1956847T3 (pl) * 2005-11-08 2018-06-29 Sun Patent Trust Sposób kodowania ruchomych obrazów, sposób dekodowania ruchomych obrazów oraz urządzenia służące do tego celu
US7636497B1 (en) * 2005-12-27 2009-12-22 Advanced Micro Devices, Inc. Video rotation in a media acceleration engine
US8126046B2 (en) * 2006-06-30 2012-02-28 Intel Corporation Flexible macroblock ordering and arbitrary slice ordering apparatus, system, and method
TWI325274B (en) 2006-10-12 2010-05-21 Ind Tech Res Inst Method for mapping memory addresses, memory accessing apparatus and method thereof
JP4753204B2 (ja) * 2006-11-17 2011-08-24 株式会社ソニー・コンピュータエンタテインメント 符号化処理装置および符号化処理方法
US8233003B2 (en) * 2007-03-12 2012-07-31 Seiko Epson Corporation Image processing device, image processing method, and electronic instrument
JPWO2009001793A1 (ja) 2007-06-26 2010-08-26 株式会社東芝 画像符号化と画像復号化の方法及び装置
KR20090097689A (ko) * 2008-03-12 2009-09-16 삼성전자주식회사 영상의 인트라 예측 부호화/복호화 방법 및 장치
KR101456491B1 (ko) * 2008-05-08 2014-11-03 삼성전자주식회사 복수의 참조 픽처에 기초한 영상 부호화, 복호화 방법 및장치
US20100053181A1 (en) * 2008-08-31 2010-03-04 Raza Microelectronics, Inc. Method and device of processing video

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1864410A (zh) * 2003-10-04 2006-11-15 皇家飞利浦电子股份有限公司 处理图像数据的方法和设备
US20090034615A1 (en) * 2007-07-31 2009-02-05 Kabushiki Kaisha Toshiba Decoding device and decoding method

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IWATA, K. 等: "A 342mW mobile application processor with full-HD multi-standard video codec", 《SOLID-STATE CIRCUITS CONFERENCE - DIGEST OF TECHNICAL PAPERS, 2009. ISSCC 2009. IEEE INTERNATIONAL》, 10 February 2009 (2009-02-10) *
IWATA, K.等: "A 256mW full-HD H.264 high-profile CODEC featuring dual macroblock-pipeline architecture in 65nm CMOS", 《2008 IEEE，2008 SYMPOSIUM ON VLSI CIRCUITS DIGEST OF TECHNICAL PAPERS》, 20 June 2008 (2008-06-20) *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104956677A (zh) * 2013-02-21 2015-09-30 意法爱立信有限公司 组合的并行流水线视频编码器
CN109348232A (zh) * 2013-03-29 2019-02-15 Jvc 建伍株式会社 图像解码装置以及图像解码方法
CN109348232B (zh) * 2013-03-29 2023-04-11 Jvc 建伍株式会社 图像解码装置以及图像解码方法
CN113950837A (zh) * 2019-06-24 2022-01-18 Kddi 株式会社 图像解码装置、图像解码方法及程序

Also Published As

Publication number Publication date
EP2528331B1 (en) 2021-05-05
JPWO2011089798A1 (ja) 2013-05-23
EP2528331A4 (en) 2016-01-20
US20120294373A1 (en) 2012-11-22
US10986373B2 (en) 2021-04-20
TW201140557A (en) 2011-11-16
WO2011089798A1 (ja) 2011-07-28
EP2528331A1 (en) 2012-11-28
JP5260757B2 (ja) 2013-08-14
CN102714733B (zh) 2015-09-16
US20170311001A1 (en) 2017-10-26
TWI523498B (zh) 2016-02-21

Similar Documents

Publication Publication Date Title
US10986373B2 (en) Moving image encoding method, moving image decoding method, moving image encoding device, and moving image decoding device
JP6120707B2 (ja) 動画像符号化装置およびその動作方法
TW201838415A (zh) 在視訊寫碼中判定用於雙邊濾波之鄰近樣本
US20120033731A1 (en) Video encoding apparatus and video decoding apparatus
US20080031329A1 (en) Data processing circuit
CN105556964A (zh) 用于高效下一代视频编码的内容自适应双向或功能预测多遍图片
CN103314581A (zh) 使用列的图像分割方法和系统
CN101563927A (zh) 用于对视频图像的块进行解码的方法
US10158869B2 (en) Parallel video decoding processing apparatus and operating method thereof
CN101472176A (zh) 基于边界强度因子进行去块效应滤波的解码方法和装置
US20160050431A1 (en) Method and system for organizing pixel information in memory
KR20070088738A (ko) 컨텍스트 기반 파라미터 버퍼를 갖는 화상 디코더
CN107251556A (zh) 用于运动搜索中低复杂度四分之一像素产生的方法及设备
US20090304078A1 (en) Variable length decoder and animation decoder therewith
Srinivasarao et al. High‐speed low‐power very‐large‐scale integration architecture for dual‐standard deblocking filter
US20090279801A1 (en) Decoding device, decoding method, decoding program, and integrated circuit
JP5580541B2 (ja) 画像復号化装置および画像復号化方法
JP2007258882A (ja) 画像復号装置
Zhou et al. A hardware decoder architecture for general string matching technique
JP2006166308A (ja) 復号化装置及び復号化方法
KR100556341B1 (ko) 메모리 대역폭이 감소된 비디오 디코더 시스템
JP2011097488A (ja) 映像圧縮符号化装置
Lopes et al. A memory hierarchy model based on data reuse for full-search motion estimation on high-definition digital videos
US10334262B2 (en) Moving-picture decoding processing apparatus, moving-picture coding processing apparatus, and operating method of the same
TW202037166A (zh) 用於編碼及解碼視訊樣本之轉換區塊的方法、設備及系統

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation