CN102696173A - 表面安装型的电子部件用封装的基底、以及表面安装型的电子部件用封装 - Google Patents
表面安装型的电子部件用封装的基底、以及表面安装型的电子部件用封装 Download PDFInfo
- Publication number
- CN102696173A CN102696173A CN2011800053569A CN201180005356A CN102696173A CN 102696173 A CN102696173 A CN 102696173A CN 2011800053569 A CN2011800053569 A CN 2011800053569A CN 201180005356 A CN201180005356 A CN 201180005356A CN 102696173 A CN102696173 A CN 102696173A
- Authority
- CN
- China
- Prior art keywords
- substrate
- external connection
- connection terminals
- encapsulation
- projection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K5/00—Casings, cabinets or drawers for electric apparatus
- H05K5/0091—Housing specially adapted for small components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/10—Mounting in enclosures
- H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
- H03H9/1014—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
- H03H9/1021—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device the BAW device being of the cantilever type
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K5/00—Casings, cabinets or drawers for electric apparatus
- H05K5/0091—Housing specially adapted for small components
- H05K5/0095—Housing specially adapted for small components hermetically-sealed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15158—Shape the die mounting substrate being other than a cuboid
- H01L2924/15162—Top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10068—Non-printed resonator
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10075—Non-printed oscillator
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Acoustics & Sound (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
表面安装型的电子部件用封装的基底,保持电子部件元件,使用导电性接合材料安装于电路基板,在该基底上,在主面形成有用于电连接到电路基板的外部连接端子。在所述外部连接端子上形成有比所述外部连接端子小的凸块。另外,设沿着将该基底安装到电路基板时产生的所述外部连接端子上的应力衰减的应力衰减方向的、所述外部连接端子的外周端缘至所述凸块的外周端缘的距离为距离d,所述距离d被设定为大于0.00mm且0.45mm以下。
Description
技术领域
本发明涉及表面安装型的电子部件用封装的基底、以及表面安装型的电子部件用封装。
背景技术
表面安装型的电子部件用封装(以下,称为封装)用于电子设备等,具体而言用于晶体振子、晶体滤波器、晶体振荡器等表面安装型压电振动器件(以下,称为压电振动器件)。
在压电振动器件中,将在两个主面形成有金属薄膜电极的晶体振动板配置于封装内,且为了从外部气体中保护金属薄膜电极而通过封装对金属薄膜电极进行气密密封。这样的压电振动器件根据部件的表面安装化的要求,多在封装中使用陶瓷材料(例如,参照专利文献1)。
在下述专利文献1记载的压电振动器件即表面安装振子中,包括由陶瓷材料构成的基底(在专利文献1中为安装基板)、和盖(在专利文献1中为罩),其框体由长方体的封装构成。在封装的内部空间,压电振动片(在专利文献1中为晶体片)保持接合于基底。使用焊锡,将保持接合了压电振动片的封装接合到由玻璃环氧树脂材料构成的电路基板,形成于基底的外部连接端子和电路基板电连接。
现有技术文献
专利文献1:日本特开2002-76813号公报
发明内容
在上述专利文献1记载的技术中,通过焊锡将基底接合到电路基板,但由于电路基板(玻璃环氧树脂材料)与基底(陶瓷材料)的热膨胀系数不同,所以在对电路基板安装基底时,由于热疲劳、蠕变而产生焊锡裂纹,从而存在由于该裂纹而基底与电路基板之间的电连接切断这样的问题。另外,此处所称的焊锡裂纹沿着形成于基底的外部连接端子而产生。
因此,为了解决上述课题,本发明的目的在于提供一种封装的基底以及封装,能够提高焊锡的耐久性,从而抑制封装向电路基板的电连接的切断。
为了达成上述目的,本发明的封装的基底,保持电子部件元件,使用导电性接合材料安装到电路基板,其特征在于,在主面形成用于电连接到电路基板的外部连接端子,在所述外部连接端子上形成比所述外部连接端子小的凸块,设沿着将该基底安装到电路基板时产生的所述外部连接端子上的应力衰减的应力衰减方向的、所述外部连接端子的外周端缘至所述凸块的外周端缘的距离为距离d,将所述距离d设定为大于0.00mm且0.45mm以下。
根据本发明,在主面形成用于使用所述导电性接合材料电连接到电路基板的所述外部连接端子,在所述外部连接端子上形成比所述外部连接端子小的凸块,将沿着所述应力衰减方向的所述距离d设定为大于0.00mm且0.45mm以下,所以能够提高导电性接合材料的耐久性,抑制所述封装向所述电路基板的电连接的切断。
即,根据本发明,所述凸块形成于所述外部连接端子上,所以即使所述导电性接合材料产生了裂纹的情况下,所述导电性接合材料的裂纹也不会沿着形成于所述基底的所述外部连接端子产生,而是从所述外部连接端子的外周端缘朝向所述凸块的外周端缘产生,在途中发生使裂纹弯曲的弯曲点。由于该裂纹的弯曲点的发生,能够延缓裂纹本身的发展。另外,根据本发明,相比于未形成所述凸块的以往技术的例子,即使所述导电性接合材料产生了裂纹的情况下也能够抑制所述基底和所述电路基板的电连接的切断,作为结果,能够提高所述导电性接合材料的耐久性。另外,相比于未形成所述凸块的以往技术的例子,能够将应变应变的方向正负反转的距离延伸1.5倍以上,其结果,能够抑制所述导电性接合材料的裂纹发展速度。
在所述结构中,也可以将所述距离d设定为大于0.00mm且0.12mm以下。
在该情况下,将所述距离d设定为大于0.00mm且0.12mm以下,所以应变应变不会正负反转,能够抑制应变应变的正负反转所致的所述导电性接合材料的裂纹发展。特别是,在所述距离d是0.12mm时,应变不会正负反转,距离d设定得长,所以优选。
在所述结构中,也可以将所述距离d设定为0.06mm以上且0.45mm以下。
在该情况下,将最大米塞斯应力抑制为5.00E+11Pa以下,能够通过降低最大米塞斯应力来抑制裂纹的发生量。特别是,在所述距离d是0.12mm时能够将最大米塞斯应力抑制为最小。
在所述结构中,也可以将所述距离d设定为0.06mm以上且0.12mm以下。
在该情况下,将所述距离d设定为0.06mm以上且0.12mm以下,所以应变不会正负反转,从而能够抑制应变的正负反转所致的导电性接合材料的裂纹发展,进而,将最大米塞斯应力抑制为5.00E+11Pa以下,能够通过降低最大米塞斯应力来抑制裂纹的发生量。特别是,在所述距离d是0.12mm时,将应变抑制为最小,进而能够将最大米塞斯应力抑制为最小。
在所述结构中,也可以将通过所述外部连接端子的外周端缘和所述凸块的外周端缘的线设为想象线,并将所述想象线相对所述外部连接端子的表面的角度设定为8°~18°。
在该情况下,将所述想象线相对所述外部连接端子的表面的角度设定为8°以上且18°以下,所以应变不会正负反转,能够抑制应变的正负反转所致的导电性接合材料的裂纹发展。
在所述结构中,所述外部连接端子形成于所述主面的四角,各所述外部连接端子的所述应力衰减方向也可以是从所述主面的角朝向中心点的方向,本发明还能够应用于所述外部连接端子形成于四角的4端子的结构。
在所述结构中,所述外部连接端子分别沿着所述主面的一对边而对向地形成,各所述外部连接端子的所述应力衰减方向也可以是从接近所述主面的角的该外部连接端子的角部朝向接近所述主面的中心点的该外部连接端子的边的方向,本发明还能够应用于所述外部连接端子与一对边对向地形成的2端子的结构。
在所述结构中,所述外部连接端子形成于所述主面的对角位置,各所述外部连接端子的所述应力衰减方向也可以是从位于所述主面的角的该外部连接端子的角部朝向位于所述角部的对角位置的该外部连接端子的对角部的方向。
在该情况下,各所述外部连接端子对角配置于该基底的主面,所以即使在该基底与电路基板之间产生了热膨胀系数差,该基底也以所述主面的中心点为中心而自转,能够使其应力均匀地分散。
在所述结构中,所述凸块的厚度也可以沿着所述应力衰减方向增加。
在该情况下,所述凸块的厚度沿着所述应力衰减的方向增大,所以能够使裂纹沿着所述凸块的表面发生,相比于未形成所述凸块的以往技术的例子,即使在所述导电性接合材料产生了裂纹的情况下,也能够抑制所述基底与电路基板的电连接的切断,作为结果能够提高所述导电性接合材料的耐久性。
在所述结构中,所述基底与电路基板的热膨胀系数也可以不同。
在该情况下,所述基底与电路基板的热膨胀系数不同,所以虽然易于在所述导电性接合材料中发生裂纹,但相比于未形成凸块的以往技术的例子,即使在所述导电性接合材料中发生了裂纹的情况下,也能够抑制所述基底与电路基板的电连接的切断,作为结果能够提高所述导电性接合材料的耐久性。
为了达成上述目的,本发明提供一种封装,其特征在于,由对电子部件元件进行气密密封的本发明的基底、和盖构成,并安装于电路基板。
根据本发明,由上述的本发明的基底、和盖构成,并安装到电路基板,所以能够提高导电性接合材料的耐久性,抑制该封装向电路基板的电连接的切断。
即,根据本发明,所述凸块形成于所述外部连接端子上,所以即使所述导电性接合材料产生了裂纹的情况下,所述导电性接合材料的裂纹也不会沿着形成于所述基底的所述外部连接端子产生,而是从所述外部连接端子的外周端缘朝向所述凸块的外周端缘产生,在途中发生使裂纹弯曲的弯曲点。通过该裂纹的弯曲点的发生,能够延缓裂纹本身的发展。另外,根据本发明,相比于未形成凸块的以往技术的例子,即使所述导电性接合材料产生了裂纹的情况下也能够抑制所述基底与电路基板的电连接的切断,作为结果能够提高所述导电性接合材料的耐久性。另外,相比于未形成凸块的以往技术的例子,能够将应变的方向正负反转的距离延伸1.5倍以上,其结果,能够抑制所述导电性接合材料的裂纹发展速度。
根据本发明,能够提高焊锡的耐久性,抑制封装向电路基板的电连接的切断。
附图说明
图1是公开了安装于本实施方式的电路基板的晶体振子的内部空间的概略示意图。
图2是本实施方式的封装的概略背面图。
图3是示出图1所示的电路基板与晶体振子的接合状态的放大图。
图4是示出凸块的厚度是38μm时的相对距离d的厚度方向的应变的图形。
图5是示出凸块的厚度是19μm时的相对距离d的厚度方向的应变的图形。
图6是示出凸块的厚度是38μm时的相对距离d的最大米塞斯应力的图形。
图7是示出凸块的厚度是19μm时的相对距离d的最大米塞斯应力的图形。
图8是其他实施方式的封装的概略背面图。
图9是其他实施方式的封装的概略背面图。
图10是其他实施方式的封装的概略背面图。
图11是其他实施方式的封装的概略背面图。
图12是其他实施方式的封装的概略背面图。
图13是其他实施方式的封装的概略背面图。
图14示出与图3对应的其他实施方式的电路基板与晶体振子的接合状态的放大图。
(符号说明)
1:晶体振子;11:封装;12:接合材料;2:晶体振动片;21:一主面;22:另一主面;23:侧面;3:基底;31:一主面;32:另一主面;33:空腔;34:侧面;35:堞形部;36:角;37:短边;371:中央位置;38:中心点;39:长边;391:中央位置;4:盖;5:电极;51:电极焊盘;52:布线图案;6:外部连接端子;61:对向区域;62:无对向区域;63:表面;64:角部;65:对角部;66:外周端缘;67:边;68:对向边;69:中央位置;7、73、74:凸块;71:表面;72:外周端缘;81:电路基板;82:焊锡;A:应力衰减方向;d:距离;L:想象线。
具体实施方式
以下,参照附图,说明本发明的实施方式。另外,在以下所示的实施方式中,作为表面安装型压电振动器件,示出在晶体振子中应用了本发明的情况。另外,本实施方式的晶体振子用于在高温以及低温的严酷的环境下使用的车载用的电子设备,特别用于ECU(EngineControl Unit,引擎控制单元)等承担主干部分的电子设备。
在本实施方式的晶体振子1中,如图1所示,设置了由AT切割晶体构成的晶体振动片2(压电振动片)、用于保持该晶体振动片2并对晶体振动片2进行气密密封的基底3(封装11的一部分)、以及用于对保持于基底3的晶体振动片2进行气密密封的盖4(封装11的一部分)。
在该晶体振子1中,由基底3和盖4构成封装11,基底3和盖4通过接合材料12接合,形成被气密密封的内部空间。在该内部空间中,使用导电性接合材料(省略图示)将晶体振动片2电气机械地接合到基底3。在此处使用的导电性接合材料中,使用导电性树脂粘接剂、金属凸块、金属镀敷凸块、焊料等。
接下来,使用图1~3来说明该晶体振子1的各结构。
-基底3-
基底3由陶瓷材料(例如氧化铝陶瓷材料)构成,如图1所示,成形为由底部、和沿着基底3的一主面31的外周从底部向上方延出的堤部构成的箱状体。关于该基底3,在一个陶瓷板上层叠陶瓷的长方体并一体烧结为上部开口的凹状。
基底3的堤部的顶面是与盖4的接合面,在该顶面中,形成有由玻璃构成的密封构件(参照图1所示的符号12)。另外,在基底3上,形成由底部和堤部围成的空腔33,在该空腔33中配置晶体振动片2。
另外,如图1、2所示,在基底3的侧面34形成堞形部35,位于成为基底3的背面的另一主面32的四个角36。在这些堞形部35中,如图1所示,从侧面34到另一主面32(在堞形部35的下半部分)形成有布线图案52(参照下述)。
另外,如图1所示,在基底3上形成与晶体振动片2的激励电极(省略图示)分别电气机械地接合的2个电极焊盘51、与电路基板81电连接的2个外部连接端子6、以及使2个电极焊盘51和2个外部连接端子6分别导通的布线图案52。由这些电极焊盘51、外部连接端子6以及布线图案52构成基底3的电极5。电极焊盘51形成于基底3的一主面31,外部连接端子6形成于基底3的另一主面32,布线图案52形成于基底3的一主面31、另一主面32以及堞形部35。这些电极焊盘51、外部连接端子6以及布线图案52由在W、Mo等构成的金属膜的上表面形成有由Ni构成的Ni镀层、由Au构成的Au镀层的各层的结构构成。
另外,如图2所示,2个外部连接端子6形成于基底3的另一主面32的四个角36中的对角位置。2个外部连接端子6由同一形状构成,形成为长方体(3.2mm×2.5mm×0.85mm),分别由相对长边方向对置的对向区域61、和相对长边方向不对置的无对向区域62构成。另外,2个外部连接端子6相对基底3的另一主面32的中心点38点对称地配置,无对向区域62位于另一主面32的角36,对向区域61位于另一主面32的一对短边37的中央位置371附近。如图1~3所示,在这些外部连接端子6上分别形成有W、Mo等构成的金属膜的凸块7。凸块7由相比于外部连接端子6俯视面积更小的与外部连接端子6相似的形状构成。在本实施方式中,凸块7由相比于外部连接端子6对角线的俯视尺寸小约0.2mm的与外部连接端子6相似的形状构成,在外部连接端子6上重叠凸块7时在外部连接端子6的内侧配置凸块7。另外,外部连接端子6的表面63和凸块7的表面71是平坦面,成为与基底3的另一主面32相同的方向(相同的面方向)。
-盖4-
盖4由陶瓷材料(例如氧化铝陶瓷材料)构成,如图1所示,成形为俯视矩形形状的长方体的一个板。在该盖4的下表面,形成有用于与基底3接合的玻璃密封材等密封构件(参照图1所示的符号12)。将该盖4配置于基底3,并通过利用惰性气体的加热炉的溶融接合等手法对内部空间进行气密密封,从而由盖4和基底3构成晶体振子1的封装11。
-晶体振动片2-
晶体振动片2由AT切割晶体片的基板构成,如图1所示,其外形成为板状的长方体。
在该晶体振动片2上形成有进行激励的一对激励电极(省略图示)、与基底3的电极焊盘51电气机械地接合的一对端子电极(省略图示)、以及将一对激励电极引出到一对端子电极的引出电极(省略图示)。
一对激励电极与两个主面21、22对向地形成,例如,由从基板侧按照Cr、Au的顺序层叠而形成的Cr-Au膜构成。一对端子电极形成于另一主面22,例如,与激励电极同样地,由从基板侧按照Cr、Au的顺序层叠而形成的Cr-Au膜构成。引出电极不对向地形成于两个主面21、22、侧面23,例如,与激励电极同样地,由从基板侧按照Cr、Au的顺序层叠而形成的Cr-Au膜构成。
在由上述结构构成的晶体振子1中,使基底3和晶体振动片2经由导电性接合材料电气机械地接合。通过该接合,将晶体振动片2的激励电极经由引出电极、端子电极、导电性接合材料电气机械地接合到基底3的电极焊盘51,在基底3上搭载晶体振动片2。然后,在搭载了晶体振动片2的基底3上配置盖4,使用基底3与盖4之间的密封构件(参照图1所示的符号12)对基底3和盖4电气机械地进行接合,制作对晶体振动片2进行了气密密封的晶体振子1。
将对晶体振动片2进行了气密密封的晶体振子1搭载到电路基板81,如图1、3所示,经由焊锡82(导电性接合材料)接合到电路基板81,对形成于基底3的外部连接端子6和电路基板81进行电连接。
但是,在对上述的电路基板81接合晶体振子1时,在焊锡中发生厚度方向的应变。
在图1所示的晶体振子1的情况下,成为应变的原因的应力在基底3的另一主面32的角36处的堞形部35附近的外部连接端子6的角部64处高,该应力从角部64朝向处于角部64的对角位置的对角部65衰减(以下,将基底3的主面上的应力衰减的方向称为应力衰减方向A)。
因此,使用上述本实施方式的晶体振子1,设沿着应力衰减方向A的、外部连接端子6的外周端缘66至凸块7的外周端缘72的距离(参照图3所示的箭头)为距离d,计算使距离d为0.01mm~0.40mm时的应变。图4、5示出其结果。在图4所示的计算中,将凸块7的厚度设定为38μm,在图5所示的计算中,将凸块7的厚度设定为19μm。
如图4所示,在将凸块7的厚度设定为38μm的情况下,如果距离d是大于0.00mm且0.12mm以下,则应变始终为正,应变不会反转。因此,在将距离d设定为0.12mm以下的情况下,能够抑制应变正负反转所致的焊锡的裂纹发展。另外,如果距离d是0.06mm以上且0.12mm以下,则应变为±0.0005以下,能够抑制应变自身。因此,在将距离d设定为0.06mm以上且0.12mm以下的情况下,能够抑制应变所致的裂纹的发生量。特别是,在距离d是0.12mm时,应变不会正负反转,且距离d设定得长,所以优选。
如图5所示,在将凸块7的厚度设定为19μm的情况下,如果距离d是大于0.00mm且0.12mm以下,则应变始终为正,应变不会反转。因此,在将距离d设定为0.12mm以下的情况下,能够抑制应变正负反转所致的焊锡的裂纹发展。另外,如果距离d是0.06mm以上且0.12mm以下,则应变为±0.0005以下,能够抑制应变自身。因此,在将距离d设定为0.06mm以上且0.12mm以下的情况下,能够抑制应变所致的裂纹的发生量。特别是,在距离d是0.12mm时,应变不会正负反转,且距离d设定得长,所以优选。
如上所述,根据图4、5可知,与凸块7的厚度无关地,相对距离d的厚度方向的应力呈现同样的倾向。因此,优选与凸块7的厚度无关地,将距离d设定为0.12mm以下,进而,更优选为将距离d设定为0.06mm以上且0.12mm以下。另外,对于应力,相比于未形成凸块7的以往技术的例子,在形成了凸块7的本实施方式中,能够使正负反转的距离延伸1.5倍以上。因此,在未形成凸块7的以往技术中,应变的正负反转所致的问题变得显著。另外,对于此处所称的应变所致的问题,一般在应变为正的区域(与距离外部连接端子6的外周端缘66的距离相关)中裂纹发生以及发展。在温度反转时该应变的正反转为负。另一方面,在温度反转之前应变为负的区域,通过温度反转而成为正,在成为正的区域中裂纹发展。该应变的为正的区域与为负的区域之间的距离越短,在冷热冲击中温度反转了时裂纹特别地发展,且裂纹的发展速度变快。这样,该应变的正负的反转与以往技术的问题相关。
接下来,计算使距离d成为0.01mm以上0.45mm以下时的最大米塞斯应力。图6、7示出其结果。在图6所示的计算中,将凸块7的厚度设定为38μm,在图7所示的计算中,将凸块7的厚度设定为19μm。
如图6所示,可知在将凸块7的厚度设定为38μm的情况下,如果距离d在0.06mm以上且0.45mm以下,则最大米塞斯应力收敛于5.00E+11Pa以下,如果是该范围内则最大米塞斯应力小,其结果,能够通过降低最大米塞斯应力来抑制裂纹的发生量。特别是,在距离d是0.12mm时,能够将最大米塞斯应力抑制为最小。
如图7所示,可知在将凸块7的厚度设定为19μm的情况下,如果距离d在0.06mm以上且0.45mm以下,则最大米塞斯应力收敛于5.00E+11Pa以下,如果是该范围内则最大米塞斯应力小,其结果,能够通过降低最大米塞斯应力抑制裂纹的发生量。特别是,在距离d是0.12mm时,能够将最大米塞斯应力抑制为最小。
本实施方式的晶体振子1用于在高温以及低温的严酷的环境下使用的车载用的电子设备,所以进行了以温度变化为试验对象的冷热冲击试验(温度变化试验)。该冷热冲击试验是在预先设定的多个温度下晶体振子1(封装11)是否电连接到电路基板81的试验。具体而言,在高温(+125℃)和低温(-55℃)下进行试验,将从高温(+125℃)向低温(-55℃)、或者从低温向高温变化的过程作为1个循环,进行了直至多少个循环为止晶体振子1(封装11)一直被电连接到电路基板81的试验。根据该冷热冲击试验,在图6、7所示的距离d是0.45mm时,能够满足2000循环。另外,在图6、7所示的距离d是0.12mm时,能够在以温度变化为试验对象的冷热冲击试验中满足3000个循环。
如上所述,从图6、7可知,与凸块7的厚度无关地,相对距离d的厚度方向的最大米塞斯应力呈现同样的倾向。因此,与凸块7的厚度无关地,优选将距离d设定为0.06mm以上且0.45mm以下。另外,如上所述,在距离d是0.12mm时,能够将最大米塞斯应力抑制为最小。
根据图4~7,特别,优选将距离d设定为0.06mm以上且0.12mm以下,在该情况下,应变不会正负反转,能够抑制应变的正负反转所致的焊锡82的裂纹发展,进而,能够将最大米塞斯应力抑制为5.00E+11Pa以下,通过降低最大米塞斯应力来抑制裂纹的发生量。另外,在距离d是0.12mm时,能够将应变抑制为最小,进而将最大米塞斯应力抑制为最小。
接下来,使凸块7的厚度可变,针对凸块7的厚度,测定了应变发生反转的距离d。
在凸块7的厚度是38μm时,距离d为0.12mm,在将通过外部连接端子6的外周端缘66和凸块7的外周端缘72的线设为想象线L的情况下,想象线L相对外部连接端子6的表面的角度(以下,称为凸块角度)为18°。另外,在凸块7的厚度是19μm时,距离d为0.11mm,凸块角度为10°。另外,在凸块7的厚度是0.013mm时,距离d为0.0922mm,凸块角度成为8°。这样,在距离d在0.0922mm以上且0.12mm以下时,优选将凸块角度设定为8°以上且18°以下,根据该范围的距离d与凸块角度的关系,应变不会正负反转,适合于抑制应变的正负反转所致的焊锡的裂纹发展。
根据上述本实施方式的晶体振子1,在基底3的另一主面32形成用于使用焊锡82而电连接到电路基板81的外部连接端子6,在外部连接端子6上形成比外部连接端子6小的凸块7,将沿着应变衰减的方向的距离d设定为大于0.00mm且0.45mm以下,所以能够提高焊锡82的耐久性,能够抑制封装11向电路基板81的电连接的切断。
即,根据本实施方式的晶体振子1,凸块7形成于外部连接端子6上,所以即使焊锡82产生了裂纹的情况下,焊锡82的裂纹也不会沿着形成于基底3的外部连接端子6产生,而从外部连接端子6的外周端缘66朝向凸块7的外周端缘72(参照图3所示的箭头)产生,在途中发生使裂纹弯曲的弯曲点。通过该裂纹的弯曲点的发生,能够延缓裂纹本身的发展,相比于未形成凸块7的以往技术的例子,即使焊锡82产生了裂纹的情况下也能够抑制基底3与电路基板81的电连接的切断,作为结果能够提高焊锡82的耐久性。另外,相比于未形成凸块7的以往技术的例子,能够使应变的方向正负反转的距离延伸1.5倍以上,其结果,能够抑制焊锡82的裂纹发展速度和由于应变的正负反转而发展的焊锡82的裂纹。
另外,本实施方式的晶体振子1的封装11由上述本实施方式的基底3、和盖4构成,并安装于电路基板81,所以具有通过上述本实施方式的基底3得到的作用效果。
另外,外部连接端子6形成于基底3的另一主面32的四角36中的对角位置,各外部连接端子6的应力衰减方向A是从位于基底3的另一主面32的角36处的外部连接端子6的角部64朝向处于角部64的对角位置的对角部65的方向。即,根据本实施方式,各外部连接端子6对角配置于基底3的另一主面32,所以即使在基底3与电路基板81之间产生了热膨胀系数差,基底3也以另一主面32的中心点38为中心而自转,能够使其应力均匀地分散。
另外,基底3(陶瓷材料)与电路基板81(玻璃环氧树脂材料)的热膨胀系数不同,所以易于在焊锡82中发生裂纹,但相比于未形成凸块7的以往技术的例子,即使焊锡82产生了裂纹的情况下,也能够抑制基底3与电路基板81的电连接的切断,作为结果能够提高焊锡82的耐久性。即,上述本实施方式的作用效果在使用了热膨胀系数不同的基底3和电路基板81的情况下,特别明显。
另外,在本实施方式中,在晶体振动片2中使用了AT切割晶体片,但不限于此,也可以是音叉型晶体振动片等其他方式的晶体振动片。
另外,在本实施方式中,作为基底3的密封构件,使用了玻璃,但不限于此,在盖4是金属盖的情况下,作为密封构件12也可以使用在W、Mo等构成的金属膜的上表面形成了由Ni构成的Ni镀层、由Au构成的Au镀层的各层的结构,或者使用进一步在这些各层的上部形成了金属环的结构。
另外,在本实施方式中,作为盖4使用了陶瓷材料,但不限于此,也可以是玻璃材料、金属材料。另外,作为基底3与盖4的气密密封的手法,不限于溶融接合,能够根据各种材料(基底3、盖4、密封构件12等),使用熔接接合、焊接等其他手法。
另外,在本实施方式中,使外部连接端子6的俯视尺寸为1.2mm×1.5mm,使凸块7的俯视尺寸成为1.0mm×1.3mm,但不限于此,只要能够将距离d设定为0.01mm~0.45mm的范围内,就能够将外部连接端子6以及凸块7设定为任意的尺寸。
另外,在本实施方式中,2个外部连接端子6形成于基底3的另一主面32的四角中的对角位置,但不限于此,也可以如图8所示,在基底3的另一主面32的全部四角处形成外部连接端子6。该方式是外部连接端子6形成于四角36的4端子的方式,各外部连接端子6中的应力衰减方向A是从基底3的另一主面32的角36朝向中心(中心点38)的方向(参照图8所示的箭头)。
另外,在本实施方式中,2个外部连接端子6形成于基底3的另一主面32的四角36中的对角位置,但不限于此,也可以如图9所示,分别沿着基底3的另一主面32的一对短边37而对向地形成。
图9所示的方式是沿着基底3的一对短边37对向地形成的2端子的方式,在短边37的中央位置371形成堞形部,各外部连接端子6的应力衰减方向A是从接近基底3的另一主面32的角36的外部连接端子6的角部64朝向与形成了角部64的外部连接端子6的边67对向的对向边68的中央位置69的方向(参照图9所示的箭头)。即,图9所示的应力衰减方向A为从接近另一主面32的角的该外部连接端子6的角部64朝向接近另一主面32的中心点38的该外部连接端子6的边(对向边68)的方向。
根据该图9所示的方式,各外部连接端子6对称配置于基底3的另一主面32,所以能够抑制在基底3的另一主面32的应力的发生,能够缓和热膨胀系数差的影响。其结果,能够抑制裂纹的发生本身。
另外,2个外部连接端子6形成于基底3的另一主面32的四角36中的对角位置,但不限于此,也可以如图10所示,分别沿着基底3的另一主面32的一对长边39而对向地形成。
图10所示的方式是沿着基底3的一对长边39对向地形成的2端子的方式,在长边39的中央位置391形成堞形部,各外部连接端子6的应力衰减方向A是从接近基底3的另一主面32的角36的外部连接端子6的角部64朝向与形成了角部64的外部连接端子6的边67对向的对向边68的中央位置69的方向(参照图10所示的箭头)。即,图10所示的应力衰减方向A为从接近另一主面32的角的该外部连接端子6的角部64朝向接近另一主面32的中心点38的该外部连接端子6的边(对向边68)的方向。
根据该图10所示的方式,除了通过图9所示的短边对向的2端子方式得到的效果以外,还能够高效地抑制热膨胀系数差的影响大的基底3的另一主面32的长边方向的应力的发生,能够缓和向基底3的另一主面32的短边方向的热膨胀系数差的影响。其结果,能够进一步抑制裂纹的发生本身。
在上述图9、10所示的方式中,外部连接端子6的尺寸被设定为超过基底3的边(短边37或者长边39)的一半的长度。这样,通过将外部连接端子6的尺寸相对基底3的边(短边37或者长边39)的尺寸设定为70%以上的比率,能够抑制针对成为对象的边方向的应力的发生。
另外,在本实施方式中,外部连接端子6的表面63和凸块7的表面71是平坦面,且朝向相同的方向,但外部连接端子6和凸块7的形状不限于此,对于凸块7的形状,也可以沿着应力衰减方向A增大凸块7的厚度。具体而言,既可以将凸块7的表面71相对外部连接端子6的表面63形成为锥形形状,并且,也可以曲面形成凸块7的表面71。在该情况下,凸块7的厚度沿着应力衰减方向A增大,所以不会沿着外部连接端子6的表面63发生裂纹,从而能够使裂纹沿着凸块7的表面71发生。因此,相比于未形成凸块7的以往技术的例子,即使焊锡82产生了裂纹的情况下,也能够抑制基底3与电路基板81的电连接的切断,作为结果能够提高焊锡82的耐久性。
另外,在本实施方式中,晶体振动片2成形为板状的长方体,但不限于此,也可以减小形成激励电极的振动的区域的厚度,而对应于高频化。
另外,在本实施方式中,外部连接端子6形成为长方体,并将凸块7在外部连接端子6上形成为长方体,但不限于此,例如,也可以如图11所示,将外部连接端子6形成为俯视H字形状,并在外部连接端子6上形成2个长方体的凸块7。该图11所示的2个长方体的凸块7沿着X方向(基底3的长度方向、外部连接端子6的宽度方向)排列,且朝向同一方向。另外,这2个凸块7存在于应力衰减方向A的线上。根据该图11所示的外部连接端子6和凸块7的结构,在应力衰减方向A的线上存在2个凸块7,所以相比于上述本实施方式,能够进一步提高焊锡82的耐久性。即,根据图11所示的方式,2个凸块7存在于外部连接端子6上、且存在应力衰减方向A的线上,所以即使焊锡82产生了裂纹的情况下,焊锡82的裂纹也不会沿着形成于基底3的外部连接端子6产生,而从外部连接端子6的外周端缘66朝向凸块7的外周端缘72产生(参照图3),在途中发生2个使裂纹弯曲的弯曲点。通过该2个裂纹的弯曲点的发生,能够进一步延缓裂纹本身的发展,相比于形成有1个凸块7的上述实施方式,即使焊锡82产生了裂纹的情况下,也能够进一步抑制基底3与电路基板81的电连接的切断。
另外,作为与图11所示的方式不同的方式,也可以如图12所示,将外部连接端子6形成为长方体,并在外部连接端子6上形成2个长方体的凸块7。该图11所示的2个长方体的凸块7沿着X方向(基底3的长度方向、外部连接端子6的宽度方向)排列,且朝向同一方向。这2个凸块7存在于应力衰减方向A的线上。该图12所示的方式也具有与图11所示的方式同样的作用效果。
另外,作为与图11所示的方式不同的方式,也可以如图13所示,将外部连接端子6形成为长方体,并在外部连接端子6上形成3个长方体的凸块7。该图13所示的3个长方体的凸块7沿着Y方向(基底3的宽度方向、外部连接端子6的长度方向)排列,且朝向同一方向。这3个凸块7存在于应力衰减方向A的线上。在该图13所示的方式中,相比于图11所示的方式,凸块7的数量更多,所以能够进一步提高焊锡82的耐久性。
另外,在本实施方式中,在外部连接端子6上形成(层叠)有由1层构成的凸块7,但不限于此,也可以形成由多层构成的凸块7。特别是,如图14所示,优选形成为剖面阶梯状。根据该图14所示的凸块7,在外部连接端子6上依次形成有2层的凸块73、74。对于这些凸块73、74,沿着应力衰减方向A(在图14中参照想象线L)的线上依次配置了各自的外周端缘。因此,凸块73、74如图14所示,形成为剖面阶梯状。通过在外部连接端子6上形成该图14所示的凸块73、74,相比于上述实施方式,能够延长沿着裂纹的想象线L上产生的距离,能够进一步延缓裂纹的沿着外部连接端子6产生的裂纹的发展。
另外,在上述实施方式中,如图3、图14所示,凸块7、73、74的外周端缘72成形为直角,但不限于此,凸块7、73、74的外周端缘72也可以成形为锥形形状、或者曲面。
另外,本发明能够在不脱离其精神、主旨或者主要的特征的范围内进行各种变更。因此,上述实施方式在所有的点上只不过是简单的例示,而不限定地解释。本发明的范围基于权利要求书而不拘泥于说明书正文。进而,属于权利要求书的均等范围的变形、变更也属于本发明的范围内。
另外,本申请要求基于2010年4月1日在日本申请的日本特愿2010-085232号的优选权,并在此通过提及而将其全部内容引用到本申请中。
产业上的可利用性
本发明的电子部件用封装能够应用于表面安装型的电子部件用封装。
Claims (11)
1.一种表面安装型的电子部件用封装的基底,保持电子部件元件,使用导电性接合材料安装到电路基板,其特征在于,
在主面形成有用于电连接到电路基板的外部连接端子,
在所述外部连接端子上形成有比所述外部连接端子小的凸块,
设沿着将该基底安装到电路基板时产生的所述外部连接端子上的应力衰减的应力衰减方向的、所述外部连接端子的外周端缘至所述凸块的外周端缘的距离为距离d,
将所述距离d设定为大于0.00mm且0.45mm以下。
2.根据权利要求1所述的表面安装型的电子部件用封装的基底,其特征在于,
将所述距离d设定为大于0.00mm且0.12mm以下。
3.根据权利要求1所述的表面安装型的电子部件用封装的基底,其特征在于,
将所述距离d设定为0.06mm以上且0.45mm以下。
4.根据权利要求1所述的表面安装型的电子部件用封装的基底,其特征在于,
将所述距离d设定为0.06mm以上且0.12mm以下。
5.根据权利要求1~4中的任意一项所述的表面安装型的电子部件用封装的基底,其特征在于,
将通过所述外部连接端子的外周端缘和所述凸块的外周端缘的线设为想象线,
将所述想象线相对所述外部连接端子的表面的角度设定为8°~18°。
6.根据权利要求1~5中的任意一项所述的表面安装型的电子部件用封装的基底,其特征在于,
所述外部连接端子形成于所述主面的四角,
各所述外部连接端子的所述应力衰减方向是从所述主面的角朝向中心点的方向。
7.根据权利要求1~5中的任意一项所述的表面安装型的电子部件用封装的基底,其特征在于,
所述外部连接端子分别沿着所述主面的一对边而对向地形成,
各所述外部连接端子的所述应力衰减方向是从接近所述主面的角的该外部连接端子的角部朝向接近所述主面的中心点的该外部连接端子的边的方向。
8.根据权利要求1~5中的任意一项所述的表面安装型的电子部件用封装的基底,其特征在于,
所述外部连接端子形成于所述主面的对角位置,
各所述外部连接端子中的所述应力衰减方向是从位于所述主面的角的该外部连接端子的角部朝向位于所述角部的对角位置的该外部连接端子的对角部的方向。
9.根据权利要求1~8中的任意一项所述的表面安装型的电子部件用封装的基底,其特征在于,
所述凸块的厚度沿着所述应力衰减方向而增加。
10.根据权利要求1~9中的任意一项所述的表面安装型的电子部件用封装的基底,其特征在于,
所述基底与电路基板的热膨胀系数不同。
11.一种表面安装型的电子部件用封装,其特征在于,由对电子部件元件进行气密密封的权利要求1~10中的任意一项所述的基底、和盖构成,并安装于电路基板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010085232 | 2010-04-01 | ||
JP2010-085232 | 2010-04-01 | ||
PCT/JP2011/057204 WO2011125519A1 (ja) | 2010-04-01 | 2011-03-24 | 表面実装型の電子部品用パッケージのベース、および表面実装型の電子部品用パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102696173A true CN102696173A (zh) | 2012-09-26 |
CN102696173B CN102696173B (zh) | 2016-03-16 |
Family
ID=44762473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180005356.9A Active CN102696173B (zh) | 2010-04-01 | 2011-03-24 | 表面安装型的电子部件用封装的基底、以及表面安装型的电子部件用封装 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8796558B2 (zh) |
EP (1) | EP2555426B1 (zh) |
JP (2) | JP5819287B2 (zh) |
CN (1) | CN102696173B (zh) |
WO (1) | WO2011125519A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105793978A (zh) * | 2013-12-19 | 2016-07-20 | 株式会社大真空 | 电子部件用封装件及压电器件 |
WO2020098483A1 (zh) * | 2018-11-14 | 2020-05-22 | 天津大学 | 封装结构、半导体器件、电子设备 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6167494B2 (ja) * | 2012-09-26 | 2017-07-26 | セイコーエプソン株式会社 | 電子デバイス用容器の製造方法、電子デバイスの製造方法、電子デバイス、電子機器及び移動体機器 |
JP2014110369A (ja) * | 2012-12-04 | 2014-06-12 | Seiko Epson Corp | ベース基板、振動子、発振器、センサー、電子デバイス、電子機器、および移動体 |
JP2014197575A (ja) * | 2013-03-29 | 2014-10-16 | セイコーエプソン株式会社 | パッケージ、電子デバイス、電子デバイスの製造方法、電子機器、及び移動体 |
JP6176057B2 (ja) * | 2013-10-28 | 2017-08-09 | 株式会社大真空 | 電子部品用パッケージのベース、電子部品用パッケージ |
JP5780287B2 (ja) * | 2013-12-19 | 2015-09-16 | 株式会社大真空 | 電子部品用パッケージ及び圧電デバイス |
JP5895928B2 (ja) * | 2013-12-19 | 2016-03-30 | 株式会社大真空 | 電子部品用パッケージ及び圧電デバイス |
USD760230S1 (en) * | 2014-09-16 | 2016-06-28 | Daishinku Corporation | Piezoelectric vibration device |
CN111684785B (zh) | 2018-01-29 | 2021-06-04 | 富士胶片株式会社 | 摄像单元及摄像装置 |
JP2020088633A (ja) * | 2018-11-27 | 2020-06-04 | 京セラ株式会社 | 圧電デバイス及び電子機器 |
CN113994468A (zh) * | 2019-07-01 | 2022-01-28 | 富士胶片株式会社 | 成像元件单元及摄像装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1438765A (zh) * | 2002-02-15 | 2003-08-27 | 精工电子有限公司 | 压电振动器的制造方法 |
JP2006005027A (ja) * | 2004-06-15 | 2006-01-05 | Epson Toyocom Corp | 表面実装型電子デバイス |
WO2009025320A1 (ja) * | 2007-08-23 | 2009-02-26 | Daishinku Corporation | 電子部品用パッケージ、電子部品用パッケージのベース、および電子部品用パッケージと回路基板との接合構造 |
US20090174291A1 (en) * | 2008-01-07 | 2009-07-09 | Epson Toyocom Corporation | Package for electronic component and piezoelectric resonator |
JP2009224741A (ja) * | 2008-03-19 | 2009-10-01 | Epson Toyocom Corp | 電子部品用パッケージ及び表面実装型電子デバイス |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002076813A (ja) | 2000-08-25 | 2002-03-15 | Nippon Dempa Kogyo Co Ltd | 表面実装用の水晶振動子 |
JP3864417B2 (ja) * | 2003-09-29 | 2006-12-27 | 株式会社大真空 | 電子部品用パッケージ |
JP2006032645A (ja) * | 2004-07-15 | 2006-02-02 | Daishinku Corp | 電子部品用パッケージ |
JP2009188374A (ja) | 2008-01-07 | 2009-08-20 | Epson Toyocom Corp | 電子部品用パッケージ及び圧電振動子 |
JP5277843B2 (ja) | 2008-01-07 | 2013-08-28 | セイコーエプソン株式会社 | パッケージ本体及び電子デバイス |
JP5135611B2 (ja) | 2008-09-30 | 2013-02-06 | ルネサスエレクトロニクス株式会社 | テスト装置 |
-
2011
- 2011-03-24 JP JP2012509428A patent/JP5819287B2/ja active Active
- 2011-03-24 CN CN201180005356.9A patent/CN102696173B/zh active Active
- 2011-03-24 WO PCT/JP2011/057204 patent/WO2011125519A1/ja active Application Filing
- 2011-03-24 US US13/497,831 patent/US8796558B2/en active Active
- 2011-03-24 EP EP11765420.2A patent/EP2555426B1/en active Active
-
2014
- 2014-09-09 JP JP2014183354A patent/JP5910690B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1438765A (zh) * | 2002-02-15 | 2003-08-27 | 精工电子有限公司 | 压电振动器的制造方法 |
JP2006005027A (ja) * | 2004-06-15 | 2006-01-05 | Epson Toyocom Corp | 表面実装型電子デバイス |
WO2009025320A1 (ja) * | 2007-08-23 | 2009-02-26 | Daishinku Corporation | 電子部品用パッケージ、電子部品用パッケージのベース、および電子部品用パッケージと回路基板との接合構造 |
US20090174291A1 (en) * | 2008-01-07 | 2009-07-09 | Epson Toyocom Corporation | Package for electronic component and piezoelectric resonator |
JP2009224741A (ja) * | 2008-03-19 | 2009-10-01 | Epson Toyocom Corp | 電子部品用パッケージ及び表面実装型電子デバイス |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105793978A (zh) * | 2013-12-19 | 2016-07-20 | 株式会社大真空 | 电子部件用封装件及压电器件 |
WO2020098483A1 (zh) * | 2018-11-14 | 2020-05-22 | 天津大学 | 封装结构、半导体器件、电子设备 |
Also Published As
Publication number | Publication date |
---|---|
EP2555426A1 (en) | 2013-02-06 |
JP5910690B2 (ja) | 2016-04-27 |
EP2555426A4 (en) | 2017-04-26 |
WO2011125519A1 (ja) | 2011-10-13 |
JPWO2011125519A1 (ja) | 2013-07-08 |
JP5819287B2 (ja) | 2015-11-24 |
US8796558B2 (en) | 2014-08-05 |
EP2555426B1 (en) | 2019-01-09 |
US20130098654A1 (en) | 2013-04-25 |
CN102696173B (zh) | 2016-03-16 |
JP2015038996A (ja) | 2015-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102696173A (zh) | 表面安装型的电子部件用封装的基底、以及表面安装型的电子部件用封装 | |
US7608986B2 (en) | Quartz crystal resonator | |
US7928635B2 (en) | Package for electronic component and piezoelectric resonator | |
US10848125B2 (en) | Quartz crystal resonator unit | |
JP2013065875A (ja) | 電子部品用パッケージ及び電子デバイス | |
JP7196934B2 (ja) | 圧電振動デバイス | |
JP3864417B2 (ja) | 電子部品用パッケージ | |
JP2006032645A (ja) | 電子部品用パッケージ | |
US8836095B2 (en) | Electronic component package and base of the same | |
US20220131519A1 (en) | Piezoelectric vibrating device | |
JP2011199228A (ja) | 電子部品用パッケージのベース、電子部品用パッケージ | |
JP5735822B2 (ja) | 圧電発振器 | |
JP5277843B2 (ja) | パッケージ本体及び電子デバイス | |
TWI488433B (zh) | 晶體元件 | |
US10938368B2 (en) | Piezoelectric-resonator-mounting substrate, and piezoelectric resonator unit and method of manufacturing the piezoelectric resonator unit | |
JP2010272783A (ja) | 表面実装型デバイス | |
JP5239779B2 (ja) | 電子部品用のパッケージ本体、及び振動子 | |
JP2015186196A (ja) | 圧電振動片及び圧電デバイス | |
WO2022158028A1 (ja) | 圧電振動子 | |
CN110999079A (zh) | 压电振子 | |
JP2010129564A5 (zh) | ||
JP2011176388A (ja) | 電子部品用パッケージのベース、電子部品用パッケージ | |
JP2011175991A (ja) | 電子部品用パッケージのベース、電子部品用パッケージ | |
JP2014011258A (ja) | 電子部品用パッケージ及び電子部品 | |
JP2004328259A (ja) | 多重モード圧電フィルタ素子と多重モード圧電フィルタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |