CN102694759A

CN102694759A - 用于可编程逻辑器件的高速串行接口的信号丢失检测器

Info

Publication number: CN102694759A
Application number: CN2012101644789A
Authority: CN
Inventors: W·丁; S·舒马拉耶夫; W·翁; T·M·德兰; T·T·黄
Original assignee: Altera Corp
Current assignee: Altera Corp
Priority date: 2007-07-03
Filing date: 2008-07-02
Publication date: 2012-09-26
Anticipated expiration: 2028-07-02
Also published as: CN101359033B; US8127215B2; CN102694759B; US20110235756A1; CN101359033A; US20090011716A1; US7996749B2

Abstract

本发明涉及用于可编程逻辑器件的高速串行接口的信号丢失检测器。信号丢失检测器包括对输入数据的数字和模拟监视。输入信号与可指示信号丢失的至少一种预定模式数字地进行比较，并且所述输入数据还被检测所述数据中的变换的模拟检测器监视。如果数字比较无法与所述至少一种预定模式中的任一模式匹配，或者如果所述模拟监视检测到变换，甚至如果数字比较产生了模式匹配，都不会指示信号丢失。

Description

用于可编程逻辑器件的高速串行接口的信号丢失检测器

本申请是申请日为2008年7月2日、名称为“用于可编程逻辑器件的高速串行接口的信号丢失检测器”的中国专利申请200810130652.1的分案申请。

技术领域

本发明涉及用于高速串行接口的时钟-数据恢复电路的信号丢失检测器，特别是可编程逻辑器件（PLD）中用于高速串行接口的时钟-数据恢复电路的信号丢失检测器。

背景技术

PLD通常包含高速串行接口以适应高速（即，大于1兆比特每秒（Gbps））串行输入/输出（I/O）标准。许多这些标准可以以大于一个时钟速率的速率运行。然而，大多数（并非全部）高速串行数据协议的共同特征是时钟和关于时钟的信息都不与数据一起发送。实际上，时钟必须从数据中恢复。

为达到此目的，在高速串行接口中使用“时钟-数据恢复”技术是已知的。这种技术利用包括例如锁相环或延迟锁相环的闭环反馈系统从串行数据中恢复时钟。

应该明白，任何这种数据接口必须能够检测其何时丢失了对输入数据信号的锁定。例如，在PCI-Express二代协议（PCIe2）下，当输入数据幅值低于100mV（峰-峰值）时接收器被要求标记（flag）信号丢失。在PCIe2下，一旦检测到信号丢失收发器就将进入空闲状态。一旦检测到100mV（峰-峰值）以上的输入信号，收发器将被要求从空闲状态迅速退出或恢复。当使用模拟电路时，这些要求是具有挑战性的，特别是考虑到数据速率超过1Gbps且可能大约为5Gbps的情况，以及信号电压的绝对幅值持续降低的情况。例如，早期的信号检测器使用二极管对输入信号进行整流，导致0.7V（700mV）的压降，该值远远超过PCIe2检测阈值。即使使用可以包括运算放大器而不是二极管的更先进的模拟检测器，高速、低压阈值检测仍是困难的。

因此，不再依赖于信号电平，使用数字技术比较输入数据与一组可能的有效数据模式已经变得很普遍。如果数据与那些模式的任一模式都不匹配，则认为信号已经丢失。可替代地，或此外，可将信号与已知的无效数据模式比较，如果存在无效数据模式，则表明信号丢失。

但是，在包括时钟数据恢复（CDR）电路的系统中，CDR电路本身可以输出具有可模仿有效数据模式的明显模式的数据。确实，那种模式在大多数情形下是可疑的，但在其它情形下是有效的。例如，CDR电路的环路中的相位检测器可以输出1和0的交替模式，这是一种可疑的模式，因为它可能表明电路在环路中被捕获，但是在PCIe2协议下它也是有效的模式。因此，例如，如果产生了上述模式，则运行在PCIe2下的接口可能无法检测到信号丢失。

因此，能够提供更多可靠的信号丢失检测是令人期望的。

发明内容

根据本发明，CDR输出优选在两条通路上被监视以检测信号丢失。一条通路优选为数字通路，其查找特定模式或可指示信号丢失的模式（但其中的一些模式也可能是有效的）。另一条通路优选为模拟通路，除非数据信号包括诸如当数据有效时可能存在的多次变换，否则该模拟通路表示信号丢失。只有当两条通路均指示信号丢失时，信号丢失才优选被推断出。

因此，根据本发明，本文提供了包括数字数据模式检测器的信号状态检测器，该数字数据模式检测器比较输入数据和至少一种预定的数据模式并基于输入数据是否与所述至少一种预定数据模式的任何一个匹配来提供第一信号丢失指示。信号状态检测器还包括模拟检测器，所述模拟检测器基于输入数据中存在或不存在多次变换来输出第二信号丢失指示。判决电路基于所述第一信号丢失指示和第二信号丢失指示输出第三信号丢失指示。

本文还提供了包括信号状态检测器的串行接口和包括该串行接口的可编程逻辑器件。

附图说明

结合附图参考以下详细说明，本发明的上述和其它优点将是明显的，附图中相同的参考符号指代文中相同的部件，并且其中：

图1是根据本发明的优选实施例的信号状态检测器的示意图；及

图2是使用可编程逻辑器件的说明性系统的简化方块图，所述可编程逻辑器件包括根据本发明的信号状态检测器。

具体实施方式

如上所述，优选通过比较输入数据和可指示信号丢失的已知模式实现对信号丢失的数字检测，特别是当信号电压降低时（这是降低集成电路器件特征尺寸的结果）。但是，同样根据上文的描述，标志信号丢失的模式在一些情形下还可能是有效的模式。其中的一种情形是PCI-Express协议下交替的1-0模式（即，“01010101…”或“10101010…”）。

根据本发明，这种模式的有效实例和指示信号丢失的那种模式的实例可通过是否检测到模拟变换来区分。具体地，在双数据速率运行中，数据在时钟的上升沿和下降沿均被采样，偶数数据样本和奇数数据样本由不同的比较器产生。如果比较器的运行完全一致，则数据为全1或全0的信号丢失模式将被指示为连续的“1”或“0”输出。但是，如果一个比较器相对于另一个比较器被偏置（offset），则应当为连续“1”或连续“0”的模式会表现为交替的1和0。

因此，根据本发明的优选实施例，输入数据在数字通路中与已知用于指示信号丢失的四种可能的可疑模式之一进行比较，即，全0或全1（不存在比较器偏置）或交替的1和0或0和1（存在比较器偏置）。但是，由于后两种模式可能是有效的，诸如在PCIe下，所以数据也优选利用模拟通路进行比较。只有在相对大量的变换之后，模拟通路才会优选指示匹配，表示数据事实上正在转换（toggling），并且交替的数据模式不是损坏的（stuck）模式和比较器偏置结合的结果。只有两通路均指示数据丢失时，才优选指示数据丢失。

本发明将参照图1进行描述，图1根据本发明的优选实施例示出了信号丢失电路10。数字模式检测器11产生输出“a”，而模拟限制放大器（LA）12驱动移位寄存器13在数据中足够次数的变换后驱动“1”以输出“b”。输出“a”和“b”优选寄存在触发器14、15中。触发器14的Q输出和触发器15的nQ

输出优选在与（AND）门16被组合以产生电路10的输出17。

出现以下四种模式的任一模式时，数字模式检测器11优选输出“1”：

1.1010101010…；

2.0101010101…；

3.1111111111…；或

4.000000000…，

其中的任一模式可以由于以上讨论的原因指示“损坏的”数据-即，信号丢失。同样由于以上讨论的原因，这些模式的存在是不确定的，特别是在PCIe下运行时1-0交替模式的任一模式的存在是不确定的。但是，如上所述，当这些模式以有效形式出现时，模拟数据中会有变换产生。

因此，数据还优选通过模拟限制放大器12被传递，所述模拟限制放大器12的输出优选驱动移位寄存器13的时钟输入130，在输入131为1时移位。移位寄存器13优选被初始化为全0。这样，只有在数据中出现大量1-0或0-1变换之后，输出“b”才会出现“1”，这意味着数据已经充分地转换以指示真实数据而不是损坏的模式-即，信号丢失。在输出“b”获得“1”所需的变换次数可由移位寄存器13的长度确定。移位寄存器13和触发器14、15被信号18定期地复位/重置为“0”。复位之间的时间间隔由用户根据检测器电路10所需的灵敏度确定。例如，时间间隔可以在大约10比特和大约20比特（bit）之间（即，在双数据速率操作中大约5个到大约10个时钟周期）。在可编程逻辑器件中，移位寄存器13和复位之间的时间间隔的长度优选地可编程为用户的逻辑设计的一部分。

可见，如果数字模式检测器11在“a”输出“1”，则触发器14将输出“1”作为AND门16的一个输入。类似地，如果移位寄存器13输出“0”，则触发器15将输出“1”作为AND门16的另一输入。输出17处的“1”优选地指示信号丢失。

因此，如果模式检测器11未检测出四种可疑模式之一，则无论输出“b”的状态如何，输出“a”仍然是“0”且因此输出17仍然是“0”，这意味着数据是有效的。如果模式检测器11检测出四种可疑模式之一，则输出“a”变为“1”，且输出17的状态由输出“b”确定。在那种情形下，如果在模拟数据中没有检测到变换，则输出“b”仍然是“0”，这使得AND门16的两个输入均为“1”并指示信号丢失。但是，如果在模拟数据中检测到变换，这意味着数据是有效的，则输出“b”变为“1”，这意味着即使输出“a”是“1”表示可能有信号丢失，但是AND门16的另一个输入是“0”使得输出17仍然是“0”且不指示信号丢失。

由此可见提供的信号状态检测器可以区分交替的1和0的有效模式和无效模式以提供信号丢失指示。如上所述，根据本发明的信号状态或信号丢失检测器可以在PLD 90的串行接口91中提供（参见图2）。

包含本发明的PLD 90可用在多种电子器件中。一个可能的使用是在图2所示的数据处理系统900中。数据处理系统900可以包括一个或一个以上的以下元件：处理器901；存储器902；I/O电路903和外围设备904。这些元件通过系统总线905连接在一起并组装在电路板906上，所述电路板906被包含在终端用户系统907中。

系统900可用于多种应用，诸如计算机网络、数据网络、仪表设备、视频处理、数字信号处理、或期望使用可编程或可重新编程逻辑的优点的任何其它应用。PLD 90可用来执行各种不同的逻辑功能。例如，PLD 90可被配置为与处理器901协同工作的处理器或控制器。PLD 90还可以用作对系统900中共享资源的访问进行仲裁的仲裁器。另举一例，PLD 90可被配置为处理器901和系统900中其它元件之一间的接口。应当指出系统900只是示例性的，而本发明的真正范围和精神应当由所附权利要求指示。

可利用各种技术实现如上所述并包含本发明的PLD 90。

应当理解前述内容只是本发明原理的示例性说明，本领域的技术人员可以作各种更改而不偏离本发明的范围和精神，并且本发明只由所附权利要求限定。

Claims

1.一种信号丢失检测器，其包括：

数字模式检测器，其比较输入数据与至少一种预定的数据模式，并基于所述比较来提供第一信号丢失指示；

模拟检测器，其基于所述输入数据中存在或不存在多次变换来提供第二信号丢失指示；和

判决电路，所述判决电路基于所述第一和第二信号丢失指示输出第三信号丢失指示。

2.根据权利要求1所述的信号丢失检测器，其中：

所述第一、第二和第三信号丢失指示中的每个具有表明信号存在的各自第一状态和表明信号不存在的各自第二状态；以及

所述判决电路在所述第一信号丢失指示和所述第二信号丢失指示中的任一个处于所述第一状态时输出处于所述第一状态的所述第三信号丢失指示。

3.根据权利要求2所述的信号丢失检测器，其中：

除非所述第一信号丢失指示处于所述第二状态，否则所述判决电路输出所述第三信号丢失指示而不考虑所述第二信号丢失指示。

4.根据权利要求1所述的信号丢失检测器，其中：

所述数字模式检测器比较输入数据与预定的数据模式，并且基于所述输入数据是否匹配所述预定的数据模式来提供所述第一信号丢失指示。

5.根据权利要求4所述的信号丢失检测器，其中在所述输入数据不匹配所述预定的数据模式时所述第一信号丢失指示表示信号存在。

6.根据权利要求1所述的信号丢失检测器，其中：

所述第二信号丢失指示是基于所述输入数据中存在或者不存在多次变换。

7.根据权利要求6所述的信号丢失检测器，其中在所述输入数据中存在所述多次变换时，所述第二信号丢失指示表示信号存在。

8.一种检测信号丢失的方法，所述方法包括：

从输入数据的样本产生输入数据的模式，比较输入数据的所述模式和至少一个预定的数据模式，并基于所述比较提供第一信号丢失指示；

基于所述输入数据中存在或不存在多次变换来产生第二信号丢失指示；和

基于所述第一和第二信号丢失指示输出第三信号丢失指示。

9.根据权利要求8所述的信号丢失检测方法，其中：

所述输出包括在所述第一信号丢失指示和所述第二信号丢失指示中的任一个处于所述第一状态时输出处于表明信号存在的状态的所述第三信号丢失指示。

10.根据权利要求9所述的信号丢失检测方法，其中：

所述输出包括：除非所述第一信号丢失指示处于所述第二状态，否则输出所述第三信号丢失指示而不考虑所述第二信号丢失指示。

11.根据权利要求8所述的信号丢失检测方法，其中基于所述比较提供第一信号丢失指示：

比较输入数据和预定的数据模式，并且基于所述输入数据是否匹配所述预定的数据模式来提供所述第一信号丢失指示。

12.根据权利要求11所述的信号丢失检测方法，其中在所述输入数据不匹配所述预定的数据模式时所述第一信号丢失指示表示信号存在。

13.根据权利要求8所述的信号丢失检测方法，其中：

所述第二信号丢失指示是基于所述输入数据中存在或者不存在多次变换而产生的。

14.根据权利要求13所述的信号丢失检测方法，其中在所述输入数据中存在所述多次变换时，所述第二信号丢失指示表示信号存在。

15.信号状态检测器，其包括：

数字模式检测器，其比较输入数据和至少一种预定的数据模式，并且基于所述比较来提供第一指示；

模拟检测器，其基于所述输入数据中存在或不存在多次变换来提供第二指示；和

判决电路，其基于所述第一和第二指示输出信号状态指示。

16.根据权利要求15所述的信号状态检测器，其中：

所述第一和第二指示和所述信号状态指示中的每个具有表明信号存在的各自第一状态和表明信号不存在的各自第二状态；以及

所述判决电路在所述第一指示和所述第二指示中的任一个处于所述第一状态时输出处于所述第一状态的所述信号状态指示。

17.根据权利要求16所述的信号状态检测器，其中：

除非所述第一指示处于所述第二状态，否则所述判决电路输出所述信号状态指示而不考虑所述第二指示。

18.根据权利要求15所述的信号状态检测器，其中：

所述数字模式检测器比较输入数据与预定的数据模式，并且基于所述输入数据是否匹配所述预定的数据模式来提供所述第一指示。

19.根据权利要求18所述的信号状态检测器，其中在所述输入数据不匹配所述预定的数据模式时所述第一指示表示信号存在。

20.根据权利要求15所述的信号状态检测器，其中：

所述第二指示是基于所述输入数据中存在或者不存在多次变换。

21.根据权利要求20所述的信号状态检测器，其中在所述输入数据中存在所述多次变换时，所述第二指示表示信号存在。