CN102693937A - 一种超低介电常数薄膜生长中形成渐进二氧化硅层的方法 - Google Patents

一种超低介电常数薄膜生长中形成渐进二氧化硅层的方法 Download PDF

Info

Publication number
CN102693937A
CN102693937A CN201210047381XA CN201210047381A CN102693937A CN 102693937 A CN102693937 A CN 102693937A CN 201210047381X A CN201210047381X A CN 201210047381XA CN 201210047381 A CN201210047381 A CN 201210047381A CN 102693937 A CN102693937 A CN 102693937A
Authority
CN
China
Prior art keywords
layer
progressive
hard mask
silicon dioxide
metallic copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210047381XA
Other languages
English (en)
Other versions
CN102693937B (zh
Inventor
陈玉文
徐强
郑春生
张文广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201210047381.XA priority Critical patent/CN102693937B/zh
Publication of CN102693937A publication Critical patent/CN102693937A/zh
Application granted granted Critical
Publication of CN102693937B publication Critical patent/CN102693937B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明一种超低介电常数薄膜生长中形成渐进二氧化硅层的方法,其中,主要包括以下步骤:在超低介电层的上表面沉积渐进富二氧化硅层,在渐进富二氧化硅层的上表面沉积金属硬掩膜层。通过使用本发明一种超低介电常数薄膜生长中形成渐进二氧化硅层的方法,使渐进富二氧化硅层沉积在超低介电层上,不再需要硬掩膜,提高了超低介电层薄膜与下一步互连层的粘着性,且大大地降低了成本。

Description

一种超低介电常数薄膜生长中形成渐进二氧化硅层的方法
技术领域
本发明涉及一种薄膜生长的工艺方法,尤其涉及一种超低介电常数薄膜生长中形成渐进二氧化硅层的方法。 
背景技术
随着超大规模集成电路工艺技术的不断发展,半导体器件的特征尺寸不断缩小,芯片面积持续增大,人们面临着如何克服由于连接长度的急速增长而带来的RC (R指电阻,C指电容)延迟显著增加的问题。特别是由于金属布线线间电容的影响日益严重,造成器件性能大幅度下降,已经成为半导体工业进一步发展的关键制约因素。 
互连之间的寄生电容和互连电阻造成了信号的传输延迟。由于铜具有较低的电阻率,优越的抗电迁移特性和高的可靠性,能够降低金属的互连电阻,进而减小总的互连延迟效应,现已由常规的铝互连改变为低电阻的铜互连。同时降低互连之间的电容同样可以减小延迟,而寄生电容C正比于电路层绝缘介质的相对介电常数k,因此使用低k材料作为不同电路层的绝缘介质代替传统的SiO2介质已成为满足高速芯片的发展的需要。 
互连层的RC 延迟是集成电路速度最主要的制约因素,为了减小金属互连层之间的寄生电容,现有技术有使用超低介电常数(untra-low-k)材料,而为了降低介电常数,超低介电常数材料一般被做成多孔、疏松的结构。但是所述多孔、疏松的超低介电常数薄膜,在互连层的制作过程会面临一系列的问题,相对于致密的低介电常数薄膜来说,所述多孔、疏松的超低介电常数薄膜具有比较低的机械性能从而在化学机械研磨、封装中湿气和溶剂易渗透到超低介电常数薄膜中去。现有技术的超大规模集成电路采用多层互连层,一般采用在超低介电常数薄膜上沉积氧化物硬模,而所述氧化物硬模沉积需在与生成超低介电常数薄膜的不同设备内生成,使得生产周期延长、生产成本增加。同时,在后续的化学机械研磨中,研磨停留在超低介电常数薄膜上,但是超低介电常数薄膜与下一步互连层的刻蚀停止层的黏着性很弱,导致可靠性问题。 
发明内容
发明公开了一种超低介电常数薄膜生长中形成渐进二氧化硅层的方法。用以解决现有技术中器件表面的互联形成的不足都集中在一个层面上,以及在对二氧化硅层与铜进行化学机械平坦化过程后其超低介电层上粘合力薄弱,导致可靠性问题。 
为实现上述目的,发明采用的技术方案是: 
一种超低介电常数薄膜生长中形成渐进二氧化硅层的方法,其中,主要包括以下步骤:
步骤一,在金属层中第一沟槽内注入金属铜,使金属铜的上表面与所述金属层的上表面形成平面,再对所述金属铜与所述金属层的上表面沉积刻蚀阻挡层,在所述刻蚀阻挡层的上表面沉积超低介电层,在同一设备中在所述超低介电层的上表面沉积渐进富二氧化硅层,在所述渐进富二氧化硅层的上表面沉积金属硬掩膜层,在所述金属硬掩膜层的上表面沉积底部抗反射涂层,在所述底部抗反射涂层的上表面沉积光刻胶,且所述光刻胶中设有第一通孔,由此形成所要加工的器件构造;
步骤二,通过最上层光刻胶的阻挡对光刻胶的第一通孔中所述底部反射涂层以及金属硬掩膜层进行刻蚀,以所述渐进富二氧化硅层为停止层,形成金属硬掩膜中第二通孔;
步骤三,在所述第二通孔中以及所述金属硬掩膜层的上表面沉积底部反射涂层,第二通孔中完全被底部反射涂层填充,且所述金属硬掩膜层的上表面完全被底部反射涂层覆盖,并在底部反射涂层上沉积光刻胶,所述光刻胶中设有第三通孔;
步骤四,对所述底部抗反射涂层、所述金属硬掩膜层以及所述超低介电层逐一进行刻蚀,形成在所述渐进富二氧化硅层中的第一沉孔;
步骤五,移除所述光刻胶以及所述底部抗反射涂层,并对所述第三通孔中,未被所述金属硬掩膜层所覆盖的,所述渐进富二氧化硅层以及所述渐进富二氧化硅层下的超低介电层进行刻蚀,使所述超低介电层中形成第二沉孔,同时在对第一沉孔刻蚀使第一沉孔贯穿所述超低介电层,并刻蚀掉部分刻蚀阻挡层;
步骤六,对所述刻蚀阻挡层未被所述超低介电层所覆盖的部分进行刻蚀使所述刻蚀阻挡层贯穿露出金属铜的上表面;
步骤七,溅射沉积金属势垒层和铜的籽晶层,对所述以金属硬掩膜层上表面以下以及金属铜以上的区域内注入金属铜,使所述金属铜完全填充这一区域,所填充的金属铜与所述金属层中的金属铜相连接形成互连线,进一步的,所述金属硬掩膜成的上表面也被所述金属铜完全覆盖;
步骤八,对所述超低介电层上表面的所述渐进富二氧化硅层、所述金属硬掩膜层以及所述金属铜进行研磨,使所述金属硬掩膜层完全被移除,部分所述金属铜以及部分所述渐进富二氧化硅层被移除,部分所保留渐进富二氧化硅层与部分所述金属铜的上表面形成以平面。
上述的工艺方法,其中,所述步骤三中,所述第三通孔的宽度小于或等于所述第二通孔的宽度,且设置于所述第二通孔的正上方。 
上述的工艺方法,其中,所述步骤四中,所述金属硬掩膜层有部分未被刻蚀掉的所述底部抗反射层。 
上述的工艺方法,其中,所述步骤四中,所述第二沉孔的宽度与所述第二通孔一致均大于或等于所述第一沉孔。 
上述的工艺方法,其中,所述步骤七中,所述金属硬掩膜成的上表面也被所述金属铜完全覆盖。 
上述的工艺方法,其中,所述渐进富二氧化硅的在化学机械平坦化过程中,其范围为200至1000。 
上述的工艺方法,其中,所述金属硬掩膜层的材料为自组组成,包括为钽、钛、钨、钽氮化硅、氮化钛、钨氮化物。 
上述的工艺方法,其中,所述超低介电层的K值为2.2至2.8之间。 
上述的工艺方法,其中,所述刻蚀停止层的材料为SiN或SiC或SiOC或SiOCN或SiCN。 
本发明的一种超低介电常数薄膜生长中形成渐进二氧化硅层的方法,采用了如下方案具有以下效果,增加了一个渐进富二氧化硅层,使渐进富二氧化硅层沉积在超低介电层上,不再需要硬掩膜,提高了超低介电层薄膜与下一步互连层的粘着性,且大大地降低了成本。 
附图说明
通过阅读参照如下附图对非限制性实施例所作的详细描述,发明的其它特征,目的和优点将会变得更明显。 
图1为发明一种超低介电常数薄膜生长中形成渐进二氧化硅层的方法的对形成光刻胶光刻的示意图; 
图2为发明一种超低介电常数薄膜生长中形成渐进二氧化硅层的方法的硬掩膜刻蚀并移除光刻胶和底部抗放射层; 
图3为发明一种超低介电常数薄膜生长中形成渐进二氧化硅层的方法的形成光刻胶并光刻的示意图; 
图4为发明一种超低介电常数薄膜生长中形成渐进二氧化硅层的方法的在硬掩膜开口下方形成通孔的示意图; 
图5为发明一种超低介电常数薄膜生长中形成渐进二氧化硅层的方法的利用硬掩膜刻蚀超低介电层; 
图6为发明一种超低介电常数薄膜生长中形成渐进二氧化硅层的方法的刻蚀底部的刻蚀阻挡层通孔接触第一金属层的示意图; 
图7为发明一种超低介电常数薄膜生长中形成渐进二氧化硅层的方法的金属阻挡层、渐进富二氧化硅层以及金属层填充的示意图; 
图8为发明一种超低介电常数薄膜生长中形成渐进二氧化硅层的方法的移除部分金属铜以及部分金属硬掩膜层的示意图。 
参考图序:金属层1、金属铜2、第一沟槽3、刻蚀阻挡层4、超低介电常数薄膜层5、渐进富二氧化硅层6、金属硬掩膜层7、底部抗反射涂层8、光刻胶9、第一通孔、10第二通孔11、第三通孔12、第一沉孔13、第二沉孔14。 
具体实施方式
为了使发明实现的技术手段、创造特征、达成目的和功效易于明白了解,以下结合具体图示,进一步阐述本发明。 
一种超低介电常数薄膜生长中形成渐进二氧化硅层的方法,其中,主要包括以下步骤: 请参看图1所示,步骤一,在金属层1中第一沟槽3内注入金属铜2,使金属铜3的上表面与金属层1的上表面形成平面,再对金属铜3与金属层1的上表面沉积刻蚀阻挡层4,在刻蚀阻挡层4的上表面沉积超低介电层5,在超低介电层5的上表面沉积渐进富二氧化硅层6,在渐进富二氧化硅层6的上表面沉积金属硬掩膜层7,在金属硬掩膜层7的上表面沉积底部抗反射涂层8,在底部抗反射涂层8的上表面沉积光刻胶9,且光刻胶9中设有第一通孔10,由此形成所要加工的器件构造; 
如图1、2所示,步骤二,通过最上层光刻胶9的阻挡对光刻胶9的第一通孔10中底部反射涂层8以及金属硬掩膜层7进行刻蚀,以渐进富二氧化硅层6为停止层,形成金属硬掩膜7中第二通孔11;
如图2、3所示,步骤三,在第二通孔11中以及金属硬掩膜层7的上表面沉积底部反射涂层8,第二通孔11中完全被底部反射涂层8填充,且金属硬掩膜层7的上表面完全被底部反射涂层8覆盖,并在底部反射涂层8上沉积光刻胶9,光刻胶9中设有第三通孔12,进一步的第三通孔12的宽度小于或等于第二通孔11的宽度,且设置于第二通孔11的正上方;
如图3、4所示,步骤四,对底部抗反射涂层8、金属硬掩膜层7以及超低介电层5逐一进行刻蚀,形成在渐进富二氧化硅层6中的第一沉孔13,进一步的在金属硬掩膜层7有部分未被刻蚀掉的底部抗反射层8;
如图4、5所示,步骤五,移除光刻胶9以及底部抗反射涂层8,并对第三通孔12中,未被金属硬掩膜层7所覆盖的,渐进富二氧化硅层6以及渐进富二氧化硅层6下的超低介电层5进行刻蚀,使超低介电层5中形成第二沉孔,同时在对第一沉孔13刻蚀使第一沉孔13贯穿超低介电层5,并刻蚀掉部分刻蚀阻挡层,进一步的,第二沉孔14的宽度与第二通孔一致均大于或等于第一沉孔13;
如图5、6所示,步骤六,对刻蚀阻挡层4未被超低介电层5所覆盖的部分进行刻蚀使刻蚀阻挡层4贯穿露出金属铜2的上表面;
如图6、7所示,步骤七,溅射沉积金属势垒层和铜的籽晶层。对以金属硬掩膜层上表面以下以及金属铜2以上的区域内注入金属铜2,使金属铜2完全填充这一区域,所填充的金属铜2与金属层1中的金属铜2相连接形成互连线,进一步的,金属硬掩膜成的上表面也被金属铜2完全覆盖;
如图7、8所示,步骤八,对超低介电层5上表面的渐进富二氧化硅层、金属硬掩膜层7以及金属铜2进行研磨,使金属硬掩膜层7完全被移除,部分金属铜2以及部分渐进富二氧化硅层6被移除,部分所保留渐进富二氧化硅层6与部分金属铜2的上表面形成以平面,进一步的,利用多级互连的制造方法,并在超低介电层5上附有部分渐进富二氧化硅层6使在之后的工序中防止部分渐进富二氧化硅层6之上的物质与超低介电层5之间发生分离的问题。
综上,发明一种超低介电常数薄膜生长中形成渐进二氧化硅层的方法,有效的通过增加了一个渐进富二氧化硅层,使渐进富二氧化硅层沉积在超低介电层上,不再需要硬掩膜,提高了超低介电层薄膜与下一步互连层的粘着性,且大大地降低了成本。 
以上对发明的具体实施例进行了描述。需要理解的是,发明并不局限于上述特定实施方式,其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施;本领域技术人员可以在权利要求的范围内做出各种变形或修改,这并不影响发明的实质内容。 

Claims (9)

1.一种超低介电常数薄膜生长中形成渐进二氧化硅层的方法,其特征在于,主
要包括以下步骤:
步骤一,在金属层中第一沟槽内注入金属铜,使金属铜的上表面与所述金属层的上表面形成平面,再对所述金属铜与所述金属层的上表面沉积刻蚀阻挡层,在所述刻蚀阻挡层的上表面沉积超低介电层,在同一设备中在所述超低介电层的上表面沉积渐进富二氧化硅层,在所述渐进富二氧化硅层的上表面沉积金属硬掩膜层,在所述金属硬掩膜层的上表面沉积底部抗反射涂层,在所述底部抗反射涂层的上表面沉积光刻胶,且所述光刻胶中设有第一通孔,由此形成所要加工的器件构造;
步骤二,通过最上层光刻胶的阻挡对光刻胶的第一通孔中所述底部反射涂层以及金属硬掩膜层进行刻蚀,以所述渐进富二氧化硅层为停止层,形成金属硬掩膜中第二通孔;
步骤三,在所述第二通孔中以及所述金属硬掩膜层的上表面沉积底部反射涂层,第二通孔中完全被底部反射涂层填充,且所述金属硬掩膜层的上表面完全被底部反射涂层覆盖,并在底部反射涂层上沉积光刻胶,所述光刻胶中设有第三通孔;
步骤四,对所述底部抗反射涂层、所述金属硬掩膜层以及所述超低介电层逐一进行刻蚀,形成在所述渐进富二氧化硅层中的第一沉孔;
步骤五,移除所述光刻胶以及所述底部抗反射涂层,并对所述第三通孔中,未被所述金属硬掩膜层所覆盖的,所述渐进富二氧化硅层以及所述渐进富二氧化硅层下的超低介电层进行刻蚀,使所述超低介电层中形成第二沉孔,同时在对第一沉孔刻蚀使第一沉孔贯穿所述超低介电层,并刻蚀掉部分刻蚀阻挡层;
步骤六,对所述刻蚀阻挡层未被所述超低介电层所覆盖的部分进行刻蚀使所述刻蚀阻挡层贯穿露出金属铜的上表面;
步骤七,溅射沉积金属势垒层和铜的籽晶层,对所述以金属硬掩膜层上表面以下以及金属铜以上的区域内注入金属铜,使所述金属铜完全填充这一区域,所填充的金属铜与所述金属层中的金属铜相连接形成互连线,进一步的,所述金属硬掩膜成的上表面也被所述金属铜完全覆盖;
步骤八,对所述超低介电层上表面的所述渐进富二氧化硅层、所述金属硬掩膜层以及所述金属铜进行研磨,使所述金属硬掩膜层完全被移除,部分所述金属铜以及部分所述渐进富二氧化硅层被移除,部分所保留渐进富二氧化硅层与部分所述金属铜的上表面形成以平面。
2.根据权利要求1所述的工艺方法,其特征在于,所述步骤三中,所述第三通
孔的宽度小于或等于所述第二通孔的宽度,且设置于所述第二通孔的正上方。
3.根据权利要求1所述的工艺方法,其特征在于,所述步骤四中,所述金属硬掩膜层有部分未被刻蚀掉的所述底部抗反射层。
4.根据权利要求1所述的工艺方法,其特征在于,所述步骤四中,所述第二沉孔的宽度与所述第二通孔一致均大于或等于所述第一沉孔。
5.根据权利要求1所述的工艺方法,其特征在于,所述步骤七中,所述金属硬掩膜成的上表面也被所述金属铜完全覆盖。
6.根据权利要求1所述的工艺方法,其特征在于,所述渐进富二氧化硅的在化学机械平坦化过程中,其范围为200至1000。
7.根据权利要求1所述的工艺方法,其特征在于,所述金属硬掩膜层的材料为自组组成,包括为钽、钛、钨、钽氮化硅、氮化钛、钨氮化物。
8.根据权利要求1所述的工艺方法,其特征在于,所述超低介电层的K值为2.2至2.8之间。
9.根据权利要求1所述的工艺方法,其特征在于,所述刻蚀停止层的材料为SiN或SiC或SiOC或SiOCN或SiCN。
CN201210047381.XA 2012-02-28 2012-02-28 一种超低介电常数薄膜生长中形成渐进二氧化硅层的方法 Active CN102693937B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210047381.XA CN102693937B (zh) 2012-02-28 2012-02-28 一种超低介电常数薄膜生长中形成渐进二氧化硅层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210047381.XA CN102693937B (zh) 2012-02-28 2012-02-28 一种超低介电常数薄膜生长中形成渐进二氧化硅层的方法

Publications (2)

Publication Number Publication Date
CN102693937A true CN102693937A (zh) 2012-09-26
CN102693937B CN102693937B (zh) 2015-02-11

Family

ID=46859295

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210047381.XA Active CN102693937B (zh) 2012-02-28 2012-02-28 一种超低介电常数薄膜生长中形成渐进二氧化硅层的方法

Country Status (1)

Country Link
CN (1) CN102693937B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701142A (zh) * 2013-12-05 2015-06-10 台湾积体电路制造股份有限公司 自对齐双间隔件图案化工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6858828B2 (en) * 2001-09-18 2005-02-22 Stmicroelectronics S.A. Photocell incorporating a lightguide and matrix composed of such photocells
US7611943B2 (en) * 2004-10-20 2009-11-03 Texas Instruments Incorporated Transistors, integrated circuits, systems, and processes of manufacture with improved work function modulation
CN102315163A (zh) * 2011-09-28 2012-01-11 上海华力微电子有限公司 超低介电常数薄膜铜互连的制作方法
CN102324400A (zh) * 2011-09-28 2012-01-18 上海华力微电子有限公司 铜互连结构的制作方法
CN102324401A (zh) * 2011-09-28 2012-01-18 上海华力微电子有限公司 铜互连结构的制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6858828B2 (en) * 2001-09-18 2005-02-22 Stmicroelectronics S.A. Photocell incorporating a lightguide and matrix composed of such photocells
US7611943B2 (en) * 2004-10-20 2009-11-03 Texas Instruments Incorporated Transistors, integrated circuits, systems, and processes of manufacture with improved work function modulation
CN102315163A (zh) * 2011-09-28 2012-01-11 上海华力微电子有限公司 超低介电常数薄膜铜互连的制作方法
CN102324400A (zh) * 2011-09-28 2012-01-18 上海华力微电子有限公司 铜互连结构的制作方法
CN102324401A (zh) * 2011-09-28 2012-01-18 上海华力微电子有限公司 铜互连结构的制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701142A (zh) * 2013-12-05 2015-06-10 台湾积体电路制造股份有限公司 自对齐双间隔件图案化工艺
CN110828304A (zh) * 2013-12-05 2020-02-21 台湾积体电路制造股份有限公司 形成半导体器件的方法及图案化半导体器件的方法

Also Published As

Publication number Publication date
CN102693937B (zh) 2015-02-11

Similar Documents

Publication Publication Date Title
CN104600059B (zh) 一种带有ipd的tsv孔结构及其加工方法
CN102315163A (zh) 超低介电常数薄膜铜互连的制作方法
CN103199055A (zh) 封装件及其形成方法
US9230855B2 (en) Interconnect structure and forming method thereof
CN105609431A (zh) 半导体结构及其形成方法
CN104576764A (zh) 一种集成无源器件及其制造方法
CN102324401B (zh) 铜互连结构的制作方法
US20240332219A1 (en) Devices with through silicon vias, guard rings and methods of making the same
CN205645810U (zh) 集成电子器件
CN103904025A (zh) 提高金属连线电迁移可靠性的方法
CN103972156A (zh) 半导体互连结构及其制作方法
CN102693937B (zh) 一种超低介电常数薄膜生长中形成渐进二氧化硅层的方法
CN102420179B (zh) 超低介电常数薄膜铜互连的制作方法
CN102324403B (zh) 超低介电常数薄膜铜互连的制作方法
CN101982879A (zh) 一种低介电常数介质与铜互连的结构及其集成方法
CN102339790A (zh) 半导体器件制作方法
CN102420212A (zh) 超低介电常数薄膜铜互连结构及其制作方法
CN102437091B (zh) 采用金属铜合金作为刻蚀阻挡层的铜后道互连工艺
CN105405821A (zh) 一种晶圆级tsv封装结构及封装工艺
CN102437090B (zh) 无金属阻挡层的铜后道互连工艺
CN101673727A (zh) 一种低介电常数介质与铜互连的结构和集成方法
CN102339792A (zh) 半导体器件制作方法
CN103165517B (zh) 降低层间介质层介电常数的方法
CN204257632U (zh) 一种半导体结构
CN102810508B (zh) 改善刻蚀形貌并提升可靠性的铜互连制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant