CN102683587B - 一种用于相变存储器的硅-硒化锡纳米多层复合相变薄膜材料 - Google Patents

Abstract

本发明涉及一种用于低操作电流相变存储器的Si/SnSe₂纳米多层复合相变薄膜材料。本发明的Si/SnSe₂纳米多层复合相变薄膜材料中单层Si薄膜和单层SnSe₂薄膜交替排列成多层膜结构，且单层Si薄膜的厚度为3~40nm，单层SnSe₂薄膜的厚度为4~10nm；所述Si/SnSe₂纳米多层复合相变薄膜材料的总厚度为75～210nm。基于本发明Si/SnSe₂纳米多层复合相变薄膜材料的相变存储器具有操作电流极低的优势，同时对数据的保持能力较强，可用于低操作电流相变存储器。

Description

一种用于相变存储器的硅-硒化锡纳米多层复合相变薄膜材料

技术领域

本发明涉及一种微电子技术领域的材料，具体涉及一种用于低操作电流相变存储器的Si/SnSe₂纳米多层复合相变薄膜材料。

背景技术

相变存储器（PCM）作为新一代非易失性存储器技术，具有高的读速读写、高可靠性、低功耗、寿命长、循环擦写次数高等优点，同时能够兼容于COMS工艺（S.Lai and T.Lowrey:IEDM Tech.Dig.,2000,p.243）。基于以上优点，PCM成为最有望取代目前普遍使用的FLASH技术，占领下一代非挥发性存储市场的存储技术。PCM是利用电流产生的焦耳热量可逆改变薄膜电阻进行编程，薄膜在高阻值时为非晶态，在低阻值时为晶态，高低电阻值分别对应着逻辑数据的“0”和“1”（S.W.Ryu等，Applied Physics Letters，92，142110，2008）。

薄膜由晶态转化到非晶态（RESET）过程中，需要将薄膜加热到其熔点以上，该过程需要较大的操作电流。相变存储器的功耗也主要消耗于RESET过程中。根据公式P=I²R（P、I、R分别为功率、电流、电阻），相同的产热功率下，若能提高薄膜的电阻，则可以极大的降低相应的操作电流。传统操作电流较小的相变材料，一般相变温度与熔点较低，相变激活能较小，导致了相应相变存储器对数据的保持能力较弱。本发明将介质材料Si与相变材料SnSe₂进行多层复合，则可以在保证较高数据保持能力的基础上，大幅度的提高复合薄膜的晶态电阻。

本发明所述的薄膜与现有技术中的薄膜相比更具优势：首先，薄膜的晶态电阻更高；其次，数据保持能力更强。这是其他现有技术中的薄膜很难达到的优异性能。

发明内容

鉴于以上传统相变材料的缺点和不足，本发明的目的在于提供一种能够使用较低操作电流即可实现相变存储且具有优异的数据保持能力的Si/SnSe₂纳米多层复合相变薄膜材料及其制备方法，用于解决传统相变材料晶态电阻不高和数据保持能力不良的缺点和不足。

为了实现上述目的，本发明采用如下的技术方案：

本发明的Si/SnSe₂纳米多层复合相变薄膜较好的解决了传统相变材料的缺点和不足。Si与SnSe₂二者的多层复合使得该薄膜材料体系的晶态电阻得到了极大的提高。此外，由于SnSe₂薄膜本身在相变前后具有10个以上数量级的电阻变化，使得将Si引入复合多层薄膜后，Si/SnSe₂纳米多层复合相变薄膜在提高晶态电阻的同时仍保证了相变前后足够的电阻变化比。Si/SnSe₂纳米多层复合相变薄膜对数据的保持能力仍然维持在了较高水平，与最成熟的Ge₂Sb₂Te₅相近，可将数据在80°C以上的环境中保持10年以上。

本发明的能够用于低操作电流相变存储器的Si/SnSe₂纳米多层复合相变薄膜材料，通过溅射沉积Si层和SnSe₂层，在纳米量级复合而成。

本发明的Si/SnSe₂中的“/”代表“和”的意思。

本发明的Si/SnSe₂纳米多层复合相变薄膜材料中，单层Si薄膜和单层SnSe₂薄膜交替排列成多层膜结构，单层Si薄膜的厚度范围为3~40nm，单层SnSe₂薄膜的厚度为4~10nm；所述Si/SnSe₂纳米多层复合相变薄膜材料的总厚度为75～210nm。

所述Si/SnSe₂纳米多层复合相变薄膜材料的结构符合下列通式：

[Si(a)/SnSe₂(b)]_x；

式中a、b分别表示所述单层Si薄膜及单层SnSe₂薄膜的厚度，3nm≤a≤40nm，4nm≤b≤10nm，且a/b的取值范围为0.75-4；x表示单层Si薄膜和单层SnSe₂薄膜的交替周期数或者交替层数，且x为正整数，x通过相变薄膜的总厚度N与所述单层Si薄膜和单层SnSe₂薄膜的厚度和计算所得，即a+b=N/x(nm)。

优选的，所述Si/SnSe₂纳米多层复合相变薄膜中a：b为4：5、8：5、12：5、16：5、20：5。

优选的，所述Si/SnSe₂纳米多层复合相变薄膜总厚度为90-105nm。

最选的，所述Si/SnSe₂纳米多层复合相变薄膜总厚度为100nm；此时a+b=100/x (nm)。

本发明所述Si/SnSe₂纳米多层复合相变薄膜材料具有比SnSe₂更高的晶态电阻，且随着a/b比值的增加，所述Si/SnSe₂纳米多层复合相变薄膜的晶态电阻不断上升。

本发明所述的Si/SnSe₂纳米多层复合相变薄膜材料的高低电阻比值不小于三个数量级。

本发明所述的Si/SnSe₂纳米多层复合相变薄膜材料采用磁控溅射方法制备，衬底采用SiO₂/Si(100)基片，溅射靶材为Si和SnSe₂，溅射气体为Ar气。

较佳的，所述Si靶材的纯度在原子百分比99.99%以上，所述SnSe₂靶材的纯度在原子百分比99.999%以上，本底真空度不大于1×10^-4Pa。

较佳的，所述Si和SnSe₂靶材分别采用射频和直流电源，且溅射功率均为15-25W；优选的，溅射功率为20W。

较佳的，所述Ar气的纯度为体积百分比99.999%以上，气体流量为25-35SCCM，溅射气压为0.15-0.25Pa；优选的，所述气体流量为30SCCM，溅射气压为0.2Pa。

本发明所述的单层Si薄膜和单层SnSe₂薄膜的厚度可通过溅射时间来调控。

本发明所述的Si/SnSe₂纳米多层复合相变薄膜材料的制备过程具体包括以下步骤：

1）清洗SiO₂/Si(100)基片；

2）安装好溅射靶材；设定射频功率，设定溅射气体流量及溅射气压；

3）采用室温磁控溅射方法制备Si/SnSe₂纳米多层复合相变薄膜材料：

a)将空基托旋转到Si靶位，打开Si靶上的射频电源，依照设定的溅射时间(如300s)，开始对Si靶材进行溅射，清洁Si靶材表面；

b)Si靶材表面清洁完成后，关闭Si靶上所施加的射频电源，将空基托旋转到SnSe₂靶位，开启SnSe₂靶上的直流电源，依照设定的溅射时间(如300s），开始对SnSe₂靶材进行溅射，清洁SnSe₂靶材表面；

c)SnSe₂靶材表面清洁完成后将基片旋转到Si靶位，打开Si靶上的射频电源，依照设定的溅射时间，开始溅射Si薄膜；

d)Si薄膜溅射完成后，关闭Si靶上所施加的射频电源，将基片旋转到SnSe₂靶位，开启SnSe₂靶上的直流电源，依照设定的溅射时间，开始溅射SnSe₂薄膜；

e)重复c)和d)两步，即在SiO₂/Si(100)基片上制备Si/SnSe₂…Si/SnSe₂多层复合相变薄膜材料；在薄膜总厚度固定的前提下，对于某一确定周期数的薄膜，通过控制Si和SnSe₂靶材的溅射时间来调节多层薄膜周期中Si单层薄膜和SnSe₂单层薄膜的厚度，从而形成所需结构的Si/SnSe₂纳米多层复合相变薄膜材料。

本发明的Si/SnSe₂纳米多层复合相变薄膜材料能够应用于相变存储器，且作为低操作电流相变存储器的相变薄膜材料使用，与传统的相变薄膜材料相比具有如下特点：首先，Si/SnSe₂纳米多层复合相变薄膜材料具有极高的晶态电阻，对于相应的相变存储器，只需采用较低的操作电流即可工作；其次，Si/SnSe₂纳米多层复合相变薄膜材料具有较好的数据保持能力，能够将数据在80°C以上的环境中保持10年以上；第三，Si/SnSe₂纳米多层复合相变薄膜材料在大幅度提高晶态电阻的同时高低电阻之比达到三个数量级以上，保证了在相应相变存储器中“0”和“1”的区分。

附图说明

图1为本发明的[Si/SnSe₂]_x纳米多层复合相变薄膜材料及用于对比的单层SnSe₂薄膜材料原位电阻与温度的关系曲线，其中x=4、5、6、8、11；

图2为本发明的[Si(12nm)/SnSe₂(5nm)]₆纳米多层复合相变薄膜材料在250°C的环境中退火600s之后的X射线衍射图（XRD）。

图3为基于本发明的[Si(12nm)/SnSe₂(5nm)]₆纳米多层复合相变薄膜材料及用于对比的单层Ge₂Sb₂Te₅薄膜材料的失效时间与温度倒数的关系。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

实施例1

本实施例中制备的Si/SnSe₂纳米复合多层相变薄膜材料的总厚度为100nm左右，具体结构分别为[Si(4nm)/SnSe₂(5nm)]₁₁、[Si(8nm)/SnSe₂(5nm)]₈、[Si(12nm)/SnSe₂(5nm)]₆、[Si(16nm)/SnSe₂(5nm)]₅、[Si(20nm)/SnSe₂(5nm)]₄。

制备步骤为：

1、清洗SiO₂/Si(100)基片，清洗表面、背面，去除灰尘颗粒、有机和无机杂质：

(a)在丙酮溶液中强超声清洗3-5分钟，再去离子水冲洗；

(b)在乙醇溶液中强超声清洗3-5分钟，再去离子水冲洗，高纯N₂吹干表面和背面；

(c)在120°C烘箱内烘干水汽，约20分钟.

2、采用射频溅射方法制备[Si(a)/SnSe₂(b)]_x薄膜前准备：

(a)装好Si和SnSe₂溅射靶材，并将本底真空抽至1×10^-4Pa；

(b)设定射频功率为20W；

(c)使用高纯Ar作为溅射气体，设定溅射气体流量为30SCCM，并将溅射气压调节至0.2Pa。

3、采用磁控交替溅射方法制备[Si(a)/SnSe₂(b)]_x纳米多层复合相变薄膜材料：

a)将空基托旋转到Si靶位，打开Si靶上的射频电源，依照设定的溅射时间(300s)，开始对

Si靶材进行溅射，清洁Si靶材表面；

b)Si靶材表面清洁完成后，关闭Si靶上所施加的射频电源，将基片旋转到SnSe₂靶位，开启SnSe₂靶上的射频电源，依照设定的溅射时间，开始对SnSe₂靶材进行溅射，清洁SnSe₂靶材表面；

c)SnSe₂靶材表面清洁完成后将基片旋转到Si靶位，打开Si靶上的射频电源，依照设定的溅射时间，开始溅射Si薄膜；

d)Si薄膜溅射完成后，关闭Si靶上所施加的射频电源，将基片旋转到SnSe₂靶位，开启SnSe₂靶上的直流电源，依照设定的溅射时间，开始溅射SnSe₂薄膜。

e)重复c)和d)两步，即在SiO₂/Si(100)基片上分别制备出[Si(4nm)/SnSe₂(5nm)]₁₁、[Si(8nm)/SnSe₂(5nm)]₈、[Si(12nm)/SnSe₂(5nm)]₆、[Si(16nm)/SnSe₂(5nm)]₅、[Si(20nm)/SnSe₂(5nm)]₄纳米多层复合相变薄膜材料。

最终所得的[Si(a)/SnSe₂(b)]_x纳米复合多层相变薄膜总厚度为100nm左右，其中Si与SnSe₂的单层薄膜厚度均通过溅射时间的不同来控制，其中Si的溅射速率为24s/nm，SnSe₂的溅射速率为1s/nm。

实施例2

本实施例中制备的Si/SnSe₂纳米复合多层相变薄膜材料的总厚度为80nm左右，具体结构分别为[Si(3nm)/SnSe₂(4nm)]₁₁、[Si(6nm)/SnSe₂(4nm)]₈、[Si(10nm)/SnSe₂(4nm)]₆、[Si(13nm)/SnSe₂(4nm)]₅、[Si(16nm)/SnSe₂(4nm)]₄。

制备步骤为：

1、清洗SiO₂/Si(100)基片，清洗表面、背面，去除灰尘颗粒、有机和无机杂质：

(a)在丙酮溶液中强超声清洗3-5分钟，再去离子水冲洗；

(b)在乙醇溶液中强超声清洗3-5分钟，再去离子水冲洗，高纯N₂吹干表面和背面；

(c)在120°C烘箱内烘干水汽，约20分钟。

2、采用磁控溅射方法制备[Si(a)/SnSe₂(b)]_x薄膜前准备：

(a)装好Si和SnSe₂溅射靶材，并将本底真空抽至1×10^-4Pa；

(b)设定射频功率为20W；

(c)使用高纯Ar作为溅射气体，设定溅射气体流量为30SCCM，并将溅射气压调节至0.2Pa。

3、采用磁控溅射方法制备[Si(a)/SnSe₂(b)]_x纳米多层复合相变薄膜材料：

a)将空基托旋转到Si靶位，打开Si靶上的射频电源，依照设定的溅射时间(300s)，开始对Si靶材进行溅射，清洁Si靶材表面；

b)Si靶材表面清洁完成后，关闭Si靶上所施加的射频电源，将基片旋转到SnSe₂靶位，开启SnSe₂靶上的直流电源，依照设定的溅射时间，开始对SnSe₂靶材进行溅射，清洁SnSe₂靶材表面；

c)SnSe₂靶材表面清洁完成后将基片旋转到Si靶位，打开Si靶上的射频电源，依照设定的溅射时间，开始溅射Si薄膜；

d)Si薄膜溅射完成后，关闭Si靶上所施加的射频电源，将基片旋转到SnSe₂靶位，开启SnSe₂靶上的直流电源，依照设定的溅射时间，开始溅射SnSe₂薄膜。

e)重复c)和d)两步，即在SiO₂/Si(100)基片上分别制备出为[Si(3nm)/SnSe₂(4nm)]₁₁、[Si(6nm)/SnSe₂(4nm)]₈、[Si(10nm)/SnSe₂(4nm)]₆、[Si(13nm)/SnSe₂(4nm)]₅、[Si(16nm)/SnSe₂(4nm)]₄纳米多层复合相变薄膜材料。

最终所得的[Si(a)/SnSe₂(b)]_x纳米复合多层相变薄膜总厚度为80nm左右，其中Si与SnSe₂的单层薄膜厚度均通过溅射时间的不同来控制，其中Si的溅射速率为24s/nm，SnSe₂的溅射速率为1s/nm。

实施例3

本实施例中制备的Si/SnSe₂纳米复合多层相变薄膜材料的总厚度为200nm左右，具体结构分别为[Si(8nm)/SnSe₂(10nm)]₁₁、[Si(16nm)/SnSe₂(10nm)]₈、[Si(24nm)/SnSe₂(10nm)]₆、[Si(32nm)/SnSe₂(10nm)]₅、[Si(40nm)/SnSe₂(10nm)]₄。

制备步骤为：

1、清洗SiO₂/Si(100)基片，清洗表面、背面，去除灰尘颗粒、有机和无机杂质：

(a)在丙酮溶液中强超声清洗3-5分钟，再去离子水冲洗；

(b)在乙醇溶液中强超声清洗3-5分钟，再去离子水冲洗，高纯N₂吹干表面和背面；

(c)在120°C烘箱内烘干水汽，约20分钟.

2、采用射频溅射方法制备[Si(a)/SnSe₂(b)]_x薄膜前准备：

(a)装好Si和SnSe₂溅射靶材，并将本底真空抽至1×10^-4Pa；

(b)设定射频功率为20W；

(c)使用高纯Ar作为溅射气体，设定溅射气体流量为30SCCM，并将溅射气压调节至0.2Pa。

3、采用磁控交替溅射方法制备[Si(a)/SnSe₂(b)]_x纳米多层复合相变薄膜材料：

a)将空基托旋转到Si靶位，打开Si靶上的射频电源，依照设定的溅射时间(300s)，开始对Si靶材进行溅射，清洁Si靶材表面；

b)Si靶材表面清洁完成后，关闭Si靶上所施加的射频电源，将基片旋转到SnSe₂靶位，开启SnSe₂靶上的射频电源，依照设定的溅射时间，开始对SnSe₂靶材进行溅射，清洁SnSe₂靶材表面；

c)SnSe₂靶材表面清洁完成后将基片旋转到Si靶位，打开Si靶上的射频电源，依照设定的溅射时间，开始溅射Si薄膜；

d)Si薄膜溅射完成后，关闭Si靶上所施加的射频电源，将基片旋转到SnSe₂靶位，开启SnSe₂靶上的直流电源，依照设定的溅射时间，开始溅射SnSe₂薄膜。

e)重复c)和d)两步，即在SiO₂/Si(100)基片上分别制备出[Si(8nm)/SnSe₂(10nm)]₁₁、[Si(16nm)/SnSe₂(10nm)]₈、[Si(24nm)/SnSe₂(10nm)]₆、[Si(32nm)/SnSe₂(10nm)]₅、[Si(40nm)/SnSe₂(10nm)]₄纳米多层复合相变薄膜材。

最终所得的[Si(a)/SnSe₂(b)]_x纳米复合多层相变薄膜总厚度为200nm左右，其中Si与SnSe₂的单层薄膜厚度均通过溅射时间的不同来控制，其中Si的溅射速率为24s/nm，SnSe₂的溅射速率为1s/nm。

对比例1

本对比例中制备单层SnSe₂相变薄膜材料，厚度为100nm。

制备步骤为：

1、清洗SiO₂/Si(100)基片，清洗表面、背面，去除灰尘颗粒、有机和无机杂质：

(a)在丙酮溶液中强超声清洗3-5分钟，再去离子水冲洗；

(b)在乙醇溶液中强超声清洗3-5分钟，再去离子水冲洗，高纯N₂吹干表面和背面；

(c)在120°C烘箱内烘干水汽，约20分钟.

2、采用射频溅射方法制备Si薄膜前准备：

(a)装好SnSe₂溅射靶材，并将本底真空抽至1×10^-4Pa；

(b)设定射频功率为20W；

(c)使用高纯Ar作为溅射气体，设定溅射气体流量为30SCCM，并将溅射气压调节至0.2Pa。

3、采用磁控溅射方法制备SnSe₂相变薄膜材料：

a)将空基托旋转到SnSe₂靶位，打开SnSe₂靶上的直流电源，依照设定的溅射时间(300s)，开始对SnSe₂靶材进行溅射，清洁SnSe₂靶材表面；

b)SnSe₂靶材表面清洁完成后，关闭靶上所施加的直流电源，将基片旋转到SnSe₂靶位，开启SnSe₂靶位上的射频电源，依照设定的溅射时间，开始溅射SnSe₂薄膜。即在SiO₂/Si(100)基片上制备了厚度为100nm的SnSe₂薄膜。其中SnSe₂的溅射速率为1s/nm。

对比例2

本对比例中制备单层Ge₂Sb₂Te₅相变薄膜材料，厚度为100nm。

制备步骤为：

1、清洗SiO₂/Si(100)基片，清洗表面、背面，去除灰尘颗粒、有机和无机杂质：

(a)在丙酮溶液中强超声清洗3-5分钟，再去离子水冲洗；

(b)在乙醇溶液中强超声清洗3-5分钟，再去离子水冲洗，高纯N₂吹干表面和背面；

(c)在120°C烘箱内烘干水汽，约20分钟.

2、采用射频溅射方法制备Ge₂Sb₂Te₅薄膜前准备：

(a)装好Ge₂Sb₂Te₅溅射靶材，并将本底真空抽至1×10^-4Pa；

(b)设定射频功率为20W；

(c)使用高纯Ar作为溅射气体，设定溅射气体流量为30SCCM，并将溅射气压调节至0.2Pa。

3、采用磁控溅射方法制备Ge₂Sb₂Te₅相变薄膜材料：

a)将空基托旋转到Ge₂Sb₂Te₅靶位，打开Ge₂Sb₂Te₅靶上的射频电源，依照设定的溅射时间(300s)，开始对Ge₂Sb₂Te₅靶材进行溅射，清洁Ge₂Sb₂Te₅靶材表面；

b)Ge₂Sb₂Te₅靶材表面清洁完成后，关闭靶上所施加的射频电源，将基片旋转到Ge₂Sb₂Te₅靶位，开启Ge₂Sb₂Te₅靶位上的射频电源，依照设定的溅射时间，开始溅射Ge₂Sb₂Te₅薄膜。即在SiO₂/Si(100)基片上制备了厚度为100nm的Ge₂Sb₂Te₅薄膜。其中Ge₂Sb₂Te₅靶的溅射速率为2.8s/nm。

将上述实施例1的[Si(a)/SnSe₂(b)]_x纳米多层复合相变薄膜材料和对比例1的单层SnSe₂相变薄膜材料进行测试得到各相变薄膜材料的原位电阻与温度的关系曲线图，如图1所示；将上述实施例1的[Si(12nm)/SnSe₂(5nm)]₆纳米多层复合相变薄膜材料和对比例1的单层SnSe₂相变薄膜材料分别在250°C中退火600s后进行测试得到各相变薄膜材料的X射线衍射谱图，如图2所示；将上述实施例1的[Si(12nm)/SnSe₂(5nm)]₆纳米多层复合相变薄膜材料和对比例1的单层SnSe₂相变薄膜材料及对比例2的单层Ge₂Sb₂Te₅相变薄膜材料进行测试得到各相变薄膜材料的失效时间与温度倒数的对应关系曲线图，如图3所示。

上述图1-图3的检测结果如下：

图1为本发明的[Si/SnSe2]_x纳米多层复合相变薄膜材料及用于对比的单层SnSe₂薄膜材料原位电阻与温度的关系曲线，测试过程中的升温速率为10°C/min，降温过程为自然冷却。在低温下，所有薄膜处于高电阻的非晶态，随着温度的不断升高，薄膜电阻缓慢降低，达到相变温度时，薄膜开始晶化，相应的电阻开始快速下降，相变过程结束后，随着温度的升高电阻基本保持不变。在温度降低的过程中，电阻有少量的上升，是基于半导体材料的基本特性。可以看出，与单层SnSe₂薄膜材料相比，Si的加入极大的提高了晶态电阻，且随着Si含量的增加呈现出非晶电阻下降，晶态电阻上升的趋势，但非晶电阻与晶态电阻的比值始终维持在1000倍以上，也就保证了相应的相变存储器足够的开关比。根据公式P=I²R，在RESET过程中，相同的产热功率下，可以极大的减小相应器件的操作电流。

图2为本发明的[Si(12nm)/SnSe₂(5nm)]₆纳米多层复合相变薄膜材料与单层SnSe₂薄膜材料在250°C中退火600s使其充分晶化后得到的XRD谱图。由图2(a)可以看到，单层SnSe₂薄膜材料在相变之后，X射线衍射峰较多且强度较大，证明其结晶比较完善，而图2(b)中只有两个微弱的衍射峰，证明Si的加入一定程度上抑制了SnSe₂的晶化，也就从相结构上解释了本发明的[Si(12nm)/SnSe₂(5nm)]₆纳米多层复合相变薄膜具有极高晶态电阻的原因。

图3为本发明的[Si(12nm)/SnSe₂(5nm)]₆纳米多层复合相变薄膜材料与单层SnSe₂薄膜材料及单层Ge₂Sb₂Te₅相变薄膜材料失效时间与温度倒数的对应关系曲线。根据业内的统一评判标准之一，利用相变材料将数据保持10年时对应的温度来评判材料的数据保持能力。可以看出，Si的加入虽然降低了SnSe₂薄膜材料对数据的保持能力，但其对数据的保持能力仍然能够与当前公认的研究最成熟综合性能最优异的Ge₂Sb₂Te₅相变薄膜材料相近，即Si/SnSe₂纳米多层复合相变薄膜材料能够将数据在80°C以上的环境中保持10年以上。因此，本发明的[Si(a)/SnSe₂(b)]_x纳米多层复合相变薄膜材料在极大的提高晶态电阻降低相应器件操作电流的同时仍然具有优异的数据保持能力。

上述实施例2和3中的[Si/SnSe2]_x纳米多层复合相变薄膜材料经原位电阻与温度的关系曲线检测可知：在低温下，所有薄膜处于高电阻的非晶态，随着温度的不断升高，薄膜电阻缓慢降低，达到相变温度时，薄膜开始晶化，相应的电阻开始快速下降，相变过程结束后，随着温度的升高电阻基本保持不变。在温度降低的过程中，电阻有少量的上升，是基于半导体材料的基本特性。与单层SnSe₂薄膜材料相比，Si的加入极大的提高了晶态电阻，且随着Si含量的增加呈现出非晶电阻下降，晶态电阻上升的趋势，但非晶电阻与晶态电阻的比值始终维持在1000倍以上，也就保证了相应的相变存储器足够的开关比。根据公式P=I²R，在RESET过程中，相同的产热功率下，可以极大的减小相应器件的操作电流。

上述实施例2和3中的[Si/SnSe2]_x纳米多层复合相变薄膜材料在250°C中退火600s使其充分晶化后得到的XRD谱图可知：单层SnSe₂薄膜材料在相变之后，X射线衍射峰较多且强度较大，证明其结晶比较完善，Si的加入一定程度上抑制了SnSe₂的晶化，也就从相结构上解释了本发明的[Si(12nm)/SnSe₂(5nm)]₆纳米多层复合相变薄膜具有极高晶态电阻的原因。

上述实施例2和3中的[Si/SnSe2]_x纳米多层复合相变薄膜材料的失效时间与温度倒数的对应关系曲线可知。根据业内的统一评判标准之一，利用相变材料将数据保持10年时对应的温度来评判材料的数据保持能力。可以看出，Si的加入虽然降低了SnSe₂薄膜材料对数据的保持能力，但其对数据的保持能力仍然能够与当前公认的研究最成熟综合性能最优异的Ge₂Sb₂Te₅相变薄膜材料相近，即Si/SnSe₂纳米多层复合相变薄膜材料能够将数据在80°C以上的环境中保持10年以上。因此，本发明的[Si(a)/SnSe₂(b)]_x纳米多层复合相变薄膜材料在极大的提高晶态电阻降低相应器件操作电流的同时仍然具有优异的数据保持能力。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (7)

1.一种Si/SnSe₂纳米多层复合相变薄膜材料，其特征在于，所述Si/SnSe₂纳米多层复合相变薄膜材料中单层Si薄膜和单层SnSe₂薄膜交替排列成多层膜结构；单层Si薄膜的厚度为3～40nm，单层SnSe₂薄膜的厚度为4～10nm；所述Si/SnSe₂纳米多层复合相变薄膜材料的总厚度为75～210nm；所述Si/SnSe₂纳米多层复合相变薄膜材料的结构符合下列通式：[Si(a)/SnSe₂(b)]_x；式中，a、b分别表示所述单层Si薄膜及单层SnSe₂薄膜的厚度，3nm≤a≤40nm，4nm≤b≤10nm，且a/b的取值范围为0.75～4；x表示单层Si薄膜和单层SnSe₂薄膜的交替周期数或者交替层数，且x为正整数，x通过相变薄膜的总厚度N与所述单层Si薄膜和单层SnSe₂薄膜的厚度和计算所得，即a+b=N/x(nm)；所述Si/SnSe₂纳米多层复合相变薄膜材料具有比SnSe₂更高的晶态电阻，且随着a/b比值的增加，所述Si/SnSe₂纳米多层复合相变薄膜的晶态电阻不断上升；所述Si/SnSe₂纳米多层复合相变薄膜的高低电阻比值不小于三个数量级。 

2.如权利要求1所述的Si/SnSe₂纳米多层复合相变薄膜材料，其特征在于，所述Si/SnSe₂纳米多层复合相变薄膜的总厚度为90～105nm。 

3.如权利要求1-2任一项所述的Si/SnSe₂纳米多层复合相变薄膜材料的制备方法，其特征在于，采用磁控溅射方法制备所述Si/SnSe₂纳米多层复合相变薄膜材料，衬底采用SiO₂/Si(100)基片，溅射靶材为Si和SnSe₂，溅射气体为Ar气。 

4.如权利要求3所述的Si/SnSe₂纳米多层复合相变薄膜材料的制备方法，其特征在于，所述Si靶材的纯度在原子百分比99.99%以上，所述SnSe₂靶材的纯度在原子百分比99.999%以上，本底真空度不大于1×10^-4Pa；所述Ar气的纯度为体积百分比99.999%以上。 

5.如权利要求3所述的Si/SnSe₂纳米多层复合相变薄膜材料的制备方法，其特征在于，所述Si和SnSe₂靶材溅射分别采用射频和直流电源，且溅射功率均为15-25W；所述Ar气的气体流量为25-35SCCM；溅射气压为0.15-0.25Pa。 

6.如权利要求3所述的Si/SnSe₂纳米多层复合相变薄膜材料的制备方法，其特征在于，所述单层Si薄膜和单层SnSe₂薄膜的厚度通过溅射时间来调控。 

7.如权利要求1-2任一项所述的Si/SnSe₂纳米多层复合相变薄膜材料在低操作电流相变存储器中的应用。 

Images