CN102655406A - 接收电路 - Google Patents

Abstract

本发明提供一种接收电路，接收一高电压外部信号并提供一对应的低电压内部信号。接收电路设有一限压器、一电平下移器与一反相器，工作于低电压。电平下移器具有一前侧端与一后侧端，包括一晶体管，其栅极与源极分别于前侧端与后侧端耦接限压器与反相器。限压器限制外部信号传输至前侧端的电平，电平下移器将前侧端的信号下移一跨压以产生后侧端的信号，反相器将后侧端的信号反相以产生内部信号。

Description

接收电路

技术领域

本发明是关于一种接收电路，特别是关于一种运用电平下移器的接收电路。

背景技术

半导体芯片(晶粒/集成电路)是现代信息社会最重要的硬件基础；不同功能的芯片可进一步集成出功能多元的电子系统。为了要集成各种芯片的功能，芯片与芯片之间会交换数据与信号。因此，每个芯片中均设有接收电路，以接收其它芯片传来的信号。

芯片与芯片间需要经由电路板传收信号，故芯片与芯片间相互发射与接收的信号会具有电压较高的摆动范围，例如说是在3.3伏至0伏之间以3.3伏代表逻辑1，以0伏代表逻辑0。

相对地，随着半导体制程朝深次微米的先进制程演进，现代的芯片皆尽量使用低电压的元件(晶体管)来构筑电路，例如以1.8伏的低电压元件构筑出各种工作于1.8伏至0伏间的电路，像是工作于1.8伏的反相器。对应地，在此种电路中的信号也会有电压较低的摆动范围，像是在1.8伏至0伏之间以1.8伏代表逻辑1，以0伏代表逻辑0。

低电压元件有许多应用上的优点，例如说，低电压元件的布局面积较小，可提升芯片的集成度；低电压元件的电路工作于较低的工作电压，能在低功耗下实现高速运作。

不过，低电压元件能耐受的电压也较低。例如说，在低电压的金属氧化物半导体晶体管中，栅极与源极、栅极与漏极间的电压差不能过大，以免伤害低电压元件较薄的栅极氧化层。

因此，若要以低电压元件来构筑芯片中用以接收高电压信号(即高电压摆动范围的信号)的接收电路，就需要克服许多电路设计上的困难。现行的已知技术多需使用高电压元件(如厚氧化层的金属氧化物半导体晶体管)来构筑接收电路。

在一种已知技术的接收电路中，是利用一金属氧化物半导体晶体管的漏极与源极来将高电压的外部信号接收至一个工作于低电压的反相器，由反相器将其反相为低电压的内部信号；例如说是将3.3伏的外部信号传输至1.8伏的反相器，以产生对应的1.8伏内部信号。在该金属氧化物半导体晶体管上，其漏极与源极的其中之一耦接外连的接垫(pad)以接收由芯片外传来的外部信号，另一则耦接反相器；当外部信号经由漏极与源极而传输至反相器时，金属氧化物半导体晶体管会依据其栅极偏压限制外部信号传输至反相器的电压电平上限，使其低于3.3伏而能由反相器接收。

不过，在上述已知技术中，由于金属氧化物半导体晶体管仅能限制外部信号的上限，无法调整外部信号的转态电压，故需调整反相器的转态电压。例如说，3.3伏外部信号在逻辑0与逻辑1间切换转态的转态电压为1.65伏，但触发1.8伏反相器在逻辑0与逻辑1间转态的转态电压则为0.9伏，两者差异甚大。在先进制程中，已无法经由电路设计的手段有效地使低电压反相器的转态电压符合高电压信号的转态电压。

在另一类技术的接收电路中，会将低电压元件堆栈串接(stack)以减少各低电压元件所需承受的电压。不过这类接收电路的电路架构十分复杂，其输入至输出转换曲线(transfer curve)上也会出现许多盲区(dead zone)，影响其转换特性与噪声抵抗能力。

发明内容

因此，本发明即是要提出一种较佳的接收电路，克服已知技术的缺点。

本发明的目的之一是提供一种接收电路，其可接收一高电压的外部信号，并据以提供一对应的低电压内部信号。外部信号的摆动范围对应于第一工作电压与基准工作电压之间，内部信号的摆动范围则对应于第二工作电压与基准工作电压之间；其中，第二工作电压低于第一工作电压。接收电路设有一外部端，经由外连的接垫耦接外部信号，并包括一限压器、一电平下移器(level down shifter)、一放电电路与一反相器。限压器、电平下移器、放电电路与反相器可由低电压元件构筑，工作于低电压，也就是工作在第二工作电压与基准工作电压之间。

在本发明接收电路中，电平下移器具有一前侧端与一后侧端，分别耦接外部端与反相器。电平下移器在前侧端与后侧端间传输信号；当前侧端的信号传输至后侧端，电平下移器将前侧端的信号下移一跨压以产生后侧端的信号。反相器则将后侧端的信号反相以产生内部信号。由于电平下移器会将前侧端信号的转态电压下移，故可有效地符合反相器的转态电压。等效上来说，电平下移器会将反相器的转态电压上移，使其符合前侧端信号的转态电压，克服已知技术的缺点。

在一实施例中，电平下移器包括有一晶体管(如一n沟道金属氧化物半导体晶体管)与一负载元件(如一电阻)。晶体管的栅极、漏极与源极分别耦接前侧端、第二工作电压与后侧端。负载元件则耦接于后侧端与基准工作电压之间。电平下移器即是利用晶体管的栅极与源极间跨压来将前侧端的信号下移为后侧端信号。

限压器耦接于外部端与前侧端之间，具有一第一传输端与一第二传输端，分别耦接外部端与前侧端。限压器在第一传输端与第二传输端间传输信号；当第一传输端的信号传输至第二传输端时，若第一传输端的信号小于一参考电平，限压器会使第二传输端的信号追随第一传输端的信号；若第一传输端的信号大于该参考电平，限压器使第二传输端的信号固定于一限压电平。也就是说，限压器可限制前侧端的信号上限，保护电平下移器。

在一实施例中，限压器包括两个用于信号传输的第一晶体管与第四晶体管，以及一增压电路(boost circuit)。增压电路设有一偏压端，并包括一第二晶体管与一第三晶体管。第一晶体管可以是一n沟道金属氧化物半导体晶体管，第四晶体管则可以是原生元件(native device)的金属氧化物半导体晶体管。第一与第四晶体管的源极与漏极耦接在第一传输端与第二传输端之间，第一晶体管的栅极耦接于增压电路的偏压端，接收增压电路提供的偏压；第四晶体管的栅极则耦接第二工作电压。

第一晶体管对应一临界电压(threshold voltage)。当第一传输端的信号电压上升至第一工作电压时，增压电路于第一晶体管的栅极所提供的偏压也会随之趋近第一工作电压。连带地，第一晶体管的运作就会将第二传输端的信号上限设定至限压电平；此限压电平即对应第一工作电压与临界电压相减之差。

在增压电路中，第二晶体管与第三晶体管可以是p沟道金属氧化物半导体晶体管。第二晶体管的栅极耦接第二工作电压，源极与漏极的其中之一耦接第一传输端，另一则耦接偏压端。第三晶体管的栅极耦接第一传输端，源极与漏极的其中之一耦接第二工作电压，另一则耦接偏压端。

放电电路具有一第一耦接端与一第二耦接端，第一耦接端耦接限压器的第二传输端，将限压器中由第一晶体管次临界(sub-threshold)导通的漏电流导引至第二耦接端，防止第二传输端的电压因漏电流充电而超越限压电平。一实施例中，第二耦接端耦接基准工作电压，放电电路则由一个耦接在第一与第二耦接端间的电阻实现，以将漏电流导通至基准工作电压。

放电电路的另一实施例中，第二耦接端耦接第二工作电压。放电电路设有一电阻与三个晶体管(例如p沟道金属氧化物半导体晶体管)。其中一晶体管的栅极耦接第二耦接端，漏极与源极的其中之一耦接一第一节点，另一则耦接一第二节点。次一晶体管的栅极耦接第一节点，漏极与源极的其中之一耦接第二节点，另一则耦接第二耦接端。另一晶体管的栅极耦接第二耦接端，源极与漏极的其中之一耦接第一节点或第二节点，另一则耦接第二耦接端。电阻则耦接于第一节点与第一耦接端之间。

放电电路的又一实施例中，可设置一二极管与一电阻，其阳极耦接一第一节点，阴极耦接第二耦接端；电阻则耦接于第一节点与第一耦接端之间。

为了对本发明的上述及其它方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1与图2示意本发明不同实施例的接收电路。

[主要元件标号说明]

10a-10b接收电路                 12限压器

14电平下移器                    16反相器

18增压电路                      20a-20c放电电路

Vcc、Vdd、G工作电压             n0-n4、na-nc节点

Pa-Pb、P1-P3、NT、ND、NS晶体管  Pd接垫

Spd、Si、V1、V2信号             R、Ra、Rb电阻

D二极管                         Vth_NT临界电压

dV(t)跨压                       t0-t1时间

具体实施方式

请参考图1，其所示意的是依据本发明一实施例的接收电路10a，其可由一接垫Pd接收信号Spd，并在节点n3提供一对应的信号Si。信号Spd可以是一高电压的外部信号，其摆动范围在工作电压Vdd与G之间；信号Si则可以是一低电压的内部信号，摆动范围在工作电压Vcc与G之间。工作电压Vdd可以大于工作电压Vcc；例如说，工作电压Vdd与Vcc分别为3.3伏与1.8伏。工作电压G则是一基准工作电压，如0伏的地端工作电压。

接收电路10a的节点n0可视为一外部端，经由外连的接垫Pd耦接信号Spd，并设有一限压器12、一电平下移器14、一放电电路20a与一反相器16。限压器12、电平下移器14、放电电路20a与反相器16可由低电压元件构筑而成，工作于低电压，也就是工作在工作电压Vcc与G之间。

在接收电路10a中，节点n0与n1可分别当作限压器12的第一与第二传输端，节点n1与n2则可分别作为电平下移器14的前侧端与后侧端。限压器12内设置两个用于信号传输的晶体管NT与ND，并设有一增压电路18。增压电路18在节点n4形成一偏压端，并设有晶体管Pa与Pb。

晶体管NT与ND的源极与漏极耦接于节点n0与n1之间；晶体管NT可以是一n沟道金属氧化物半导体晶体管，栅极于节点n4耦接增压电路18，接受增压电路18提供的偏压控制。晶体管ND则可以是原生元件(native device)的金属氧化物半导体晶体管，栅极耦接工作电压Vcc。晶体管ND的漏极与源极间沟道(channel)没有载子掺杂，使晶体管ND的导通临界电压可趋近于0伏。此外，晶体管ND亦可以是一p沟道金属氧化物半导体晶体管。

增压电路18中的晶体管Pa与Pb可以是p沟道金属氧化物半导体晶体管。晶体管Pa的栅极耦接工作电压Vcc，源极与漏极的其中之一耦接节点n0，另一则耦接节点n4。晶体管Pb的栅极耦接节点n0，源极与漏极的其中之一耦接工作电压Vcc，另一则耦接节点n4。

电平下移器14设有一晶体管NS与一电阻R。晶体管NS可以是一n沟道金属氧化物半导体晶体管，其栅极、漏极与源极分别耦接节点n1、工作电压Vcc与节点n2。电阻R则为一负载元件，耦接于节点n2与工作电压G之间。反相器16耦接节点n2，将节点n2的信号V2反相为节点n3的信号Si。

在图1实施例中，放电电路20a以一电阻Ra实现；电阻Ra耦接于节点n1与工作电压G之间。

接收电路10a的运作情形可描述如下。当信号Spd传输至限压器12的节点n0，若信号Spd的电平(电压)小于工作电压Vcc，晶体管ND会导通，使信号Spd可被直接传输至节点n1。也就是说，当信号Spd小于工作电压Vcc时，晶体管ND会使节点n1的信号V1追随节点n0的信号Spd。对增压电路18而言，当信号Spd的电平小于电压(Vcc-|Vth_Pb|)，晶体管Pb会导通，将节点n4的电压维持于工作电压Vcc；其中，电压|Vth_Pb|为晶体管Pb的临界电压。

由于晶体管ND为原生元件，即使信号Spd已经等于工作电压Vcc，晶体管ND仍能维持相当的导通能力，将信号Spd传输至节点n1。依据晶体管Pa的临界电压|Vth_Pa|，若信号Spd的电平大于电压(Vcc+|Vth_Pa|)，晶体管Pa便会将节点n0导通至节点n4，使晶体管NT导通，以将信号Spd传输至节点n1。依据晶体管NT的临界电压Vth_NT，若信号Spd的电平已大于电压(Vdd-Vth_NT)而趋近工作电压Vdd，由于晶体管NT的栅极与源极/漏极间跨压，节点n1的信号V1会被固定保持于电压(Vdd-Vth_NT)。

也就是说，当节点n0的信号Spd传输至节点n1时，若第信号Spd小于电压(Vdd-Vth_NT)此一参考电平，限压器12中的晶体管NT与ND至少有一个会导通，使节点n1的信号V1得以追随信号Spd。若信号Spd大于参考电平，限压器12中的晶体管NT会使节点n1的信号V1固定于一限压电平，即电压(Vdd-Vth_NT)。换句话说，当限压器12将信号Spd传输为节点n1的信号V1时可限制信号上限，使节点n1与工作电压Vcc间的电压差不会过大，不会经由晶体管NS的栅极与源极间打穿晶体管NS的栅极氧化层，进而保护电平下移器14。

针对限压器12传输至节点n1的信号V1，当信号V1超过晶体管NS的临界电压Vth_NS，晶体管NS会导通，在电阻R的节点n2上建立信号V2。由于晶体管NS在节点n1与n2间的栅极与源极跨压dV，信号V2的电平会比信号V1的电平低一个跨压dV。也就是说，电平下移器14会将信号V1下移跨压dV以形成节点n2的信号V2。反相器16将信号V2反相以产生内部信号Si，使信号Si的摆动范围符合工作电压Vcc至工作电压G。

由于电平下移器14会将信号V1的转态电压下移，故可有效地符合反相器16的转态电压。等效上来说，电平下移器14会将反相器16的转态电压上移，使其符合信号V1的转态电压，克服已知技术的缺点。由于电平下移器14的设置，反相器16的转态电压可以不需调整，例如说，其转态电压可以是(Vcc+G)/2。

在图1中也以信号Spd的升缘为例来示意信号V1、V2与信号Spd的波形时序，其横轴为时间，纵轴为信号电平(电压)。在时间t0，信号Spd开始由工作电压G的电平上升；在上升的过程中，限压器12使信号V1追随信号Spd，直到信号V1趋近电压(Vcc-Vth_NT)时，信号V1的电平就会被限制在电压(Vcc-Vth_NT)。电平下移器14的运作则使信号V2由时间t1开始上升，追随信号V1的上升趋势，但与信号V1间有跨压dV(t)的电压差。在时间t1时，跨压dV(t)约等于晶体管NS的临限电压|Vth_NS|。随着信号V1趋近电压(Vdd-Vth_NT)，信号V2的电平便会因饱和状态而被固定于电压(Vcc-Vds_NS0)；其中，电压Vds_NS0为晶体管NS饱和时的漏极与源极间电压，其值约为100～200毫伏(mV)。跨压dV(t)会大于临限电压|Vth_NS|，但小于晶体管NS可承受的电压。

在本发明接收电路10a中，放电电路20a可辅助限压器12，保护电平下移器14。当信号Spd维持于高电压的工作电压Vdd时，晶体管NT会有次临界导通的漏电流向节点n1充电；若充电持续，节点n1的信号V1就会超越电压(Vdd-Vth_NT)，甚至会达到工作电压Vdd，危及晶体管NS。因此，接收电路10a中设置了放电电路20a，以电阻Ra来将注入至节点n1的漏电流导通至工作电压G，使漏电流的电荷不会累积在节点n1而影响节点n1的电压。电阻Ra可以是一个百万欧姆等级的电阻，可利用金属氧化物半导体晶体管的沟道来实现。若接收电路10a应用于系结至逻辑低(tied low)的接垫，便适合以放电电路20a来将漏电流导通至工作电压G。

延续图1的实施例，请参考图2，其所示意的是依据本发明另一实施例的接收电路10b。接收电路10b沿用接收电路10a的限压器12、电平下移器14与反相器16，运作原理也相同，但改以放电电路20b来配合限压器12。

放电电路20b中设有晶体管P1至P3，以及一电阻Rb。晶体管P1至P3可以是p沟道金属氧化物半导体晶体管；节点n1与nc则是放电电路20b的两个耦接端。晶体管P1的栅极耦接节点nc，漏极与源极的其中之一耦接节点na，另一则耦接节点nb。晶体管P2的栅极耦接节点na，漏极与源极的其中之一耦接节点nb，另一耦接节点nc。晶体管P3的栅极耦接节点nc，源极与漏极的其中之一耦接节点nb，另一则耦接节点nc。电阻Rb耦接于节点na与节点n1之间。图2也示意了放电电路20b的等效电路，其功能可由一二极管D与一电阻Rc代表。二极管的阴极于节点nc耦接工作电压Vcc，阳极经由电阻Rc耦接节点n1。当节点n1的电压因漏电流充电而超过电压Vcc时，二极管D会顺向地将节点n1导通至节点nc，将漏电流导通至工作电压Vcc，避免节点n1的电荷累积危及晶体管NS。若接收电路10a应用于系结至逻辑高(tied high)的接垫，便适合以放电电路20b来将漏电流导通至工作电压Vcc。

图2亦示意了放电电路的另一实施例20c；在放电电路20c中，晶体管P3的源极与漏极耦接于节点na与nc之间。当然，放电电路20b/20c也可以直接用二极管D与电阻Rc来实现。二极管D可以是pn接面二极管，或是以一二极管连接的p沟道金属氧化物半导体晶体管来实现。放电电路20b/20c的功能是使节点n1能经由一电阻耦接至一个低于电压(Vdd-Vth_NT)的偏压，任何能达成此功能的电路皆可用来实现放电电路20b。

由于限压器12与放电电路20a/20b/20c的搭配组合可有效控制节点n1的电压以保护电平下移器14，故本发明接收电路10a/10b可用更低电压的元件来实现，例如说是以1.5伏的元件来构筑出一个工作于1.5伏、但可有效接收3.3伏高电压信号的接收电路(即Vcc＝1.5)。另一方面，若工作电压Vcc与Vdd间的差异不至于伤害低电压元件，则本发明接收电路也可取消限压器12与放电电路20a/20b，也就是以节点n1直接连接至接垫Pd。

在图1实施例中，也可以取消放电电路20a的电阻Ra。在图2实施例中，放电电路20b/20c的电阻Rb也可以省去，也就是让节点na与n1合一。放电电路20a/20b/20c中的各电阻Ra、Rb与Rc可以是由被动元件形成，亦可由晶体管(如金属氧化物半导体晶体管)形成。

总结来说，相较于已知技术，本发明运用电平下移器(辅以限压器与放电电路)来实现一个简单有效的接收电路，可利用低电压元件构筑的低工作电压电路来接收高电压信号，不需改变反相器的转态电压，也不需要复杂的晶体管堆栈。

综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附的权利要求范围所界定者为准。

Claims (15)

1.一种接收电路，接收一外部信号并提供一对应的内部信号，该外部信号的摆动范围对应于一第一工作电压与一基准工作电压之间，该内部信号的摆动范围对应于一第二工作电压与该基准工作电压之间，该第二工作电压低于该第一工作电压；而该接收电路包含：

一外部端，耦接该外部信号；

一电平下移器，工作于该第二工作电压与该基准工作电压之间，该电平下移器具有一前侧端与一后侧端，该前侧端耦接该外部端；当该电平下移器将该前侧端的信号传输至该后侧端，该电平下移器将该前侧端的信号下移一跨压以产生该后侧端的信号；以及

一反相器，工作于该第二工作电压与该基准电压之间，耦接于该后侧端，将该后侧端的信号反相以产生该内部信号。

2.根据权利要求1所述的接收电路，其中该电平下移器包含：

一晶体管，具有一栅极、一漏极与一源极，分别耦接该前侧端、该第二工作电压与该后侧端。

3.根据权利要求2所述的接收电路，其中该电平下移器还包含：

一负载元件，耦接于该后侧端与该基准工作电压之间。

4.根据权利要求1所述的接收电路，还包含：

一限压器，耦接于该外部端与该前侧端之间，具有一第一传输端与一第二传输端，分别耦接该外部端与该前侧端；当该限压器将该第一传输端的信号传输至该第二传输端时，若该第一传输端的信号小于一参考电平，该限压器使该第二传输端的信号追随该第一传输端的信号；若该第一传输端的信号大于该参考电平，该限压器使该第二传输端的信号固定于一限压电平。

5.根据权利要求4所述的接收电路，其中该限压器包含：

一晶体管，具有一栅极、一源极与一漏极，该源极与该漏极的其中之一耦接该第一传输端，另一则耦接该第二传输端。

6.根据权利要求5所述的接收电路，其中该晶体管对应一临界电压，而该限压电平对应该第一工作电压与该临界电压相减之差。

7.根据权利要求5所述的接收电路，其中该限压器还包含：

一增压电路，设有一偏压端，耦接于该栅极，并包含：

一第二晶体管，具有一第二栅极、一第二源极与一第二漏极；该第二栅极耦接该第二工作电压，该第二源极与该第二漏极的其中之一耦接该第一传输端，另一则耦接该偏压端；以及

一第三晶体管，具有一第三栅极、一第三源极与一第三漏极；该第三栅极耦接该第一传输端，该第三源极与该第三漏极的其中之一耦接该第二工作电压，另一则耦接该偏压端。

8.根据权利要求7所述的接收电路，其中该限压器还包含：

一第四晶体管，具有一第四栅极、一第四源极与一第四漏极；该第四栅极耦接该第二工作电压，该第四源极与该第四漏极的其中之一耦接该第一传输端，另一则耦接该第二传输端。

9.根据权利要求8所述的接收电路，其中该第四晶体管是一原生元件。

10.根据权利要求3所述的接收电路，还包含：

一放电电路，具有一第一耦接端与一第二耦接端；该第一耦接端耦接该第二传输端，该第二耦接端耦接该第二工作电压与该基准工作电压的其中之一；该放电电路包含：

一电阻，耦接于该第一耦接端与该第二耦接端之间。

11.根据权利要求10所述的接收电路，其中该放电电路还包含：

一第一晶体管，具有一第一栅极、一第一漏极与一第一源极；该第一栅极耦接该第二耦接端，该第一漏极与该第一源极的其中之一耦接一第一节点，另一则耦接一第二节点；

一第二晶体管，具有一第二栅极、一第二漏极与一第二源极；该第二栅极耦接该第一节点，该第二漏极与该第二源极的其中之一耦接该第二节点，另一则耦接该第二耦接端；以及

一第三晶体管，具有一第三栅极、一第三漏极与一第三源极；该第三栅极耦接该第二耦接端，该第三源极与该第三漏极的其中之一耦接该第二节点，另一则耦接该第二耦接端；

其中，该电阻耦接于该第一节点与该第一耦接端之间。

12.根据权利要求10所述的接收电路，其中该第二耦接端耦接该第二工作电压。

13.根据权利要求10所述的接收电路，其中该放电电路还包含：

一第一晶体管，具有一第一栅极、一第一漏极与一第一源极；该第一栅极耦接该第二耦接端，该第一漏极与该第一源极的其中之一耦接一第一节点，另一则耦接一第二节点；

一第二晶体管，具有一第二栅极、一第二漏极与一第二源极；该第二栅极耦接该第一节点，该第二漏极与该第二源极的其中之一耦接该第二节点，另一则耦接该第二耦接端；以及

一第三晶体管，具有一第三栅极、一第三漏极与一第三源极；该第三栅极耦接该第二耦接端，该第三源极与该第三漏极的其中之一耦接该第一节点，另一则耦接该第二耦接端；

其中，该电阻耦接于该第一节点与该第一耦接端之间。

14.根据权利要求10所述的接收电路，其中该放电电路还包含：

一二极管，具有一阳极与一阴极；该阳极耦接一第一节点，该阴极耦接该第二耦接端；

其中，该电阻耦接于该第一节点与该第一耦接端之间。

15.根据权利要求10所述的接收电路，其中该放电电路的该电阻是一被动元件或一晶体管。

Images