CN102655107B - 衬底处理装置、晶片支架及半导体装置的制造方法 - Google Patents

衬底处理装置、晶片支架及半导体装置的制造方法 Download PDF

Info

Publication number
CN102655107B
CN102655107B CN201210055696.9A CN201210055696A CN102655107B CN 102655107 B CN102655107 B CN 102655107B CN 201210055696 A CN201210055696 A CN 201210055696A CN 102655107 B CN102655107 B CN 102655107B
Authority
CN
China
Prior art keywords
boat
post
support
gas
chip support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210055696.9A
Other languages
English (en)
Other versions
CN102655107A (zh
Inventor
福田正直
佐佐木隆史
山口天和
原大介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Electric Co., Ltd.
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Publication of CN102655107A publication Critical patent/CN102655107A/zh
Application granted granted Critical
Publication of CN102655107B publication Critical patent/CN102655107B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a batch of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H01L21/67309—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements characterized by the substrate support

Abstract

本发明提供具有不对成膜精度带来不良影响且获得耐高温效果的晶片的层叠构造的衬底处理装置。具有将晶片(14)保持在内周侧的支架底座(110)、和具有保持支架底座(110)的外周侧的支架保持部(HS)的各舟皿柱(31a～31c)，支架底座(110)的外径尺寸比晶片(14)的外径尺寸大，并且支架底座(110)能够从支架保持部(HS)拆下。无需通过焊接等固定支架底座(110)和各舟皿柱(31a～31c)，能够由SiC等形成支架底座(110)及各舟皿柱(31a～31c)，能够容易地实现获得耐高温效果的晶片的层叠构造。另外，由于能够通过支架底座(110)使晶片(14)从各舟皿柱(31a～31c)远离，所以能够抑制对成膜精度带来不良影响。

Description

衬底处理装置、晶片支架及半导体装置的制造方法
技术领域
本发明涉及对多个层叠而成的衬底进行处理的衬底处理装置、晶片支架及衬底或半导体装置的制造方法，尤其涉及将碳化硅(SiC)外延薄膜成膜在衬底上的衬底处理装置、晶片支架及衬底或半导体器件的制造方法。
背景技术
碳化硅(SiC)因绝缘耐压和热传导性比硅(Si)高等而尤其作为功率器件用元件材料而受到注目。一方面，公知由于SiC的杂质扩散系数小等，因此与Si相比，结晶衬底和半导体装置(半导体器件)的制造困难。例如，Si的外延成膜温度为900℃～1200℃左右，而SiC的外延成膜温度为1500℃～1800℃左右，需要对装置的耐热构造和材料的分解抑制等进行技术性的研究。
作为能够有效率地处理多个衬底的分批式的衬底处理装置，例如公知具有纵向层叠地保持多个衬底的舟皿的所谓分批式纵型衬底处理装置。该分批式纵型衬底处理装置将层叠地保持多个衬底的舟皿向处理炉内输送，然后，使处理炉内升温到规定温度，并从设置在处理炉内的气体喷嘴向各衬底供给反应气体。由此，各衬底的成膜面暴露在反应气体中，分批式纵型衬底处理装置能够一次性地效率良好地对各衬底进行成膜处理。
作为这样的所谓分批式纵型衬底处理装置，例如公知专利文献1及专利文献2记载的技术。
专利文献1记载的衬底处理装置具有层叠并保持多个晶片(衬底)的舟皿，在形成该舟皿的多个支柱上，以水平姿势多层地焊接有圆环状的石英制的支架板。另外，在各支架板的径向内侧(内周侧)分别通过焊接等固定有共计3个爪，各爪以水平姿势保持晶片。在支架板的径向外侧设置有反应气体导入管(气体喷嘴)，从该反应气体导入管供给的反应气体从径向外侧通过各支柱具有的部分到达各晶片。由于各支柱暴露在反应气体中，所以在各支柱上也被成膜。也就是说，由于各支柱消耗反应气体，所以成为各支柱周边的反应气体的成膜成分浓度降低的状态。而在专利文献1记载的衬底处理装置中，由于各支柱和各晶片之间的距离远，所以能够向各晶片的成膜面供给大致恒定浓度的反应气体，能够抑制对成膜精度带来不良影响。
专利文献2记载的衬底处理装置是在形成舟皿的多个支柱上通过焊接等分别固定圆柱状的晶片支承部，并通过各晶片支承部支承晶片(衬底)。而且，考虑到上述的各支柱对反应气体的消耗，将在与各支柱对应的部分上分别具有切口的环状板通过焊接等固定在各支柱上。由此，各切口部分的各支柱及各切口部分以外的环状板的部分消耗反应气体，进而能够向各晶片的成膜面供给大致恒定浓度的反应气体，能够抑制对成膜精度带来不良影响。
专利文献1：日本特开平11-040509号公报
专利文献2：国际公开第2005/053016号小册子
但是，根据上述专利文献1及专利文献2记载的衬底处理装置，通过焊接等将多个部件即支架板、晶片支承部及环状板固定在支柱(舟皿柱)上，由此形成石英制的舟皿。由此，在超过1000℃的高温下直接使用该石英制的舟皿时，会发生溶解等问题。因此，需要另外开发能够获得与SiC的外延成膜温度(1500℃～1800℃左右)相应的耐热构造的舟皿。考虑使用SiC等耐热性优良的材料来形成固定以往那样的多个部件而成的舟皿，但SiC等材料的耐热性良好，相应地难以通过焊接等固定。也就是说，简单地替换成耐热性良好的材料，不能够形成以往那样的舟皿，从其他观点来看，也需要重新讨论晶片相对于舟皿的层叠构造。
发明内容
本发明的目的是提供一种衬底处理装置、晶片支架及半导体装置的制造方法，其具有能够不对成膜精度带来不良影响且获得耐高温效果的晶片的层叠构造。
本发明的上述目的以及其他目的和新特征可以从本说明书的说明和附图明确。
以下，简单地说明本申请所公开的发明中的代表性结构的概要。
即，本发明的衬底处理装置包括：反应容器；气体喷嘴，被设置在所述反应容器内，并向所述反应容器内供给反应气体；舟皿，向所述反应容器送入及从所述反应容器送出，并包含具有支架保持部的多个舟皿柱；晶片支架，被所述支架保持部保持，并在其内周侧保持衬底，所述晶片支架的外径尺寸比所述衬底的外径尺寸大，并且所述晶片支架能从所述支架保持部拆下。
而且，本发明的晶片支架以通过支架保持部被保持在舟皿上的方式进行移载，并将衬底保持在其内周侧，所述舟皿包含具有所述支架保持部的多个舟皿柱，所述晶片支架的外径尺寸比所述衬底的外径尺寸大，所述晶片支架能从所述支架保持部拆下。
而且，本发明的半导体装置的制造方法，是使用如下衬底处理装置的半导体装置的制造方法，所述衬底处理装置包括：反应容器；气体喷嘴，被设置在所述反应容器内，并向所述反应容器内供给反应气体；舟皿，向所述反应容器送入及从所述反应容器送出，并包含具有支架保持部的多个舟皿柱；晶片支架，被所述支架保持部保持，并在其内周侧保持衬底，所述半导体装置的制造方法包括如下工序：将舟皿装载到所述反应容器内的工序，所述舟皿通过所述支架保持部对保持着所述衬底的所述晶片支架进行保持；通过所述气体喷嘴将所述反应气体向所述反应容器内供给从而在所述衬底的表面形成膜的工序；将所述舟皿从所述反应容器送出的工序，所述晶片支架的外径尺寸比所述衬底的外径尺寸大，并且所述晶片支架能从所述支架保持部拆下。
发明的效果
以下，简单地说明根据本申请公开的发明中的代表性结构能够获得的效果。
即，能够得到不对成膜精度带来不良影响且能够获得耐高温效果的晶片的层叠构造。
附图说明
图1是表示本发明的衬底处理装置的概要的立体图。
图2是表示处理炉的内部构造的剖视图。
图3是表示处理炉周边的构造的剖视图。
图4是用于说明衬底处理装置的控制系统的框图。
图5是表示舟皿的详细构造的立体图。
图6是表示将晶片保持在晶片支架上的状态的剖视图。
图7是表示晶片及晶片支架的立体图。
图8是用于说明晶片支架中的消耗反应气体的部分的说明图。
图9是表示简单的圆环形状的晶片支架(比较例)的与图7对应的立体图。
图10是表示使用了图9的比较例的晶片支架的晶片的成膜状态的解析图。
图11是表示使用了本发明的晶片支架的晶片的成膜状态的解析图。
图12是表示第二实施方式的晶片支架的与图7对应的立体图。
图13是用于说明图12的晶片支架中的消耗反应气体的部分的说明图。
图14是本发明的半导体装置的制造方法的例示性的流程图。
附图标记的说明
10...半导体制造装置(衬底处理装置)，12...框体，14...晶片(衬底)，14a...下表面，14b...上表面，16...晶片盒，16a...盖，18...晶片盒台，20...晶片盒输送装置，22...晶片盒收纳架，24...晶片盒开启器，26...衬底片数检测器，28...衬底移载机，30...舟皿，30a...上板，30b...下板，31a...第一舟皿柱，31b...第二舟皿柱，31c...第三舟皿柱，32...臂，34...舟皿隔热部，36...集流腔，40...处理炉，42...反应管，44...反应室，48...加热体，50...感应线圈，51...支承部件，52...温度控制部，54...隔热材料，54a...侧壁部，54b...盖部，55...外侧隔热壁，58...磁密封部，60...第一气体供给口，61...第一气体供给喷嘴，62...第一气体排气口，64...第二气体供给口，65...第二气体供给喷嘴，66...第二气体排气口，68...第一气体管线，69...第二气体管线，70a...第一气体源，70b...第二气体源，70c...第三气体源，70d...第四气体源，70e...第五气体源，72a～72e...MFC，74a～74e...阀，76...气体排气管，78...气体流量控制部，79...APC阀，80...真空排气装置，98...压力控制部，100...晶片支架，102...密封盖，104...旋转机构，106...旋转轴，108...驱动控制部，110...支架底座(晶片支架)，110a...贯穿孔，111...环状阶梯部，112...主体部，112a...第一连通孔，112b...第二连通孔，112c...第三连通孔，112d...切缺部，113...薄壁部，114...升降台，116...导向轴，118...滚珠丝杠，120...支架罩(盖部件)，121...大直径主体部，122...小直径嵌合部，124...升降轴，126...顶板，126a...贯穿孔，128...波纹管，130...升降基板，132...驱动部罩，134...驱动部收纳箱，135...冷却机构，138...电缆，140...冷却水流路，142...冷却水配管，144...炉口，150...主控制部，152...控制器，200...晶片支架，210...支架底座(晶片支架)，211...冲孔，212...主体部，213...薄壁部，213a...圆弧孔，M...升降电机，LR...加载互锁室，UP...上基板，LP...下基板，WH...晶片支架，HB...支架底座，HS...支架保持部，VR1...第一假想长方形，VR2...第二假想长方形，VR3...第三假想长方形
具体实施方式
[第一实施方式]以下，参照附图详细说明本发明的第一实施方式。在以下的实施方式中，在衬底处理装置的一例即SiC外延成长装置中，列举了沿高度方向(纵向)层叠SiC晶片的所谓分批式纵型SiC外延成长装置。由此，增加能够一次处理的SiC晶片的数量并提高生产能力(制造效率)。
<整体的结构>图1是表示本发明的衬底处理装置的概要的立体图，首先，使用图1说明本发明的一个实施方式中的成膜SiC外延薄膜的衬底处理装置、及半导体器件的制造工序之一即成膜SiC外延薄膜的衬底的制造方法。
作为衬底处理装置(成膜装置)的半导体制造装置10是分批式纵型热处理装置，具有收纳了具备各种功能的多个装置的框体12。在该半导体制造装置10中，例如，作为收纳由SiC等构成的作为衬底的晶片14的衬底收容器，将晶片盒(晶篮)16作为晶片运载工具使用。
在框体12的正面侧设置有晶片盒台18，晶片盒16被输送到该晶片盒台18上。在晶片盒16中收纳有例如25片晶片14，在盖16a关闭的状态(密闭状态)下，晶片盒16被设定在晶片盒台18上。
在框体12的正面侧且晶片盒台18的背面侧，与该晶片盒台18相对地设置有晶片盒输送装置20。另外，在晶片盒输送装置20的附近并且在背面侧，设置有多层(图示中是3层)的晶片盒收纳架22、晶片盒开启器24及衬底片数检测器26。各晶片盒收纳架22被设置在晶片盒开启器24及衬底片数检测器26的上方侧，搭载多个(图示中是5个)晶片盒16，以保持该状态的方式构成。晶片盒输送装置20在晶片盒台18、各晶片盒收纳架22及晶片盒开启器24之间依次输送晶片盒16。晶片盒开启器24用于打开晶片盒16的盖16a，衬底片数检测器26与晶片盒开启器24相邻地设置，在盖16a打开的状态下，检测晶片盒16内的晶片14的片数。
在框体12的内部，除此以外，还设置有衬底移载机28和作为衬底保持工具的舟皿30。衬底移载机28具有例如5个臂部(钳部)32，各臂部32成为通过未图示的驱动机构能够升降且能够旋转的构造，能够从晶片盒16一次取出5枚晶片14。而且，通过使各臂部32从正面侧向背面侧反转移动，而将晶片14每5枚地从位于晶片盒开启器24的位置的晶片盒16向舟皿30输送。
在框体12内的背面侧并在上方侧设置有处理炉40。装填了多枚晶片14的舟皿30被送入处理炉40的内部，由此，能够一次热处理(分批处理)多个层叠的晶片14。
<处理炉的结构>图2是表示处理炉的内部构造的剖视图，图3是表示处理炉周边的构造的剖视图，图4是用于说明衬底处理装置的控制系统的框图，图5是表示舟皿的详细构造的立体图，图6是表示将晶片保持在晶片支架上的状态的剖视图，图7是表示晶片及晶片支架的立体图，图8是用于说明晶片支架中的消耗反应气体的部分的说明图。以下，使用这些图2～图8对成膜SiC外延薄膜的半导体制造装置10的处理炉40进行说明。
处理炉40具有形成圆筒形状的反应室44的反应管42。反应管42由石英或SiC等的耐热性材料形成，并形成为上方侧封闭且下方侧开口的有底筒状。在反应管42内的反应室44中收纳有舟皿30。这里，舟皿30使搭载在晶片支架100(参照图6～图8)上的晶片14以水平姿势且相互中心对齐地排列，并以沿纵向多个层叠的状态进行保持。此外，在舟皿30的下方侧，例如，设置有由石英或SiC等耐热性材料形成为圆柱形的作为隔热部件的舟皿隔热部34，来自加热体48的热量难以传递到处理炉40的下方侧。
在反应管42的开口侧(图中下方侧)，与反应管42同心地配置有集流腔36。集流腔36例如由不锈钢材料等形成，并形成为上方侧及下方侧开口的圆筒形状。集流腔36支承反应管42，在集流腔36和反应管42之间设置有作为密封部件的O型环(未图示)。由此，防止反应管42及集流腔36的内部所填充的反应气体向外部泄漏。
集流腔36被设置在其下方侧的保持体(未图示)支承，由此，反应管42成为相对于地面(未图示)垂直地安装的状态。这里，由反应管42及集流腔36形成反应容器。
处理炉40具有加热体48和感应线圈50。加热体48被设置在反应室44内，并形成为上方侧封闭且下方侧开口的有底筒状。由此，能够对向加热体48内供给的反应气体进行密封，并且能够抑制向反应室44的上方侧的放热。加热体48以至少包围多个层叠的晶片14的层叠区域的方式设置，并通过作为磁场发生部发挥功能的感应线圈50被感应加热。
感应线圈50以螺旋状被固定在圆筒形状的支承部件51的内周侧，该感应线圈50通过外部电源(未图示)被通电。而且，通过对感应线圈50通电，该感应线圈50产生磁场，进而加热体48被感应加热。这样，通过感应加热使加热体48发热，由此反应室44内被加热。
在加热体48的附近设置有用于检测反应室44内的温度的作为温度检测体的温度传感器(未图示)，该温度传感器及感应线圈50与控制器152的温度控制部52(参照图4)电连接。温度控制部52基于由温度传感器检测的温度信息，以反应室44内的温度成为所期望的温度分布的方式，在规定的时刻调节(控制)向感应线圈50的通电情况。
在反应管42和加热体48之间，例如，设置有由难被感应加热的石墨毡等形成的隔热材料54。隔热材料54具有侧壁部54a和盖部54b，与反应管42及加热体48同样地，形成为上方侧封闭且下方侧开口的有底筒状。这样，通过设置隔热材料54，切断来自加热体48的辐射热的传递，来抑制反应管42或反应管42的外部被加热。此外，侧壁部54a及盖部54b能够一体成形或由分体的部件构成。
在感应线圈50的外周侧，为抑制反应室44内的热量向外部传递，例如，设置有水冷构造的外侧隔热壁55。外侧隔热壁55形成为圆筒形状，并以包围反应室44(支承部件51)的方式配置。而且，在外侧隔热壁55的外周侧，设置有用于防止通过对感应线圈50通电而产生的磁场向外部泄漏的磁密封部58。磁密封部58也形成为上方侧封闭且下方侧开口的有底筒状。
在加热体48和各晶片14之间，设置有具有多个第一气体供给口60的第一气体供给喷嘴(气体喷嘴)61，其中，所述多个第一气体供给口60至少供给含有Si(硅)原子的气体、含有Cl(氯)原子的气体、含有C(碳)原子的气体及还原气体。另外，在加热体48和各晶片14之间，在第一气体供给喷嘴61的相对位置，设置有将从第一气体供给喷嘴61供给的反应气体向外部排气的第一气体排气口62。而且，在反应管42和隔热材料54之间设置有具有第二气体供给口64的第二气体供给喷嘴65，并在其相对位置设置有第二气体排气口66。以下，对各喷嘴进行说明。
第一气体供给喷嘴61例如由碳石墨等形成为中空管状，其前端侧向加热体48的上方侧延伸，第一气体供给喷嘴61的各第一气体供给口60朝向各晶片14的侧面。第一气体供给喷嘴61的基端侧贯穿集流腔36，并通过焊接等被固定在该集流腔36上。第一气体供给喷嘴61以分别混合如下气体的状态将反应气体向各晶片14供给，所述气体至少包括作为含有Si原子的气体的例如甲硅烷(SiH4)气体、作为含有Cl原子的气体的例如氯化氢(HCl)气体、作为含有C原子的气体的例如丙烷(C3H8)气体、作为还原气体的例如氢气(H2)气体。
第一气体供给喷嘴61与第一气体管线68连接。第一气体管线68通过作为流量控制器(流量控制机构)的各MFC(质量流量控制器)72a、72b、72c、72d及各阀74a、74b、74c、74d与第一气体源70a、第二气体源70b、第三气体源70c、第四气体源70d连接。此外，各气体源70a～70d分别被填充例如SiH4气体、HCl气体、C3H8气体、H2气体。
通过该结构，能够控制例如SiH4气体、HCl气体、C3H8气体、H2气体各自的供给流量、浓度、分压等。各阀74a～74e及各MFC72a～72e与控制器152的气体流量控制部78(参照图4)电连接。气体流量控制部78在规定的时刻以使要供给的各反应气体的流量成为规定流量的方式进行控制。这里，由分别供给SiH4气体(成膜气体)、HCl气体(蚀刻气体)、C3H8气体(成膜气体)、H2气体(还原气体)的各气体源70a～70d、各阀74a～74d、各MFC72a～72d、第一气体管线68、第一气体供给喷嘴61及各第一气体供给口60构成第一气体供给系统。
此外，在上述中，从第一气体供给喷嘴61的各第一气体供给口60至少供给含有Si原子的气体、含有Cl原子的气体、含有C原子的气体及还原气体，但不限于此，也可以与各反应气体相对应地分别设置气体供给喷嘴。该情况下，各反应气体在反应室44内混合。另外，例如也可以设置两个气体供给喷嘴，能够以任意的组合混合上述四种反应气体中的两种，再向各晶片14供给。
另外，在上述中，例示了作为含有Cl原子的气体使用了HCl气体的情况，但不限于此，也可以使用氯气(Cl2)气体等。
而且，在上述中，预先将含有Si原子的气体和含有Cl原子的气体在第一气体管线68内混合，并将该混合的反应气体从各第一气体供给口60向晶片14供给，但不限于此，也可以供给含有Si原子和Cl原子的气体即例如四氯化硅(SiCl4)气体、三氯硅烷(SiHCl3)气体、二氯甲硅烷(SiH2Cl2)气体等。
另外，在上述中，例示了作为含有C原子的气体使用C3H8气体的情况，但不限于此，还可以使用乙烯(C2H4)气体、乙炔(C2H2)气体等。
而且，也可以预先在第一气体供给喷嘴61内混合掺杂剂气体，从各第一气体供给口60供给含有掺杂剂气体的反应气体。另外，也可以另外设置用于供给该掺杂剂气体的专用的气体供给喷嘴，从该气体供给喷嘴将掺杂剂气体供给到反应室44内。
在加热体48和各晶片14之间与第一气体供给喷嘴61相对的第一气体排气口62上，连接有贯穿集流腔36并通过焊接等固定在该集流腔36上的气体排气管76。由此，向反应室44内供给的反应气体通过第一气体排气口62及气体排气管76被排出到半导体制造装置10的外部。
这样，从各第一气体供给口60向反应室44内至少供给含有Si原子的气体、含有Cl原子的气体、含有C原子的气体及还原气体，使从各第一气体供给口60供给的反应气体从侧面方向平行流向层叠在舟皿30中的各晶片14，然后，反应气体朝向第一气体排气口62。由此，能够使各晶片14的成膜面整体有效且均匀地暴露在反应气体中。
这里，优选的是，也可以在反应室44的内部中的加热体48和各晶片14之间、且在第一气体供给喷嘴61和第一气体排气口62之间，设置用于使反应气体的流动方向朝向各晶片14的构造物(未图示)。作为该构造物的材料，优选地使用隔热材料或碳石墨等，由此能够提高耐热性和抑制微粒发生。由此，能够使从各第一气体供给口60供给的反应气体在各晶片14的成膜面整体进一步散播，并能够将各晶片14有效且均匀地暴露在反应气体中。进而，能够提高成膜在各晶片14上的SiC外延薄膜的膜厚均匀性(成膜精度)。
配置在反应管42和隔热材料54之间的第二气体供给喷嘴65的基端侧贯穿集流腔36并通过焊接等被固定在该集流腔36上。第二气体供给喷嘴65与第二气体管线69连接，该第二气体管线69通过MFC72e及阀74e与第五气体源70e连接。此外，在第五气体源70e中作为例如惰性气体填充有稀有气体的Ar(氩气)气体。由此，防止有助于SiC外延薄膜成长的反应气体进入反应管42和隔热材料54之间，能够抑制不需要的生成物附着在反应管42的内壁和隔热材料54的外壁。此外，阀74e及MFC72e还与控制器152的气体流量控制部78(参照图4)电连接。
在反应管42和隔热材料54之间，在与第二气体供给喷嘴65相对的部位，设置有第二气体排气口66。第二气体排气口66也与第一气体排气口62同样地与气体排气管76连接。在气体排气管76的下游侧，通过作为压力检测器的压力传感器(未图示)及作为压力调整器的APC(AutoPressureController，自动压力控制)阀79连接有真空泵等的真空排气装置80。
在压力传感器及APC阀79上电连接有控制器152的压力控制部98(参照图4)。压力控制部98基于由压力传感器检测的压力，在规定的时刻，调节(控制)APC阀79的开度。由此，将向反应管42和隔热材料54之间供给的Ar气体通过第二气体排气口66、气体排气管76及APC阀79从真空排气装置80向外部以规定量排气，由此，处理炉40内的压力被调整成规定压力。
这里，由供给Ar气体(惰性气体)的第五气体源70e、阀74e、MFC72e、第二气体管线69、第二气体供给喷嘴65及第二气体供给口64构成第二气体供给系统。另外，例示了作为惰性气体供给Ar气体的情况，但不限于此，也可以供给氦气(He)气体、氖气(Ne)气体、氪气(Kr)气体、氙气(Xe)气体等稀有气体中的至少一种气体、或者组合上述稀有气体中的至少一种气体和Ar气体而成的气体。
<处理炉的周边的结构>如图3所示，在处理炉40的下方侧，设置有气密地封闭该处理炉40的开口部分即炉口144的密封盖(炉口盖体)102。密封盖102由例如不锈钢等金属材料形成为大致圆盘状。在密封盖102和处理炉40的顶板126之间，设置有密封两者之间的作为密封部件的O型环(未图示)，由此，能够气密地保持处理炉40内。
在密封盖102上设置有旋转机构104，该旋转机构104的旋转轴106贯穿密封盖102并与舟皿隔热部34连结。而且，通过旋转驱动旋转机构104，由此，经由旋转轴106及舟皿隔热部34使舟皿30在处理炉40内旋转，晶片14也随之旋转。
密封盖102构成为通过设置在处理炉40外侧的升降电机(升降机构)M沿垂直方向(上下方向)被升降，由此，能够将舟皿30相对于处理炉40送入送出。控制器152的驱动控制部108(参照图4)与旋转机构104及升降电机M电连接。驱动控制部108以使旋转机构104及升降电机M进行规定动作的方式在规定的时刻进行控制。
在处理炉40的下方侧设置有作为预备室的加载互锁室LR，在该加载互锁室LR的外侧设置有下基板LP。在下基板LP上固定有能够自由滑动地支承升降台114的导向轴116的基端部，还以能够自由旋转的方式支承与升降台114螺合的滚珠丝杠118的基端部。另外，在导向轴116的前端部及滚珠丝杠118的前端部安装有上基板UP。滚珠丝杠118通过搭载在上基板UP上的升降电机M被旋转驱动，升降台114通过滚珠丝杠118的旋转驱动而升降。
在升降台114上垂下地固定有中空管状的升降轴124，升降台114和升降轴124的连结部分是气密的。由此，升降轴124与升降台114一起升降。升降轴124以规定间隙穿插在被设置于加载互锁室LR的上方侧的顶板126上的贯穿孔126a中。也就是说，升降轴124升降时，该升降轴124不与顶板126接触。
在加载互锁室LR和升降台114之间，以覆盖升降轴124周围的方式设置有具有伸缩性的波纹管(中空伸缩体)128，通过该波纹管128气密地保持加载互锁室LR。此外，波纹管128具有能够与升降台114的升降量对应的充分的伸缩量，波纹管128的内径比升降轴124的外径充分大。由此，波纹管128在伸缩时能够不与升降轴124接触地顺畅地伸缩。
在升降轴124的下方侧水平地固定有升降基板130，在该升降基板130的下方侧，通过O型环等密封部件(未图示)气密地安装有驱动部罩132。升降基板130及驱动部罩132构成驱动部收纳箱134，由此，隔离驱动部收纳箱134内的环境气体和加载互锁室LR内的环境气体。
在驱动部收纳箱134的内部，设置有旋转驱动舟皿30的旋转机构104，该旋转机构104的周边被水冷构造的冷却机构135冷却。
电缆138与旋转机构104电连接，该电缆138从升降轴124的上方侧穿过中空部而被导向旋转机构104。另外，在冷却机构135及密封盖102上分别形成有冷却水流路140，在这些冷却水流路140上分别连接有冷却水配管142。各冷却水配管142从升降轴124的上方侧穿过中空部而被导向各冷却水流路140。
通过控制器152的驱动控制部108使升降电机M旋转驱动，由此，滚珠丝杠118旋转，由此，升降台114及升降轴124升降，进而驱动部收纳箱134升降。而且，通过使驱动部收纳箱134上升，气密地设置在升降基板130上的密封盖102封闭处理炉40的开口部即炉口144，由此，成为能够热处理晶片14的状态。另外，通过使驱动部收纳箱134下降，舟皿30与密封盖102一起下降，成为能够将晶片14向处理炉40的外部送出的状态。
如图4所示，对成膜SiC外延薄膜的半导体制造装置10进行控制的控制器152具有温度控制部52、气体流量控制部78、压力控制部98及驱动控制部108。这些温度控制部52、气体流量控制部78、压力控制部98及驱动控制部108构成操作部及输入输出部，并与控制半导体制造装置10整体的主控制部150电连接。
<晶片的层叠构造>如图5所示，舟皿30具有形成为圆盘状的上板30a、形成为圆环状的下板30b、设置在上板30a和下板30b之间且以水平状态支承两者的作为支柱的第一舟皿柱31a、第二舟皿柱31b及第三舟皿柱31c。上板30a、下板30b及各舟皿柱31a～31c都由SiC等的耐热材料形成，它们相互嵌入或通过螺纹夹等的连接机构组装成一体。
各舟皿柱31a～31c都形成为相同形状，在组装有舟皿30的状态下，在各舟皿柱31a～31c相对的一侧，设置有由切口形成的多个支架保持部HS。各支架保持部HS以能够取出的方式保持着搭载晶片14的晶片支架100(参照图6)的外周侧，沿各舟皿柱31a～31c的长度方向以规定间隔设置例如30层。也就是说，舟皿30通过各晶片支架100以水平状态且相互中心对齐的状态沿纵向层叠地保持30枚晶片14。
第一舟皿柱31a及第二舟皿柱31b沿上板30a及下板30b的周向以90度间隔配置。另外，第二舟皿柱31b及第三舟皿柱31c沿上板30a及下板30b的周向以180度间隔配置。也就是说，第一舟皿柱31a和第二舟皿柱31b的间隔比第二舟皿柱31b和第三舟皿柱31c的间隔窄。此外，第一舟皿柱31a及第三舟皿柱31c与第一舟皿柱31a及第二舟皿柱31b的关系同样地，沿上板30a及下板30b的周向以90度间隔配置。各舟皿柱31a～31c的间隔中的最宽地开口的开口部分，即，第二舟皿柱31b和第三舟皿柱31c之间的开口部分成为用于对保持有晶片14的晶片支架100进行移载的开口部(送入送出部)。
搭载晶片14的晶片支架100如图6～图8所示地形成为圆盘状，该晶片支架100具有圆环状的支架底座110和圆盘状的支架罩120。这里，支架底座110及支架罩120都分别由SiC等的耐热材料形成。此外，支架底座110构成本发明的晶片支架，支架罩120构成本发明的盖部件。这样，通过采用由支架罩120覆盖晶片14的上表面14b的结构，能够保护晶片14不受从晶片14的上方侧落下的微粒(细尘)影响。
构成晶片支架100的支架底座110的外径尺寸设定成比晶片14的外形尺寸大的外径尺寸。在支架底座110的中央部分设置有沿轴向贯穿支架底座110的贯穿孔110a，在该贯穿孔110a的内周缘形成有环状阶梯部111。该环状阶梯部111保持晶片14。
这样，通过将晶片14保持在支架底座110的环状阶梯部111上，能够将晶片14精度良好地定位(搭载)于支架底座110的中央部分，而且如图6所示，能够使各舟皿柱31a～31c和晶片14保持距离。另外，通过将晶片14保持在环状阶梯部111上，能够使成为晶片14的成膜面的下表面14a暴露在反应室44内的环境气体中。
支架底座110具有主体部112和薄壁部113，薄壁部113与支架底座110的其他部分即主体部112相比壁厚薄地形成。这些主体部112及薄壁部113分别沿支架底座110的径向相对配置。在将晶片支架100移载到舟皿30中的状态下，在主体部112的与各舟皿柱31a～31c对应的部分，分别设置有沿主体部112的厚度方向即晶片支架100的轴向贯穿的第一连通孔112a、第二连通孔112b、第三连通孔112c。
各连通孔112a～112c都形成为相同形状，并形成为沿支架底座110周向的长孔形状。各连通孔112a～112c的沿支架底座110周向的长度尺寸设定得比各舟皿柱31a～31c的宽度尺寸大，另一方面，各连通孔112a～112c的沿支架底座110径向的长度尺寸(宽度尺寸)设定成至少能够确保支架底座110的最低限度的强度的大尺寸。也就是说，主体部112的沿径向与各舟皿柱31a～31c对应的部分的宽度尺寸设定成至少能够确保支架底座110的最低限度的强度的小尺寸(宽度窄)。
在沿主体部112周向的第一连通孔112a(第一舟皿柱31a)和第二连通孔112b(第二舟皿柱31b)之间、以及第一连通孔112a(第一舟皿柱31a)和第三连通孔112c(第三舟皿柱31c)之间，形成有使主体部112的沿径向的宽度尺寸缩小的一对切缺部112d。各切缺部112d分别形成为相同形状。各切缺部112d的沿主体部112周向的长度尺寸设定成其两端侧延伸到面对各连通孔112a～112c的位置的长度尺寸。这里，各连通孔112a～112c及各切缺部112d都是考虑到各舟皿柱31a～31c对反应气体的消耗而设置的，关于它们的功能后述。
薄壁部113被配置在第二舟皿柱31b和第三舟皿柱31c之间，通过例如切削(切削加工)形成与支架底座110中的与晶片14的下表面14a侧相反的上表面14b侧对应的一侧。薄壁部113不像主体部112那样具有连通孔或切缺部。另外，薄壁部113的厚度尺寸设定成主体部112的厚度尺寸的大致一半的厚度尺寸。在本实施方式中，将例如主体部112的厚度尺寸设定成4mm，将薄壁部113的厚度尺寸设定成2mm。此外，晶片14的厚度尺寸设定成例如1mm。
这里，通过设置薄壁部113，由此通过夹着支架底座110中心的主体部112侧和薄壁部113侧良好地保持该支架底座110的重量平衡。也就是说，通过设置在主体部112上的各连通孔112a～112c及各切缺部112d，能够对应主体部112的轻量化，将其相反侧形成薄壁部113来使两者重量大致相同。由此，能够防止搭载有晶片14的晶片支架100在输送过程中倾斜或在舟皿30上晃动。
支架罩120具有大直径主体部121和小直径嵌合部122，小直径嵌合部122嵌入地安装在支架底座110的环状阶梯部111中。由此，能够抑制支架罩120相对于支架底座110的松动。在小直径嵌合部122和环状阶梯部111之间夹着晶片14，小直径嵌合部122与晶片14的成膜面即下表面14a的相反侧的上表面(非成膜面)14b接触。这样，支架罩120构成为与上表面14b接触，由此，反应气体(成膜气体)不进入上表面14b，而不在上表面14b成膜。
图8是省略了晶片支架100的支架罩120并从上方观察的图，并在晶片14上划剖面线。通过舟皿30伴随旋转机构104(参照图2、3)的旋转驱动而旋转，搭载有晶片14的晶片支架100在反应室44内沿虚线箭头R方向旋转。在图8中，为说明形成晶片支架100的支架底座110对反应气体的消耗，示出了从晶片支架100的径向外侧延伸到该晶片支架100的中心O的第一假想长方形VR1、第二假想长方形VR2及第三假想长方形VR3(图中双点划线)。这里，各假想长方形VR1～VR3的沿宽度方向的宽度尺寸是各舟皿柱31a～31c的宽度尺寸(直径尺寸)。
第一假想长方形VR1被设置在与第一舟皿柱31a对应的部分上，该第一假想长方形VR1的部分中的晶片支架100(支架底座110)的表面积被设定成共计S1(图中网格部分)。该支架底座110(主体部112)中的表面积S1与第一连通孔112a的大小相关，被设定成小的值。
这里，在图8中，仅在与第一舟皿柱31a对应的部分示出了第一假想长方形VR1，但也能够在与第二舟皿柱31b及第三舟皿柱31c对应的部分示出与第一假想长方形VR1相同的假想长方形。也就是说，关于与第二舟皿柱31b及第三舟皿柱31c对应的部分的假想长方形(未图示)中的支架底座110的表面积，与上述同样地设定成共计S1。
第二假想长方形VR2被设置在以晶片支架100的中心O为中心使第一假想长方形VR1向图中左侧倾斜45度的位置即旋转到第一舟皿柱31a和第二舟皿柱31b之间的中间位置。第二假想长方形VR2的部分中的支架底座110的表面积设定成比第一假想长方形VR1的部分的表面积S1大的表面积S2(图中网格部分)，也就是说第一假想长方形VR1的部分的表面积S1比第二假想长方形VR2的部分的表面积S2小(S1＜S2)。在第二假想长方形VR2的部分中的主体部112上设置有切缺部112d，但由于与第一假想长方形VR1的部分对应地设置的第一连通孔112a的沿晶片支架100径向的宽度尺寸比该切缺部112d的沿晶片支架100径向的宽度尺寸大，所以成为表面积S2>表面积S1。
这里，在图8中，仅在第一舟皿柱31a和第二舟皿柱31b之间示出了第二假想长方形VR2，但在第一舟皿柱31a和第三舟皿柱31c之间也能够示出与第二假想长方形VR2相同的假想长方形。也就是说，在第一舟皿柱31a和第三舟皿柱31c之间的中间位置的假想长方形(未图示)中，其支架底座110的表面积也与上述同样地设定成S2。
第三假想长方形VR3被设置在以晶片支架100的中心O为中心使第一假想长方形VR1向图中左右侧的某一方倾斜180度的位置即旋转到第二舟皿柱31b和第三舟皿柱31c之间处于夹着中心O的第一舟皿柱31a的相反侧的薄壁部113的中间位置。第三假想长方形VR3的部分中的支架底座110的表面积设定成比第二假想长方形VR2的部分的表面积S2大的表面积S3(图中网格部分)，即，第二假想长方形VR2的部分的表面积S2比第三假想长方形VR3的部分的表面积S3小设有切缺部112d的部分的量(S2＜S3)。
这样，使与各舟皿柱31a～31c对应的部分的支架底座110的表面积为S1、使第一舟皿柱31a和第二舟皿柱31b之间及第一舟皿柱31a和第三舟皿柱31c之间的支架底座110的表面积为S2、使第二舟皿柱31b和第三舟皿柱31c之间的支架底座110的表面积为S3，它们的大小关系为S1＜S2＜S3。由此，如图中箭头所示，从第一气体供给喷嘴61的各第一气体供给口60供给的反应气体在与各舟皿柱31a～31c对应的部分被各舟皿柱31a～31c及表面积S1的部分(消耗位置A)消耗。另外，在第一舟皿柱31a和第二舟皿柱31b之间及第一舟皿柱31a和第三舟皿柱31c之间，反应气体被表面积S2的部分(消耗位置B)消耗。而且，在第二舟皿柱31b和第三舟皿柱31c之间，反应气体被表面积S3的部分(消耗位置C)消耗。
这里，各消耗位置A～C中的反应气体的消耗量在任意部分都平衡成为大致相同的消耗量。例如，在消耗位置C，支架底座110的表面积S3的部分的消耗量为20％，在消耗位置A，各舟皿柱31a～31c的消耗量为18％，支架底座110的表面积S1的部分的消耗量为2％。在消耗位置B，与消耗位置C相比，消耗量接近各舟皿柱31a～31c，由此，各舟皿柱31a～31c的消耗(消耗量5％)产生影响。由此，在消耗位置B，设置切缺部112d来对反应气体的消耗量进行微调(调整其成为消耗量15％)。
这样，在各消耗位置A～C，平衡反应气体的消耗量，也就是说，在各消耗位置A～C的所有部分，如上述例示的那样，能够使到达晶片14的反应气体的消耗量为大致20％，进而，能够使到达晶片14的反应气体的浓度大致均匀。即，本实施方式中的各连通孔112a～112c的大小和切缺部112d的大小也可以考虑上述的反应气体的消耗量来设定。
<SiC外延薄膜的成膜方法>以下，使用上述的半导体制造装置10，作为半导体器件的制造工序的一个工序，参照图14对在由SiC等构成的晶片14等的衬底上例如成膜SiC外延薄膜的衬底的制造方法(处理方法)进行说明。图14是本发明的半导体装置的制造方法的例示性的流程图。此外，以下的说明中的构成半导体制造装置10的各部分的动作被控制器152控制。
如图1所示，首先，将收纳有多枚晶片14(晶片支架100)的晶片盒16设定在晶片盒台18上。然后，晶片盒输送装置20工作，将晶片盒16从晶片盒台18向晶片盒收纳架22输送并贮存。然后，通过晶片盒输送装置20，将贮存在晶片盒收纳架22上的晶片盒16向晶片盒开启器24输送并设置，再通过该晶片盒开启器24打开晶片盒16的盖16a，并通过衬底片数检测器26检测收纳在晶片盒16中的晶片14的片数。
然后，通过衬底移载机28的动作，从处于晶片盒开启器24的位置的晶片盒16将搭载有晶片14的晶片支架100取出，并向舟皿30移载。
将多片晶片14层叠在舟皿30上后，通过由升降电机M的旋转驱动而使升降台114及升降轴124进行升降的动作，将保持有各晶片14的舟皿30送入反应室44内，也就是说进行舟皿载入。舟皿30完全被送入反应室44内时，密封盖102成为密封反应室44的状态，由此，保持反应室44的气密。到此为止的一系列的工序，即，将多个层叠在舟皿30中的各晶片14送入反应管42内直到被密封盖102封闭的工序(舟皿载入工序，S100)构成衬底输送工序。
将舟皿30送入反应室44之后，以反应室44的内部压力成为规定的压力(真空度)的方式驱动真空排气装置80，反应室44被真空排气(抽真空)。此时，反应室44的内部压力通过压力传感器测定，基于被测定的压力，与第一气体排气口62及第二气体排气口66连通的APC阀79被反馈控制。
另外，为使晶片14的温度及反应室44的内部温度成为规定的温度，感应线圈50被通电，由此，加热体48被加热。此时，为使反应室44的内部温度成为规定的温度分布(例如均匀温度分布)，基于温度传感器所检测的温度信息，对向感应线圈50通电的情况进行反馈控制。接着，通过旋转机构104旋转驱动舟皿30，由此，各晶片14也在反应室44的内部旋转(参照图8的虚线箭头R)。
然后，控制MFC72a～72d及阀74a～74d，由此，从各气体源70a～70d供给有助于SiC外延薄膜的成膜的含有Si原子的气体(成膜气体)、含有Cl原子的气体(蚀刻气体)、含有C原子的气体(成膜气体)及H2气体(还原气体)。然后，这些气体在第一气体管线68内混合，然后，作为反应气体通过第一气体管线68从第一气体供给喷嘴61的各第一气体供给口60向反应室44内的各晶片14及各晶片支架100喷射反应气体。
从各第一气体供给口60喷射的反应气体横切反应室44内时，与各舟皿柱31a～31c、各晶片14及各晶片支架100接触。由此，在各晶片14中的下表面14a(参照图6)的表面上等，开始成膜SiC外延薄膜。然后，在反应室44内的加热体48的内周侧等流动并从第一气体排气口62通过气体排气管76向外部排气。
另外，控制MFC72e及阀74e，以使来自第五气体源70e的作为惰性气体的Ar气体(稀有气体)成为规定的流量的方式进行调整。而且，Ar气体通过第二气体管线69、第二气体供给喷嘴65及第二气体供给口64供给到反应管42和隔热材料54之间。从第二气体供给口64供给的Ar气体在反应管42和隔热材料54之间流动并从第二气体排气口66向外部排气。然后，如上所述地使各晶片14等暴露在反应气体中，经过预先设定的时间后，停止各反应气体的供给控制。到此为止的一系列的工序，即，通过反应气体的供给而在各晶片14中的下表面14a的表面上等成膜SiC外延薄膜的工序构成衬底处理工序(S200)。
然后，从未图示的惰性气体供给源供给惰性气体，反应室44内的加热体48的内侧的空间被惰性气体置换，然后，反应室44的内部压力恢复到常压。
反应室44内恢复到常压之后，通过升降电机M的旋转驱动使密封盖102下降，处理炉40的炉口144被打开。随之，已经完成热处理(完成成膜处理)的各晶片14以被保持在舟皿30中的状态从集流腔36的下方侧向反应管42的外部送出，即，进行舟皿卸载(S300)。被保持在舟皿30中的各晶片14在加载互锁室LR的内部处于待机状态直到冷却。
然后，各晶片14冷却到规定的温度后，通过衬底移载机28的动作，将搭载有各晶片14的各晶片支架100从舟皿30取出，并向被设置在晶片盒开启器24上的空的晶片盒16输送并收纳。然后，通过晶片盒输送装置20的动作，将收纳有各晶片14的晶片盒16向晶片盒收纳架22或晶片盒台18输送。这样，半导体制造装置10的一系列的动作完成。
<成膜状态的比较>以下，关于使用晶片支架100时的SiC外延薄膜的成膜状态(本发明)、和使用图9所示的简单的圆环形状的晶片支架WH时的SiC外延薄膜的成膜状态(比较例)的比较结果，利用附图详细说明。
图9是表示简单的圆环形状的晶片支架(比较例)的与图7对应的立体图，图10是表示使用图9的比较例的晶片支架的晶片的成膜状态的解析图，图11是表示使用本发明的晶片支架的晶片的成膜状态的解析图。
如图9所示，比较例的晶片支架WH与上述的第一实施方式相比仅支架底座HB的形状不同。支架底座HB形成为其壁厚在全周范围内均等且没有凹凸的简单的圆环形状，不具有与各舟皿柱31a～31c对应的连通孔和与各舟皿柱31a～31c间对应的切缺部。也就是说，比较例的晶片支架WH仅使晶片14从各舟皿柱31a～31c远离，来确保某程度的成膜精度。此外，在图9中，除了支架底座HB的形状以外，都是与上述的第一实施方式相同的结构，所以标注相同的附图标记。
如图10所示，通过采用支架底座HB，在晶片14中的第二舟皿柱31b和第三舟皿柱31c之间、即难以受到各舟皿柱31b、31c的不良影响的部分上，指定膜厚的SiC外延薄膜局部地成膜(图中浓色部分)。然而，关于晶片14的除此以外的部分，由于各舟皿柱31a～31c和支架底座HB消耗反应气体，所以SiC外延薄膜变薄(图中淡色部分)。而且，图中浓色部分和图中淡色部分的边界线的间隔堵塞，倾斜度变陡。这说明晶片14中的成膜面的凹凸差大，成为导致后面的半导体器件等的产品误差的原因。
相对于此，采用第一实施方式的支架底座110，由于对难以受到各舟皿柱31b、31c的不良影响的部分以外的部分中的反应气体的消耗量进行调整(控制)，所以如图11所示，能够使晶片14中的成膜面的大部分成为指定膜厚(增大图中浓色部分)。另外，与比较例不同，图中浓色部分和图中淡色部分的边界线的间隔扩大，成为缓坡。这说明晶片14中的成膜面的凹凸差小，能够减小后面的半导体器件等的产品误差。
<第一实施方式的代表性效果>以上，根据第一实施方式所说明的技术思想，至少发挥以下记载的多个效果中的一个以上的效果。
(1)根据第一实施方式，具有：将晶片14保持在内周侧的晶片支架100(支架底座110)、和具有保持支架底座110的外周侧的支架保持部HS的各舟皿柱31a～31c，支架底座110的外径尺寸比晶片14的外径尺寸大，并且从支架保持部HS取下支架底座110，所以，不需要通过焊接等固定支架底座110和各舟皿柱31a～31c。因此，能够由SiC等形成支架底座110及各舟皿柱31a～31c，并实现容易地获得耐高温效果的晶片的层叠构造。另外，由于能够通过支架底座110使晶片14从各舟皿柱31a～31c远离，所以能够抑制对成膜精度带来不良影响。
(2)根据第一实施方式，使以第一舟皿柱31a的宽度尺寸延伸到支架底座110的中心O的第一假想长方形VR1中的支架底座110的表面积S1比使第一假想长方形VR1以支架底座110的中心O为中心旋转到各舟皿柱31a～31c中的第一、第二舟皿柱31a、31b的中间位置的第二假想长方形VR2中的支架底座110的表面积S2小。由此，能够使支架底座110成为考虑了第一舟皿柱31a对反应气体的消耗的形状，能够在其全周范围内使到达晶片14的反应气体的浓度大致均匀。因此，能够进一步提高成膜精度。
(3)根据第一实施方式，使第一、第二舟皿柱31a、31b的间隔比第二、第三舟皿柱31b、31c的间隔窄，第二假想长方形VR2位于第一、第二舟皿柱31a、31b的中间位置，使第二假想长方形VR2中的支架底座110的表面积S2比使第一假想长方形VR1以支架底座110的中心O为中心旋转到第二、第三舟皿柱31b、31c的中间位置后的第三假想长方形VR3中的支架底座110的表面积S3小。由此，能够考虑间隔窄的一侧的第一、第二舟皿柱31a、31b对反应气体的消耗。因此，能够在其全周范围内使到达晶片14的反应气体的浓度均匀，并能够进一步提高成膜精度。
(4)通过在半导体装置的制造方法中的衬底的处理工序中使用第一实施方式所说明的半导体制造装置10，由此，在半导体装置的制造方法中，能够发挥上述多个效果中的一个以上的效果。
(5)通过在形成SiC外延薄膜的衬底的制造方法中的衬底的处理工序中使用第一实施方式所说明的半导体制造装置10，由此，在形成SiC外延薄膜的衬底的制造方法中，能够发挥上述多个效果中的一个以上的效果。
[第二实施方式]以下，参照附图详细说明本发明的第二实施方式。此外，关于与上述第一实施方式相同的部分，标注相同的附图标记，并省略其详细说明。
图12是表示第二实施方式的晶片支架的与图7对应的立体图，图13是用于说明图12的晶片支架中的反应气体消耗的部分的说明图。
在第二实施方式中，与上述第一实施方式相比，仅形成晶片支架200的支架底座210的形状不同。也就是说，在第一实施方式中，在支架底座110上设置一对切缺部112d(参照图7)，其外周侧为非圆形，而在第二实施方式中，在支架底座210上不设置各切缺部112d，而其外周侧为圆形。支架底座210替换各切缺部112d而具有一对冲孔211，各冲孔211具有与各切缺部112d相同的功能。各冲孔211分别被设置在第一舟皿柱31a和第二舟皿柱31b之间、以及第一舟皿柱31a和第三舟皿柱31c之间，并沿晶片支架200的轴向贯穿支架底座210的主体部212地设置。
各冲孔211(第二实施方式)配置在与各切缺部112d(第一实施方式)相比更靠径向内侧，所以，为使支架底座210的第二假想长方形VR2的部分的表面积S20(参照图13)和图8所示的表面积S2大致相同，使各冲孔211的沿径向的宽度尺寸比各切缺部112d的沿径向的宽度尺寸大。由此，支架底座210的靠主体部212侧的重量比图8所示的支架底座110的靠主体部112侧的重量轻。因此，为使夹着支架底座210的中心O的靠主体部212侧的重量和靠薄壁部213侧的重量平衡，而在薄壁部213上设置圆弧孔213a。圆弧孔213a沿晶片支架200的轴向贯穿支架底座210的薄壁部213地设置。
这里，由于支架底座210的第三假想长方形VR3这部分的表面积S30比图8所示的表面积S3稍小，所以与之相匹配地，第一、第二假想长方形VR1、VR2这部分的表面积S10、S20也设定得比图8所示的表面积S1、S2稍小。由此，与第一实施方式同样地，能够使到达各晶片14的反应气体的浓度在其全周范围内大致均匀。此外，通过第二实施方式的晶片支架200，晶片14的膜厚状态如图11所示地具有与第一实施方式大致相同的结果。
<第二实施方式的代表性的效果>以上，在第二实施方式所说明的技术思想内，也能够发挥与上述第一实施方式相同的作用效果。而且，在第二实施方式中，在第一舟皿柱31a和第二舟皿柱31b之间及在第一舟皿柱31a和第三舟皿柱31c之间，沿晶片支架200(支架底座210)的轴向设置各冲孔211，从而能够使支架底座210的外周侧为圆形。因此，能够抑制从第一气体供给喷嘴61的第一气体供给口60供给的反应气体的流动方向发生紊乱，并能够使反应气体向各晶片14的供给更稳定。
以上，基于实施方式具体地说明了本发明人研发的发明，但本发明不限于上述各实施方式，在不脱离其主旨的范围内能够进行各种变更。例如，在上述各实施方式中，例示地说明了成膜SiC外延薄膜的成膜装置(衬底处理装置)，但本发明不限于此，其他形式的衬底处理装置也能够适用本发明的技术思想。
本发明至少包括以下的实施方式。
〔附记1〕一种衬底处理装置，其特征在于，包括：反应容器；气体喷嘴，被设置在所述反应容器内，并向所述反应容器内供给反应气体；舟皿，被向所述反应容器送入及被从所述反应容器送出，并包含具有支架保持部的多个舟皿柱；晶片支架，被所述支架保持部保持，并在其内周侧保持衬底，所述晶片支架的外径尺寸比所述衬底的外径尺寸大，并且所述晶片支架能从所述支架保持部拆下。
〔附记2〕如附记1所述的衬底处理装置，其特征在于，具有实质上与所述多个舟皿柱的各自的宽度相同的宽度的、所述晶片支架的与从所述晶片支架的径向的外侧延伸到所述晶片支架的中心的第一假想长方形对应的部分的表面积，比所述晶片支架的与以所述晶片支架的中心为中心使所述第一假想长方形旋转到所述多个舟皿柱中的两个所述舟皿柱的中间位置的第二假想长方形对应的部分的表面积小。
〔附记3〕如附记2所述的衬底处理装置，其特征在于，所述多个舟皿柱包括第一、第二、第三舟皿柱，所述第一、第二舟皿柱的间隔比所述第二、第三舟皿柱的间隔窄，所述第二假想长方形位于所述第一、第二舟皿柱的中间位置，所述晶片支架与所述第二假想长方形对应的部分的表面积比与以所述晶片支架的中心为中心使所述第一假想长方形旋转到所述第二、第三舟皿柱的中间位置的第三假想长方形对应的部分的所述晶片支架的表面积小。
〔附记4〕如附记3所述的衬底处理装置，其特征在于，所述晶片支架包含切缺部，所述切缺部在所述晶片支架的外周侧且在所述第一舟皿柱和所述第二舟皿柱之间沿所述晶片支架的径向设置。
〔附记5〕如附记3所述的衬底处理装置，其特征在于，所述晶片支架的外周侧为圆形，所述晶片支架包含冲孔，所述冲孔在所述第一舟皿柱和所述第二舟皿柱之间沿所述晶片支架的轴向设置的。
〔附记6〕如附记2所述的衬底处理装置，其特征在于，所述晶片支架的所述第二、第三舟皿柱之间的部分的厚度比所述晶片支架的所述第二、第三舟皿柱之间以外的部分的厚度薄。
〔附记7〕如附记6所述的衬底处理装置，其特征在于，所述晶片支架包含通过切削所述晶片支架的与所述衬底的成膜面侧的相反侧而形成的、使所述晶片支架的厚度变薄的薄壁部。
〔附记8〕如附记1～7中任一项所述的衬底处理装置，其特征在于，所述晶片支架包含：贯穿孔，被设置在所述晶片支架的内周侧，并沿所述晶片支架的轴向贯穿；盖部件，被安装在所述晶片支架上，并覆盖所述衬底的成膜面侧的相反侧。
〔附记9〕如附记1～7中任一项所述的衬底处理装置，其特征在于，所述晶片支架包含连通孔，其具有实质上与所述多个舟皿柱的各宽度相同的宽度，并被设置在与从所述晶片支架的径向的外侧延伸到所述晶片支架的中心的第一假想长方形对应的部分上，并沿着所述晶片支架的轴向。
工业实用性
本发明能够广泛用于制造半导体装置(半导体器件)和形成SiC外延薄膜的衬底等的制造业等。

Claims (7)

1.一种衬底处理装置，其特征在于，包括：
反应容器；
气体喷嘴，被设置在所述反应容器内，并向所述反应容器内供给反应气体；
舟皿，向所述反应容器送入及从所述反应容器送出，并包含具有支架保持部的多个舟皿柱；
晶片支架，被所述支架保持部保持，并在其内周侧保持衬底，
所述晶片支架的外径尺寸比所述衬底的外径尺寸大，并且所述晶片支架能从所述支架保持部拆下，
所述多个舟皿柱包括第一、第二、第三舟皿柱，所述第一、第二舟皿柱的间隔比所述第二、第三舟皿柱的间隔窄，
所述晶片支架包含切缺部，所述切缺部在所述晶片支架的外周侧且在所述第一舟皿柱和所述第二舟皿柱之间以及所述第一舟皿柱和所述第三舟皿柱之间沿所述晶片支架的径向设置，在所述晶片支架的与所述第一、第二、第三舟皿柱对应的位置设有贯穿所述晶片支架的连通孔，所述连通孔沿晶片支架周向的长度尺寸设定得比所述第一、第二、第三舟皿柱的宽度尺寸大，所述连通孔沿晶片支架径向的宽度尺寸设定得比所述切缺部的沿晶片支架径向的宽度尺寸大，由此使反应气体在所述第一、第二、第三舟皿柱和所述晶片支架的对应于所述第一、第二、第三舟皿柱的表面区域的消耗与反应气体在所述第一、第二、第三舟皿柱之间的所述晶片支架的表面区域的消耗大致相同。
2.如权利要求1所述的衬底处理装置，其特征在于，具有实质上与所述多个舟皿柱的各自的宽度相同的宽度的、所述晶片支架的与从所述晶片支架的径向的外侧延伸到所述晶片支架的中心的第一假想长方形对应的部分的表面积，比所述晶片支架的与以所述晶片支架的中心为中心使所述第一假想长方形旋转到所述多个舟皿柱中的两个舟皿柱的中间位置的第二假想长方形对应的部分的表面积小。
3.如权利要求2所述的衬底处理装置，其特征在于，
所述第二假想长方形位于所述第一、第二舟皿柱的中间位置，
所述晶片支架与所述第二假想长方形对应的部分的表面积比与以所述晶片支架的中心为中心使所述第一假想长方形旋转到所述第二、第三舟皿柱的中间位置的第三假想长方形对应的部分的所述晶片支架的表面积小。
4.如权利要求3所述的衬底处理装置，其特征在于，所述晶片支架的所述第二、第三舟皿柱之间的部分的厚度比所述晶片支架的所述第二、第三舟皿柱之间以外的部分的厚度薄。
5.如权利要求1所述的衬底处理装置，其特征在于，所述晶片支架包含：
贯穿孔，被设置在所述晶片支架的内周侧，并沿所述晶片支架的轴向贯穿；
盖部件，被安装在所述晶片支架上，并覆盖所述衬底的成膜面侧的相反侧。
6.一种晶片支架，以通过支架保持部被保持在舟皿上的方式进行移载，并将衬底保持在其内周侧，所述舟皿包含具有所述支架保持部的多个舟皿柱，所述晶片支架的特征在于，
所述晶片支架的外径尺寸比所述衬底的外径尺寸大，所述晶片支架能从所述支架保持部拆下，
所述多个舟皿柱包括第一、第二、第三舟皿柱，所述第一、第二舟皿柱的间隔比所述第二、第三舟皿柱的间隔窄，
所述晶片支架包含切缺部，所述切缺部在所述晶片支架的外周侧且在所述第一舟皿柱和所述第二舟皿柱之间以及所述第一舟皿柱和所述第三舟皿柱之间沿所述晶片支架的径向设置，在所述晶片支架的与所述第一、第二、第三舟皿柱对应的位置设有贯穿所述晶片支架的连通孔，所述连通孔沿晶片支架周向的长度尺寸设定得比所述第一、第二、第三舟皿柱的宽度尺寸大，所述连通孔沿晶片支架径向的宽度尺寸设定得比所述切缺部的沿晶片支架径向的宽度尺寸大，由此使反应气体在所述第一、第二、第三舟皿柱和所述晶片支架的对应于所述第一、第二、第三舟皿柱的表面区域的消耗与反应气体在所述第一、第二、第三舟皿柱之间的所述晶片支架的表面区域的消耗大致相同。
7.一种半导体装置的制造方法，是使用如下衬底处理装置的半导体装置的制造方法，所述衬底处理装置包括：反应容器；气体喷嘴，被设置在所述反应容器内，并向所述反应容器内供给反应气体；舟皿，向所述反应容器送入及从所述反应容器送出，并包含具有支架保持部的多个舟皿柱；晶片支架，被所述支架保持部保持，并在其内周侧保持衬底，
所述半导体装置的制造方法的特征在于，包括如下工序：
将舟皿装载到所述反应容器内的工序，所述舟皿通过所述支架保持部对保持着所述衬底的所述晶片支架进行保持；
通过所述气体喷嘴将所述反应气体向所述反应容器内供给从而在所述衬底的表面形成膜的工序；
将所述舟皿从所述反应容器送出的工序，
所述晶片支架的外径尺寸比所述衬底的外径尺寸大，并且所述晶片支架能从所述支架保持部拆下，
所述多个舟皿柱包括第一、第二、第三舟皿柱，所述第一、第二舟皿柱的间隔比所述第二、第三舟皿柱的间隔窄，
所述晶片支架包含切缺部，所述切缺部在所述晶片支架的外周侧且在所述第一舟皿柱和所述第二舟皿柱之间以及所述第一舟皿柱和所述第三舟皿柱之间沿所述晶片支架的径向设置，在所述晶片支架的与所述第一、第二、第三舟皿柱对应的位置设有贯穿所述晶片支架的连通孔，所述连通孔沿晶片支架周向的长度尺寸设定得比所述第一、第二、第三舟皿柱的宽度尺寸大，所述连通孔沿晶片支架径向的宽度尺寸设定得比所述切缺部的沿晶片支架径向的宽度尺寸大，由此使反应气体在所述第一、第二、第三舟皿柱和所述晶片支架的对应于所述第一、第二、第三舟皿柱的表面区域的消耗与反应气体在所述第一、第二、第三舟皿柱之间的所述晶片支架的表面区域的消耗大致相同。
CN201210055696.9A 2011-02-28 2012-02-28 衬底处理装置、晶片支架及半导体装置的制造方法 Active CN102655107B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-041214 2011-02-28
JP2011041214A JP5881956B2 (ja) 2011-02-28 2011-02-28 基板処理装置、半導体装置の製造方法およびウェーハホルダ

Publications (2)

Publication Number Publication Date
CN102655107A CN102655107A (zh) 2012-09-05
CN102655107B true CN102655107B (zh) 2016-05-11

Family

ID=46719270

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210055696.9A Active CN102655107B (zh) 2011-02-28 2012-02-28 衬底处理装置、晶片支架及半导体装置的制造方法

Country Status (3)

Country Link
US (1) US20120220107A1 (zh)
JP (1) JP5881956B2 (zh)
CN (1) CN102655107B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8784425B2 (en) 2007-02-28 2014-07-22 Smith & Nephew, Inc. Systems and methods for identifying landmarks on orthopedic implants
WO2008105874A1 (en) 2007-02-28 2008-09-04 Smith & Nephew, Inc. Instrumented orthopaedic implant for identifying a landmark
WO2008106593A2 (en) * 2007-02-28 2008-09-04 Smith & Nephew, Inc. System and method for identifying a landmark
US9220514B2 (en) 2008-02-28 2015-12-29 Smith & Nephew, Inc. System and method for identifying a landmark
US9031637B2 (en) * 2009-04-27 2015-05-12 Smith & Nephew, Inc. Targeting an orthopaedic implant landmark
US8945147B2 (en) 2009-04-27 2015-02-03 Smith & Nephew, Inc. System and method for identifying a landmark
US8086734B2 (en) 2009-08-26 2011-12-27 International Business Machines Corporation Method of autonomic representative selection in local area networks
CA2801187C (en) 2010-06-03 2018-10-09 Smith & Nephew, Inc. Orthopaedic implants
WO2012103169A2 (en) 2011-01-25 2012-08-02 Smith & Nephew, Inc. Targeting operation sites
CN103635153A (zh) 2011-05-06 2014-03-12 史密夫和内修有限公司 瞄准整形外科装置的标记
EP2720631B1 (en) 2011-06-16 2022-01-26 Smith&Nephew, Inc. Surgical alignment using references
JP2014110294A (ja) * 2012-11-30 2014-06-12 Panasonic Corp 真空加熱炉及び有機半導体素子の製造方法
KR20150060086A (ko) * 2013-11-25 2015-06-03 주식회사 테라세미콘 클러스터형 배치식 기판처리 시스템
JP6321172B2 (ja) * 2013-11-25 2018-05-09 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 熱エネルギー伝達低減のための基板キャリア
JP2015198213A (ja) * 2014-04-03 2015-11-09 新日鐵住金株式会社 エピタキシャル炭化珪素ウェハの製造方法及びそれに用いる炭化珪素単結晶基板のホルダー
WO2016190982A1 (en) * 2015-05-22 2016-12-01 Applied Materials, Inc Substrate carrier door assemblies, substrate carriers, and methods including magnetic door seal
KR101905822B1 (ko) * 2017-03-21 2018-10-08 주식회사 유진테크 기판 처리장치
CN108336000A (zh) * 2018-01-22 2018-07-27 德淮半导体有限公司 外延设备
US11521876B2 (en) * 2018-03-07 2022-12-06 Tokyo Electron Limited Horizontal substrate boat
JP7030604B2 (ja) * 2018-04-19 2022-03-07 三菱電機株式会社 ウエハボートおよびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6188838B1 (en) * 1996-03-27 2001-02-13 Kabushiki Kaisha Toshiba Apparatus for heat treating a semiconductor wafer to reduce stress
US6287112B1 (en) * 2000-03-30 2001-09-11 Asm International, N.V. Wafer boat
US6780251B2 (en) * 2001-07-19 2004-08-24 Hitachi Kokusai Electric, Inc. Substrate processing apparatus and method for fabricating semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4396017A (en) * 1981-01-26 1983-08-02 Vickers Limited Transcutaneous gas sensor
JP2654996B2 (ja) * 1988-08-17 1997-09-17 東京エレクトロン株式会社 縦型熱処理装置
US6276072B1 (en) * 1997-07-10 2001-08-21 Applied Materials, Inc. Method and apparatus for heating and cooling substrates
JP2002222806A (ja) * 2001-01-26 2002-08-09 Ebara Corp 基板処理装置
JP3377996B1 (ja) * 2001-12-27 2003-02-17 東京エレクトロン株式会社 熱処理用ボート及び縦型熱処理装置
KR100568456B1 (ko) * 2003-12-15 2006-04-07 주식회사 테라세미콘 고온공정용 반도체 제조장치
US20050217585A1 (en) * 2004-04-01 2005-10-06 Blomiley Eric R Substrate susceptor for receiving a substrate to be deposited upon
US7713355B2 (en) * 2005-05-03 2010-05-11 Integrated Materials, Incorporated Silicon shelf towers
US20090197424A1 (en) * 2008-01-31 2009-08-06 Hitachi Kokusai Electric Inc. Substrate processing apparatus and method for manufacturing semiconductor device
US8042697B2 (en) * 2008-06-30 2011-10-25 Memc Electronic Materials, Inc. Low thermal mass semiconductor wafer support
JP5560093B2 (ja) * 2009-06-30 2014-07-23 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法及び基板製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6188838B1 (en) * 1996-03-27 2001-02-13 Kabushiki Kaisha Toshiba Apparatus for heat treating a semiconductor wafer to reduce stress
US6287112B1 (en) * 2000-03-30 2001-09-11 Asm International, N.V. Wafer boat
US6780251B2 (en) * 2001-07-19 2004-08-24 Hitachi Kokusai Electric, Inc. Substrate processing apparatus and method for fabricating semiconductor device

Also Published As

Publication number Publication date
CN102655107A (zh) 2012-09-05
JP5881956B2 (ja) 2016-03-09
JP2012178491A (ja) 2012-09-13
US20120220107A1 (en) 2012-08-30

Similar Documents

Publication Publication Date Title
CN102655107B (zh) 衬底处理装置、晶片支架及半导体装置的制造方法
CN102543689B (zh) 衬底处理装置、衬底的制造方法及半导体器件的制造方法
JP5562409B2 (ja) 半導体装置の製造方法及び基板製造方法及び基板処理装置
US20120222615A1 (en) Film deposition apparatus
JP2012195562A (ja) 異径基板用アタッチメントおよび基板処理装置ならびに基板若しくは半導体デバイスの製造方法
JP2011205059A (ja) 半導体装置の製造方法及び基板製造方法及び基板処理装置
JP5560093B2 (ja) 基板処理装置及び半導体装置の製造方法及び基板製造方法
JP2012178492A (ja) 基板処理装置およびガスノズルならびに基板若しくは半導体デバイスの製造方法
JP2013197474A (ja) 基板処理方法と半導体装置の製造方法、および基板処理装置
WO2012120991A1 (ja) 基板処理装置、及び、基板の製造方法
JP2012193985A (ja) 基板処理装置、及び、基板の製造方法
JP2014232816A (ja) 基板処理装置、半導体装置の製造方法および基板処理方法
JP2013207057A (ja) 基板処理装置、基板の製造方法、及び、基板処理装置のクリーニング方法
US6872636B2 (en) Method for fabricating a semiconductor device
JP2012191191A (ja) 基板処理装置
JP2012175072A (ja) 基板処理装置
JP2012175077A (ja) 基板処理装置、基板の製造方法、及び、半導体デバイスの製造方法
JP2012178443A (ja) 基板処理装置
JP2014192294A (ja) 基板収容器
JP2014179550A (ja) 基板処理装置
JP2004165445A (ja) 半導体製造装置
JP2011082326A (ja) 半導体装置の製造方法及び基板の製造方法及び基板処理装置。
JP5252896B2 (ja) 気相成長装置及び気相成長方法
WO2014046242A1 (ja) 温度測定器および基板処理装置ならびに温度制御方法および半導体装置の製造方法
CN116770273A (zh) 一种基盘加热系统及半导体设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20181205

Address after: Tokyo, Japan, Japan

Patentee after: International Electric Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Hitachi Kunisai Electric Corp.

TR01 Transfer of patent right