CN102636690A - 基于压控延时链的时域逐次逼近数字智能电池电流检测电路及实现方法 - Google Patents

Abstract

基于压控延时链的时域逐次逼近数字智能电池电流检测电路及实现方法，属于电流检测电路。为了解决现有智能电池检测电路速度低和工艺难度大的问题。该电路包括敏感电阻、电平移位电路、充放电标志判决电路、基准及偏置电路、压控延时链、可调节压控延时链、延时调整电路、时间比较器、时域逐次逼近控制逻辑电路、结果锁存器、时钟和CPU。实现方法为：电平移位电路的电平信号输出到压控延时链上使输出信号T₁延迟一个与电压有关的时间，延时调整电路、可调节压控延时链、时间比较器和时域逐次逼近控制逻辑电路构成反馈回路，调整可调节压控延时链信号T₂输出，至T₂与T₁保持一致，时域逐次逼近控制逻辑电路锁定数字信号输出。用于智能电池的电流检测电路中。

Description

基于压控延时链的时域逐次逼近数字智能电池电流检测电路及实现方法

技术领域

本发明属于电流检测电路领域，涉及一种应用于微控制器方式的智能电池及电池组保护和计量的智能控制电路中的电流检测电路。

背景技术

近几年来，便携式电子产品的迅猛发展促进了电池技术的更新换代，镍铬电池、镍氢电池以及普通一次性电池在重量、体积、能量比及可循环充放电利用上已经不能满足日益进步的现代便携设备的供电要求。尤其是最近，以携带电话为代表的电子产品小型轻量化和以笔记本电脑所用的智能电池为代表的可充电电池的高性能化对电池提出了更高的要求。

可充电式电池是可重复使用的电池，其中锂电池具有体积小、能量密度高、无记忆效应、循环寿命高、高电压电池、自放电率低、环保无污染等优点，成为了便携式产品的主要电源，尤其在笔记本电脑供电方面，其优异的高能量优势得到了充分的体现。但是由于能量密度高及特有的化学特性，锂离子电池的安全性和稳定性方面也存在隐患，如过充和过高温可能会燃烧甚至导致爆炸，过放电可能造成电池本身的损坏，或者在不正常的情况下突然断电对电池造成影响或损坏。所以，在智能电池系统中对充放电电流进行实时的检测非常重要。因此充放电电流检测是智能电池管理系统中的不可或缺的关键组成部分。

图1显示了一种采用微控制器(MCU)的电池组充电保护及计量智能控制电路的基本框架。电池保护及计量智能控制电路连接到电池/电池组上。通常电池智能控制系统通常包含：模拟前端(AFE)采集电池电压、为微控制器提供电源电压并接收微控制器的开关的控制命令；MOSFET开关在AFE的控制下完成充放电的控制；微控制器完成电池的智能控制和管理，其中在微控制器中包括电池电流检测电路。微控制器通过电流检测电路对电池的充、放电电流进行检测，测得的电流通过数据总线传输到微控制器中的CPU。CPU根据一定算法，进行电量的增减，实现实时检测。

目前电流检测电路主要有三种方式：第一种方式如图2所示，串联在回路中的敏感电阻将充放电电流转化成电压信号，然后经前置放大模块电平移位并放大，通过模数转换器(ADC)转换为相应的数字量，再通过数据总线传输到CPU进行计算。智能电池组的充放电电流的变化范围可能从几个毫安到几十个安培，其动态范围将超过104，这将要求高动态范围的模数转换器。同时为了减小电池组的内阻并降低功耗，通常选取的电阻值在毫欧量级。然而当充、放电电流在毫安量级时，转换成的电压信号在几个微伏量级，这样就需要高精度的ADC来进行电压的转换。而且电池检测要求实时检测，需要一定的转换速度要求。这样模数转换器的速度、精度和动态范围都需要折中考虑，这样大大地增加了电路的实现难度，硬件的复杂性和实现成本。第二种传统检测电路如图3所示，它的工作方式采用电流积分方式。充放电电流通过敏感电阻转换为电压值，在控制电路的控制下，通过积分器对转换的电压进行积分并与一个电平阈值进行比较，然后通过一个控制计数器计数得到数字信号，在每一次积分结束时，将结果存入结果寄存器中，而后通过数据总线传输到CPU。实际上积分的方法是对输入信号积分后取检测电流平均值，这样使模拟输入的噪声和交流干扰大大减小。此方法在电池电量的基本值上补偿了电池温度、放电电流、以及电池自放电、电池老化的影响，从而得到相对精确的电池可输出电量值，而且具有较小的硬件规模。但其精度受积分常数RC的精度和稳定性的影响，同时由于采用计数器完成对积分值的转换，造成此检测电路工作速度很低。第三种检测电路如图4所示，充放电电流通过敏感电阻转换为电压值，斜坡信号发生器的输出和敏感电阻两端的电压连接到充放电比较器的输入，充放电比较器的输出连接时间数字转换器(TDC)转换成数字信号存入结果寄存器中，也连接到充放电标志判决电路形成充放电标志，也保存到结果寄存器中，两部分结果交给MCU中的中央处理单元(CPU)进行分析及电池的控制。实质上此方法就是通过斜波信号发生器和比较器把测得的电压转换成时间信号，即实现电压时间转换，再通过时间数字转换器转换成数字输出。如图4中虚线所示，此方法实现方式新颖，而且时间数字转换器可以用数字工艺实现，具有较小的硬件规模。但所测电压是经过了两级的转换，即电压时间转换和时间数字转换，其精度和速度都受到斜波信号发生器和比较器组成的电压时间转换和时间数字转换的测量速度和测量精度的限制，而且也无法实现全数字化实现。

发明内容

本发明是为了解决现有的智能电池和电池组的检测电路速度低和工艺实现难度大的问题，提出的基于压控延时链的时域逐次逼近数字智能电池电流检测电路及实现方法。

基于压控延时链的时域逐次逼近数字智能电池电流检测电路，它包括敏感电阻、电平移位电路、充放电标志判决电路、基准及偏置电路、压控延时链、可调节压控延时链、延时调整电路、时间比较器、时域逐次逼近控制逻辑电路、结果锁存器、时钟和CPU，敏感电阻串联在电池的充放电回路中，电平移位电路用于采集敏感电阻的端电压，基准及偏置电路输出第一基准及偏置电压信号给电平移位电路，电平移位电路根据该基准及偏置电压信号对输入的端电压进行偏移，并将偏移后的电平信号Vctrl同时输出给充放电标志判决电路和压控延时链，基准及偏置电路输出第二基准及偏置电压信号给充放电标志判决电路，充放电标志判决电路对比输入的两个信号后输出充放电标志信息给结果锁存器，延时调整电路输出第一脉冲信号T₁给压控延时链，延时调整电路还输出第二脉冲信号T₂给可调节压控延时链，压控延时链在输入的第一脉冲信号控制下将输入的电平信号T_D输出给时间比较器，可调节压控延时链在输入的第二脉冲信号T_A的控制下将输入的时钟脉冲信号输出给时间比较器，时间比较器将两个输入信号的比较结果输出给时域逐次逼近控制逻辑电路，时钟分别为时域逐次逼近控制逻辑电路和结果锁存器提供时钟脉冲信号，时域逐次逼近控制逻辑电路在时钟脉冲信号的控制输出数字信号D_N～D₀给延时调整电路，时域逐次逼近控制逻辑电路在时钟脉冲信号的控制输出脉冲信号T₀给可调节压控延时链，时域逐次逼近控制逻辑电路还输出数字信号D_N～D₀给结果锁存器，锁存器在输入的时钟信号的控制下锁存输入的测量结果，并在脉冲信号的控制下将锁存的信息输出给CPU。

基于上述基于压控延时链的时域逐次逼近数字智能电池电流检测电路的实现方法为，电平移位电路的电平信号Vctrl输出连接到压控延时链上使延时调整电路输出到压控延时链的脉冲信号T₁延迟一个与电压有关的时间，同时，延时调整电路、可调节压控延时链、时间比较器和时域逐次逼近控制逻辑电路构成反馈回路，采用逐次逼近的方法调整可调节压控延时链的可调节压控延时脉冲信号T₂输出，直至可调节压控延时链的可调节压控延时脉冲信号T₂输出与压控延时链的压控延时脉冲信号输出T₁保持一致，此时，时域逐次逼近控制逻辑电路锁定数字信号输出D_N～D₀和T₀。

本发明的基于压控延时链的时域逐次逼近数字智能电池电流检测电路将流经敏感电阻的充放电电流转换为和时间有关的脉冲信号，然后通过时域逐次逼近的方式来产生与之前时间有关的脉冲信号一致的脉冲信号，此时的数字量，同时充放电标志判决电路产生充放电标志一同存入结果锁存器，并将结果通过总线送至CPU。

本发明的优点是通过采用压控延时链建立敏感电阻转换成的电压与时间的直接关系，并输出一延时脉冲信号，然后通过时域逐次逼近方式的反馈环路来逼近延时脉冲信号得到N位数字输出，本发明核心电路可以采用全定制的数字工艺实现，大大降低了电路实现难度，并建立了充放电电流与时间的直接关系，进一步提高了转换精度和转换速度。

附图说明

图1是现有采用MCU的电池组充电保护及计量智能控制电路；图2是现有采用嵌入式模数转换器ADC的MCU电流检测电路；图3是现有采用电流积分方式的MCU电流检测电路；图4是现有基于时间数字转换器电路电流检测电路；图5是本发明的基于压控延时链的时域逐次逼近数字智能电池电流检测电路的原理示意图，虚线框内电路是本发明的核心电路；图6是具体实施方式二的压控延时链原理图；图7是具体实施方式三的可调压控延时链原理图；图8是具体实施方式四的压控延时链原理图；图9是具体实施方式五的可调压控延时链原理图；图10是基本延时单元原理图；图11是延时调整电路原理图；图12是时间比较器原理图；图13是时域逐次逼近控制逻辑电路原理图；图14是移位基本单元原理图。

具体实施方式

具体实施方式一、结合图5说明本实施方式，基于压控延时链的时域逐次逼近数字智能电池电流检测电路，它包括敏感电阻1、电平移位电路2、充放电标志判决电路3、基准及偏置电路4、压控延时链5、可调节压控延时链6、延时调整电路7、时间比较器8、时域逐次逼近控制逻辑电路9、结果锁存器10、时钟11和CPU12，敏感电阻1串联在电池的充放电回路中，电平移位电路2用于采集敏感电阻1的端电压，基准及偏置电路4输出第一基准及偏置电压信号给电平移位电路2，电平移位电路2根据该基准及偏置电压信号对输入的端电压进行偏移，并将偏移后的电平信号Vctrl同时输出给充放电标志判决电路3和压控延时链5，基准及偏置电路4输出第二基准及偏置电压信号给充放电标志判决电路3，充放电标志判决电路3对比输入的两个信号后输出充放电标志信息给结果锁存器10，延时调整电路7输出第一脉冲信号T₁给压控延时链5，延时调整电路7还输出第二脉冲信号T₂给可调节压控延时链6，压控延时链5在输入的第一脉冲信号控制下将输入的电平信号T_D输出给时间比较器8，可调节压控延时链6在输入的第二脉冲信号T_A的控制下将输入的时钟脉冲信号输出给时间比较器8，时间比较器8将两个输入信号的比较结果输出给时域逐次逼近控制逻辑电路9，时钟11分别为时域逐次逼近控制逻辑电路9和结果锁存器10提供时钟脉冲信号，时域逐次逼近控制逻辑电路9在时钟脉冲信号的控制输出数字信号D_N～D₀给延时调整电路7，时域逐次逼近控制逻辑电路9在时钟脉冲信号的控制输出脉冲信号T₀给可调节压控延时链6，时域逐次逼近控制逻辑电路9还输出数字信号D_N～D₀给结果锁存器10，锁存器10在输入的时钟信号的控制下锁存输入的测量结果，并在脉冲信号的控制下将锁存的信息输出给CPU12。

具体实施方式二、基于上述基于压控延时链的时域逐次逼近数字智能电池电流检测电路的实现方法为，电平移位电路2的电平信号Vctrl输出连接到压控延时链5上使延时调整电路7输出到压控延时链5的脉冲信号T₁延迟一个与电压有关的时间，同时，延时调整电路7、可调节压控延时链6、时间比较器8和时域逐次逼近控制逻辑电路9构成反馈回路，采用逐次逼近的方法调整可调节压控延时链6的可调节压控延时脉冲信号T₂输出，直至可调节压控延时链6的可调节压控延时脉冲信号T₂输出与压控延时链5的压控延时脉冲信号输出T₁保持一致，此时，时域逐次逼近控制逻辑电路9锁定数字信号输出D_N～D₀和T₀。

具体实施方式三、结合图6说明本实施方式，本实施方式是对具体实施方式一的进一步限定，所述压控延时链5由M级压控延时链和N级2选1选择器组成，所述M级压控延时链采用串联结构，所述N级2选1选择器采用串联结构，脉冲信号T₁经过M级压控延时链延迟一个与Vctrl电压有关的时间，然后经过N级2选1选择器得到脉冲信号T_D，所述N级2选1选择器用于与可调节压控延时链6保持对称。

具体实施方式四、结合图7说明本实施方式，本实施方式是对具体实施方式一的进一步限定，所述可调节压控延时链6由N级2选1选择器组成，所述N级2选1选择器采用串联结构，脉冲信号T₂经过N级2选1选择器输出脉冲信号T_A，所述N级2选1选择器是由D_N～D₀控制，延迟时间为：2⁰X·D₀+2¹X·D₁+…+2^N-1X·D_N。

具体实施方式五、结合图8说明本实施方式，本实施方式与具体实施方式一的区别为，所述压控延时链5由M级压控延时链和1级2^N选1选择器组成，所述M级压控延时链采用串联结构，所述1级2^N选1选择器采用并联结构，脉冲信号T₁经过M级压控延时链延迟一个与Vctrl电压有关的时间，然后经过1级2^N选1选择器得到脉冲信号T_D，所述1级2^N选1选择器用于与可调节压控延时链6保持对称。

具体实施方式六、结合图9说明本实施方式，本实施方式与具体实施方式一的区别为，所述可调节压控延时链6由2^N级延时器和1级2^N选1选择器组成，脉冲信号T₂经过2^N级延时器，然后通过1级2^N选1选择器得到脉冲信号T_A，所述2^N选1选择器由D[N:0]控制。

具体实施方式七、结合图13说明本实施方式，本实施方式与具体实施方式一的区别在于，所述时域逐次逼近控制逻辑电路9由N级移位基本单元、D触发器和逻辑门组成，所述N级移位基本单元有N+1个，所述逻辑门包括N+2个或门和1个与门，每个移位基本单元的Comp端口同时连接Comp信号，每个移位基本单元的CLK端口同时连接时钟11的clk信号端，N级移位基本单元的bit端口输出的信号D₀～D_N是时域逐次逼近控制逻辑电路9的数字信号输出，第1个移位基本单元的bit端口同时与第1个或门的第一输入端、第1个移位基本单元的EN端口和第N+1个或门的第一输入端相连接，第i个移位基本单元的bit端口与第i个或门的第一输入端相连接，i＝2，3，…，N-1，第j个或门的输出端与第j+1个或门的第二输入端相连接，j＝1，2，…，N-1，第h个或门的输出端与第h+1个移位基本单元的EN端连接，h＝1，2，…，N，第j+1个移位基本单元的bit端口与第j个移位基本单元的Shift端口相连接，第N+1个移位基本单元的Shift端口连接高电平，第N+1个或门的第二输入端同时与第1个或门的第二输入端、第1个D触发器的Q端口和第2个D触发器的D端口相连接，第N+1个或门的输出端与第1个D触发器的D端口相连接，2个D触发器的CLK端口同时连接时钟11的clk信号端，第2个D触发器的QN端口和与门的第一输入端相连接，与门的第二输入端连接时间比较器8的RST信号端，与门的输出端同时连接第N+2个或门的第一输入端、2个D触发器的CLR端口和N个移位基本单元的Reset端口，第N+2个或门的第二输入端连接时钟11的clk信号端，第N+2个或门输出与延时调整电路7相连接的T₀信号。

具体实施方式八、结合图14说明本实施方式，本实施方式是对具体实施方式七的进一步限定，所述移位基本单元由选择器、译码器和D触发器组成，译码器的A端口为该移位基本单元的EN信号端，译码器的k信号输出端与选择器的k信号输入端相连接，译码器的k+1信号输出端与选择器的k+1信号输入端相连接，译码器的d信号输出端与选择器的d信号输入端相连接，选择器的Shift端口为该移位基本单元的Shift信号端口，选择器的Comp端口为该移位基本单元的Comp信号端口，选择器的out端口连接D触发器的D端口，D触发器的clk端口为该移位基本单元的clk时钟信号端口，D触发器的CLR端口为该移位基本单元的Reset信号端口，D触发器的Q端口和译码器的B端口、选择器的bit k端口连接后作为该移位基本单元的bit端口。

本实施方式的工作原理为：真值表为：

表1时域逐次逼近控制逻辑电路基本单元的真值表

A	B	操作
			1	X	保持(k)
0	0	移位(k+1)
			0	1	读取(Comp)

A＝1 B＝X时，移位基本单元保持之前的输出状态；A＝0 B＝0时，进行正常的移位，如k位移位基本单元下一时钟周期的状态为k+1位上一时钟周期的状态；A＝0 B＝1时，移位基本单元下一状态为Comp的值。当逐次逼近比较结束时，EN＝1，即A＝1，此时锁定数字输出，完成一次测量。在下一个时钟周期重新从T₀发出脉冲信号，并复位移位基本单元的状态，进行一下次的测量。

工作原理为：充放电电流Isen经过敏感电阻1Rsen转换成电压Vsen，则

Vsen＝Isen·R sen                             (1)

转换电压Vsen经过电平移位电路2移动Vref，得到电压范围为Vdown～Vtop的电压，然后送入压控延时链5，控制其中每个延时基本单元的延时，即形成控制电压Vctrl，则

Vctrl＝Vsen+Vref                              (2)

延时链基本延时单元原理如图10所示。此延时单元延时大小与温度无关，只与M9管栅极上的控制电压Vctrl有关。在电压范围Vdown～Vtop内，延时单元的延时τ与M9管栅极电压Vctrl近似呈线性关系，有

τ(v)＝K·Vctrl                               (3)

时域逐次逼近控制逻辑电路9原理如图13所示，RST信号到来之后，输出一个高电平宽度为Toffset的脉冲信号T0，设计Toffset等于控制电压为Vtop时压控延时链5的延迟时间，即

T_offset＝M·τ(Vtop)                          (4)

其中M为压控延时链的级数。

然后经过延时调整器输出两个脉冲T1，T2，如图11所示，T1和T2脉冲信号正沿差距为Toffset，即

T₂＝T₁+T_offset                               (5)

而T1脉冲信号经过压控延时链5的得到脉冲信号TD，其相对于T1的延时为：

T_D＝T₁+M·τ(v)+N·Tmux                      (6)

其中Tmux为2选1选择器的延迟时间，M为压控延时链级数，N为2选1选择器级数。

与此同时T2脉冲信号经过可调节压控延时6得到脉冲信号TA，其相对于T2的延时为：

$T_A=T_2+N\·\mathrm{Tmux}+\underset{k=0}{\overset{N-1}{\mathrm{\Σ}}}{D}_k\·2^k\·{\mathrm{\τ}}_0---\left(7\right)$

其中τ₀为可调节压控延时链6中延时器的延迟时间。

脉冲信号TA和TD送入时间比较器8，时间比较器的原理如图12所示，就是一个简单的正沿触发的D触发器，用TA脉冲就采样TD信号得到Comp信号。然后通过时域逐次逼近控制逻辑电路9采用时域逐次逼近的方式使得T_A＝T_D，由式(5)(6)可知，

$T_2+N\·\mathrm{Tmux}+\underset{k=0}{\overset{N-1}{\mathrm{\Σ}}}{D}_k\·2^k\·{\mathrm{\τ}}_0=T_1+M\·\mathrm{\τ}\left(v\right)+N\·\mathrm{Tmux}---\left(8\right)$

联立式(4)(5)(8)可得：

$D[M-1:0]=\underset{k=0}{\overset{N-1}{\mathrm{\Σ}}}{D}_k\·2^k=\frac{M(\mathrm{\τ}\left(v\right)-\mathrm{\τ}\left(\mathrm{Vtop}\right))}{{\mathrm{\τ}}_0}---\left(9\right)$

D[N-1:0]为最后的N位数字信号，由式(1)(2)(3)(9)可得：

$\mathrm{Isen}=\frac{D[N-1:0]\·{\mathrm{\τ}}_0}{\mathrm{Rsen}\·M\·K}+\frac{\mathrm{Vtop}-\mathrm{Vref}}{\mathrm{Rsen}}---\left(10\right)$

整个系统的工作过程：假设流过敏感电阻1的电池正负方向电流被转换为正或负电压，通过电平移位电路2变成在电压范围Vdown～Vtop内的电压信号。该电压信号被送入压控延时链，控制延时链的延迟时间。该电压信号同时也进入充放电标志判决电路3与移位电压，即参考电压Vref进行比较得到充放电标志信号(比参考电压Vref大即为充电，比参考电压Vref小即为放电)。时域逐次逼近控制逻辑电路9产生一脉冲宽度一定的脉冲信号经过延时调整电路7产生两路脉冲信号，其中一路领先脉冲信号进入压控延时链5延迟一个与电压有关的时间，而另一路落后脉冲信号进入可调节压控延时链6延迟一个与时域逐次逼近控制逻辑电路9输出的N位数字信号有关的时间，压控延时链5和可调节压控延时链6的输出经过时间比较器8得到两脉冲信号的相位关系。时间比较器的原理如图12所示，当Comp＝1时，TA(可调节压控延时链的输出)领先与TD(压控延时链的输出)；当Comp＝0时，TA(可调节压控延时链的输出)落后与TD(压控延时链的输出)。时域逐次逼近控制逻辑电路9通过Comp信号调整N位数字信号，即时域逐次逼近的方法，进而调整可调节压控延时链的延时，重复以上过程，直至压控延时链5的输出与可调节压控延时链6的输出保持一致，此时，时域逐次逼近控制逻辑电路9锁定此时的数字输出，并将数字码与充放电标志一起存入结果锁存器10。在时钟11控制下，最后被CPU12取走。本发明可以用全数字工艺实现，电路实现简单，并建立了充放电电流与与时间的直接关系，提高了转换的速度和精度。

Claims (8)

1.基于压控延时链的时域逐次逼近数字智能电池电流检测电路，其特征在于：它包括敏感电阻(1)、电平移位电路(2)、充放电标志判决电路(3)、基准及偏置电路(4)、压控延时链(5)、可调节压控延时链(6)、延时调整电路(7)、时间比较器(8)、时域逐次逼近控制逻辑电路(9)、结果锁存器(10)、时钟(11)和CPU(12)，敏感电阻(1)串联在电池的充放电回路中，电平移位电路(2)用于采集敏感电阻(1)的端电压，基准及偏置电路(4)输出第一基准及偏置电压信号给电平移位电路(2)，电平移位电路(2)根据该基准及偏置电压信号对输入的端电压进行偏移，并将偏移后的电平信号Vctrl同时输出给充放电标志判决电路(3)和压控延时链(5)，基准及偏置电路(4)输出第二基准及偏置电压信号给充放电标志判决电路(3)，充放电标志判决电路(3)对比输入的两个信号后输出充放电标志信息给结果锁存器(10)，延时调整电路(7)输出第一脉冲信号T₁给压控延时链(5)，延时调整电路(7)还输出第二脉冲信号T₂给可调节压控延时链(6)，压控延时链(5)在输入的第一脉冲信号控制下将输入的电平信号T_D输出给时间比较器(8)，可调节压控延时链(6)在输入的第二脉冲信号T_A的控制下将输入的时钟脉冲信号输出给时间比较器(8)，时间比较器(8)将两个输入信号的比较结果输出给时域逐次逼近控制逻辑电路(9)，时钟(11)分别为时域逐次逼近控制逻辑电路(9)和结果锁存器(10)提供时钟脉冲信号，时域逐次逼近控制逻辑电路(9)在时钟脉冲信号的控制输出数字信号D_N～D₀给延时调整电路(7)，时域逐次逼近控制逻辑电路(9)在时钟脉冲信号的控制输出脉冲信号T₀给可调节压控延时链(6)，时域逐次逼近控制逻辑电路(9)还输出数字信号D_N～D₀给结果锁存器(10)，锁存器10在输入的时钟信号的控制下锁存输入的测量结果，并在脉冲信号的控制下将锁存的信息输出给CPU(12)。

2.基于权利要求1所述的基于压控延时链的时域逐次逼近数字智能电池电流检测电路的实现方法，其特征在于：

实现过程为：电平移位电路(2)的电平信号Vctrl输出连接到压控延时链(5)上使延时调整电路(7)输出到压控延时链(5)的脉冲信号T₁延迟一个与电压有关的时间，同时，延时调整电路(7)、可调节压控延时链(6)、时间比较器(8)和时域逐次逼近控制逻辑电路(9)构成反馈回路，采用逐次逼近的方法调整可调节压控延时链(6)的可调节压控延时脉冲信号T₂输出，直至可调节压控延时链(6)的可调节压控延时脉冲信号T₂输出与压控延时链(5)的压控延时脉冲信号输出T₁保持一致，此时，时域逐次逼近控制逻辑电路(9)锁定数字信号输出D_N～D₀和T₀。

3.根据权利要求1所述的基于压控延时链的时域逐次逼近数字智能电池电流检测电路，其特征在于：所述压控延时链(5)由M级压控延时链和N级2选1选择器组成，所述M级压控延时链采用串联结构，所述N级2选1选择器采用串联结构，脉冲信号T₁经过M级压控延时链延迟一个与Vctrl电压有关的时间，然后经过N级2选1选择器得到脉冲信号T_D。

4.根据权利要求1所述的基于压控延时链的时域逐次逼近数字智能电池电流检测电路，其特征在于：所述可调节压控延时链(6)由N级2选1选择器组成，所述N级2选1选择器采用串联结构，脉冲信号T₂经过N级2选1选择器输出脉冲信号T_A，所述N级2选1选择器是由D_N～D₀控制，延迟时间为：2⁰X·D₀+2¹X·D₁+…+2^N-1X·D_N。

5.根据权利要求1所述的基于压控延时链的时域逐次逼近数字智能电池电流检测电路，其特征在于：所述压控延时链(5)由M级压控延时链和1级2^N选1选择器组成，所述M级压控延时链采用串联结构，所述1级2^N选1选择器采用并联结构，脉冲信号T₁经过M级压控延时链延迟一个与Vctrl电压有关的时间，然后经过1级2^N选1选择器得到脉冲信号T_D。

6.根据权利要求1所述的基于压控延时链的时域逐次逼近数字智能电池电流检测电路，其特征在于：所述可调节压控延时链(6)由2^N级延时器和1级2^N选1选择器组成，脉冲信号T₂经过2^N级延时器，然后通过1级2^N选1选择器得到脉冲信号T_A，所述2^N选1选择器由D[N:0]控制。

7.根据权利要求1所述的基于压控延时链的时域逐次逼近数字智能电池电流检测电路，其特征在于：所述时域逐次逼近控制逻辑电路(9)由N级移位基本单元、D触发器和逻辑门组成，所述N级移位基本单元有N+1个，所述逻辑门包括N+2个或门和1个与门，每个移位基本单元的Comp端口同时连接Comp信号，每个移位基本单元的CLK端口同时连接时钟(11)的clk信号端，N级移位基本单元的bit端口输出的信号D₀～D_N是时域逐次逼近控制逻辑电路(9)的数字信号输出，第1个移位基本单元的bit端口同时与第1个或门的第一输入端、第1个移位基本单元的EN端口和第N+1个或门的第一输入端相连接，第i个移位基本单元的bit端口与第i个或门的第一输入端相连接，i＝2，3，…，N-1，第j个或门的输出端与第j+1个或门的第二输入端相连接，j＝1，2，…，N-1，第h个或门的输出端与第h+1个移位基本单元的EN端连接，h＝1，2，…，N，第j+1个移位基本单元的bit端口与第j个移位基本单元的Shift端口相连接，第N+1个移位基本单元的Shift端口连接高电平，第N+1个或门的第二输入端同时与第1个或门的第二输入端、第1个D触发器的Q端口和第2个D触发器的D端口相连接，第N+1个或门的输出端与第1个D触发器的D端口相连接，2个D触发器的CLK端口同时连接时钟(11)的clk信号端，第2个D触发器的QN端口和与门的第一输入端相连接，与门的第二输入端连接时间比较器(8)的RST信号端，与门的输出端同时连接第N+2个或门的第一输入端、2个D触发器的CLR端口和N个移位基本单元的Reset端口，第N+2个或门的第二输入端连接时钟(11)的clk信号端，第N+2个或门输出与延时调整电路(7)相连接的T₀信号。

8.根据权利要求6所述的基于压控延时链的时域逐次逼近数字智能电池电流检测电路，其特征在于：所述移位基本单元由选择器、译码器和D触发器组成，译码器的A端口为该移位基本单元的EN信号端，译码器的k信号输出端与选择器的k信号输入端相连接，译码器的k+1信号输出端与选择器的k+1信号输入端相连接，译码器的d信号输出端与选择器的d信号输入端相连接，选择器的Shift端口为该移位基本单元的Shift信号端口，选择器的Comp端口为该移位基本单元的Comp信号端口，选择器的out端口连接D触发器的D端口，D触发器的clk端口为该移位基本单元的clk时钟信号端口，D触发器的CLR端口为该移位基本单元的Reset信号端口，D触发器的Q端口和译码器的B端口、选择器的bitk端口连接后作为该移位基本单元的bit端口。

Images