CN110518903A

CN110518903A - 一种电平移位电路

Info

Publication number: CN110518903A
Application number: CN201910778711.4A
Authority: CN
Inventors: 栗山正男; 魏镜
Original assignee: Yangtze Memory Technologies Co Ltd
Current assignee: Yangtze Memory Technologies Co Ltd
Priority date: 2019-08-22
Filing date: 2019-08-22
Publication date: 2019-11-29
Anticipated expiration: 2039-08-22
Also published as: CN110518903B

Abstract

本申请实施例公开了一种电平移位电路，该电路包括：驱动模块和输出模块；驱动模块至少包括：第一驱动单元和第二驱动单元；第一驱动单元的输出端与第二驱动单元的输出端相连，且与输出模块相连接；第一驱动单元导通后用于将第一电源电压提供给输出模块；第二驱动单元导通后用于将第二电源电压提供给输出模块，其中，第二电源电压与第一电源电压的极性相反；输出模块在第一电源电压的驱动下，输出与第一电源电压极性相同的第一输出电压，并在第二电源电压的驱动下，输出与第二电源电压极性相同的第二输出电压。

Description

一种电平移位电路

技术领域

本申请实施例涉及电子技术，涉及但不限于一种电平移位电路。

背景技术

电平移位电路广泛应用于各种集成电路中，用于将信号从一个电压域传递至另一电压域。通过MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)器件，可以实现各种逻辑功能，从而控制正、负极性的电平信号的转换。而实现快速的电平移位是电平移位电路的重要技术难点之一。

发明内容

有鉴于此，本申请实施例提供一种电平移位电路。

本申请实施例提供一种电平移位电路，该电路包括：驱动模块和输出模块；

所述驱动模块至少包括：与第一电源连接的第一驱动单元和与第二电源连接的第二驱动单元；所述第一驱动单元的输出端与第二驱动单元的输出端相连，且与所述输出模块相连接；

当所述第一驱动单元接收到第一电平的第一输入信号，且所述第二驱动单元接收到第二电平的第二输入信号时，所述第一驱动单元导通且第二驱动单元截止，所述第一驱动单元导通后将所述第一电源输出的第一电源电压提供给所述输出模块；

当所述第一驱动单元接收到第二电平的第一输入信号，且所述第二驱动单元接收到第一电平的第二输入信号时，所述第二驱动单元导通且所述第一驱动单元截止，所述第二驱动单元导通后将所述第二电源输出的第二电源电压提供给所述输出模块，其中，所述第二电源电压与所述第一电源电压的极性相反；

其中，所述输出模块在所述第一电源电压的驱动下，输出与所述第一电源电压极性相同的第一输出电压，并在所述第二电源电压的驱动下，输出与所述第二电源电压极性相同的第二输出电压。

本申请实施例通过将控制输出模块输出极性相反的两个驱动单元的输出端连接在一起，形成一个驱动模块，并根据输入信号控制输出模块的输出电压，实现了电平在不同电压域之间的转换，并且，由于第一驱动单元与第二驱动单元共用输出端，无需在第一驱动单元或第二驱动单元单独设置用于下拉电压的其他控制器件，从而简化了电路结构，减少了晶体管数量，降低版图面积，并且能够降低了电平转换的延迟，提升了电平转换速率。

附图说明

图1为一种电平移位电路的一种实现方式的组成结构示意图；

图2为本申请相关技术中电平移位电路的电压及电流波形图；

图3为本申请实施例提供的一种电平移位电路的组成结构示意图；

图4为本申请实施例提供的另一种电平移位电路的组成结构示意图；

图5为本申请实施例提供的另一种电平移位电路的组成结构示意图；

图6为本申请实施例提供的另一种电平移位电路的组成结构示意图；

图7为本申请实施例提供的另一种电平移位电路的组成结构示意图；

图8为本申请实施例提供的另一种电平移位电路的组成结构示意图；

图9为本申请实施例提供的另一种电平移位电路的组成结构示意图；

图10为本申请实施例提供的另一种电平移位电路的组成结构示意图；

图11为本申请实施例中电平移位电路输入模块的组成结构示意图；

图12为本申请实施例提供的一种电平移位电路的一种实现方式的组成结构示意图；

图13为本申请实施例中电平移位电路的输入输出仿真结果示意图；

图14为本申请实施例提供的一种电平移位电路的另一种实现方式的组成结构示意图。

具体实施方式

电平移位电路的一种实现电路结构如图1所示，控制组件110包括：控制开关T1至T4，以及T7至T10；第一驱动组件121包括T5、T6和D2。第二驱动组件122包括：受控开关D3和受控开关T12。输出组件130包括：受控开关T11和受控开关D1。受控开关T1和T2用于控制电平移位电路的功能开启或关闭，他们的栅极均为开关信号K0。开关T1和开关T2均为PMOS(P型场效应晶体管)，当K0为第二电平时，电平移位电路的功能开启，当K0为第一电平时，电平移位电路的功能关闭。PMOS开关T3和T4用于接收输入信号，并且，开关T3和开关T4分别接收极性相反的两种输入信号，例如，当T3的输入信号极性为正时，T4的输入信号极性为负；当T3的输入信号极性为负时，T4的输入信号极性为正。从而分别控制第一驱动组件121中的NMOS(N型场效应晶体管)T5和T6。其中，第一驱动组件121中的T5用于提供第一电平Vdd至输出组件130的受控开关D1的控制端，T6用于下拉D1的控制端电压。第二驱动组件122用于向输出组件130提供第二电平Vssx。

这里，第一电平和第二电平为极性相反的电压信号，分别可以使同一种受控开关导通或截止。例如，若第一电平作为输入信号时，受控开关导通，则第二电平作为输入信号时，该受控开关截止。受控开关是具有开关特性的电学元器件，包括MOS-FET(Metal OxideSemiconductor-Field Effect Transistor，金属-氧化物-半导体场效应管)、BJT(BipolarJunction Transistor，双极性晶体管)以及IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)等。例如，对于NMOS，当栅极电压为第一电平时导通，为第二电平时截止，则第一电平高于该NMOS管的开启电压，第二电平低于该NMOS管的开启电压。本实施例中均以PMOS和NMOS为例进行说明。

这里的第一电平Vdd是高于NMOS的开启电压的电压信号，例如5v，而相对的，第二电平Vssx是低于NMOS的开启电压的电压信号，例如-2v。即，NMOS的栅极加第一电平Vdd时导通，加第二电平Vssx时截止，并且，PMOS(P型场效应晶体管)的栅极加第二电平Vssx时导通，加第一电平Vdd时截止。上述输出电压源提供的电压信号是高于上述第一电平Vdd的电压信号，用于提供较高的电平输出，例如29v。

图中受控开关T1、T2、T3和T4均为PMOS管，T5至T10均为NMOS管。T11为PMOS管，T12为第二驱动组件120中的NMOS管。受控开关D1、D2、D3均为耗尽型NMOS。

当输入信号K1为第二电平时，K2为第一电平时，由于T3和T4为PMOS管，栅极为第二电平时导通，因此T3导通，而T4截止，此时，第一电平Vdd通过T3和T1传递至开关T5的栅极，使NMOS管T5导通。第一电平Vdd通过T5传递至T5的输出端，使T5的输出电压Va约等于Vdd。

同时，第一电平Vdd通过T1和T3传递至NMOS管T7与T8的栅极，使T7和T8导通，从而使第二电平Vssx通过T7和T8传递NMOS管T6栅极，使T6截止。

T5和T6的输出电压Va由第一电平Vdd提供时，通过D2传递至D1的栅极，使Vg约等于Vdd，从而使NMOS管D1导通。第三电平Vh可以通过D1和T11传递至输出极，作为输出电压Vout。此时，Vout会通过R反馈至Vg，使Vg升高，形成正反馈。

同时T12接收输入信号K1为第二电平，从而截止。第二电平Vssx无法通过D3传递至输出极，作为输出电压Vout。因此Ib的电流约为0。

当输入信号K1为第一电平时，K2为第二电平时，由于T3和T4为PMOS管，栅极为第二电平时导通，因此T3截止，而T4导通，此时，第一电平Vdd通过T2和T4传递至开关T6的栅极，使NMOS管T6导通。第二电平信号Vssx通过T6传递至T6的输出端，使T5和T6的输出电压Va约等于Vssx。

同时，第一电平Vdd通过T2和T4传递至NMOS管T9与T10的栅极，使T9和T10导通，从而使第二电平Vssx通过T9和T10传递NMOS管T5栅极，使T5截止。

T5和T6的输出电压Va由第二电平Vssx提供时，通过D2传递至D1的栅极，使Vg约等于Vssx，从而使NMOS管D1截止。第三电平Vh被隔离。此时，Vg电压会通过电阻R传递至输出极，作为输出电压Vout，产生了电流Ia，进而拉低Vout。

同时T12接收输入信号K1为第一电平，从而导通。第二电平Vssx通过D3传递至输出极，作为输出电压Vout。

该电平移位电路的电压及电流波形图如图2所示。当需要切换至低输出时，第二驱动组件122的输出电压Vb提供至D3，由于此时Vout的电压刚开始准备降低，其仍高于第二驱动组件122的输出电压Vb，由于D3两端的压差，在第二通路上会产生电流Ib，使Vout下拉到第二电平的能力增强。

上述电路结构较为复杂，且输出电平切换速率较慢。为了进一步优化电路结构，提升电路性能，本申请实施例提供一种电平移位电路，将第一驱动组件与第二驱动组件的输出端口连接，作为一个驱动模块，利用该驱动模块自身的负极性电源的端口来向输出模块提供输出的负极性的输出电压信号，从而简化电路，提高转换效率。

下面结合附图和实施例对本申请的技术方案进一步详细阐述。

本申请实施例提供一种电平移位电路，如图3所示，该电平移位电路包括：驱动模块310和输出模块320；

驱动模块310至少包括：与第一电源331连接的第一驱动单元311和与第二电源332连接的第二驱动单元312；第一驱动单元311的输出端与第二驱动单元312的输出端相连，且与输出模块320相连接；

当第一驱动单元311接收到第一电平的第一输入信号，且第二驱动单元312接收到第二电平的第二输入信号时，第一驱动单元311导通且第二驱动单元312截止，第一驱动单元311导通后将第一电源331输出的第一电源电压提供给输出模块320；

当第一驱动单元311接收到第二电平的第一输入信号，且第二驱动单元312接收到第一电平的第二输入信号时，第二驱动单元312导通且第一驱动单元311截止，第二驱动单元312导通后将第二电源332输出的第二电源电压提供给输出模块320，其中，第二电源电压与第一电源电压的极性相反；

其中，输出模块在第一电源电压的驱动下，输出与第一电源电压极性相同的第一输出电压，并在第二电源电压的驱动下，输出与第二电源电压极性相同的第二输出电压。

当电平移位电路接收到输入信号时，根据输入信号的极性输出相应的输出信号。根据电平移位电路内部结构的设置，输出信号的极性可以与输入信号相同，也可以与输入信号相反。例如，若第一驱动单元与第二驱动单元均为一个NMOS时，输出信号与第一输入信号极性相同；若第一驱动单元与第二驱动单元均为一个PMOS时，输出信号与第一输入信号极性相反。

在电平移位电路起到电平的转换的功能但未进行反相的情况下，当第一输入信号为使第一驱动单元导通的第一电平时，输出与第一电平极性相同的第一输出电压；当第一输入信号为使第一驱动单元截止的第二电平时，输出与第二电平极性相同的第二输出电压。例如，输入5v的第一输入信号，第一驱动单元导通，输出模块对应输出29v的第一输出电压；当输入-2v的第一输入信号时，第一驱动单元截止，输出-2v的第二输出电压。在电平移位电路起到电平的反相功能的情况下，当第一输入信号为第一电平时，输出与第一电平极性相反的电平；当第一输入信号为第二电平时，输出模块输出与第二电平极性相反的第一输出电压。例如，输入-2v的第一输入信号，输出29v的第一输出电压，输入与输出为极性相反的信号。

上述第一驱动单元和第二驱动单元分别用于将极性相反的两个电压源提供的电压信号提供给输出模块。第一驱动单元和第二驱动单元可以由具有开关特性的三端器件来实现，例如MOS器件等，该三端器件的控制端，接收上述第一输入信号或第二输入信号，当第一或第二输入信号使该三端器件导通，则连接在一端的电压源所提供的电压信号就可以传输至另一端，即该三端器件的输出端。当输入信号控制与第一电源连接的驱动单元被导通时，驱动模块将第一电源电压提供给输出模块；当输入信号控制与第二电源连接的驱动单元被导通时，驱动模块将第二电源电压提供给输出模块。

上述第一驱动单元和第二驱动单元的输出端连接在一起，并连接至输出模块。因此，当有一个驱动单元导通时，另一驱动单元需要处于截止状态，当输入信号的极性发生改变时，第一驱动单元和第二驱动单元的导通或截止状态也发生反转，从而将第一电源或第二电源中的一个电源所提供的电压信号快速转换为另一个电源所提供的电压信号，并提供给输出模块。

通过上述电路，能够保证在电平移位电路根据输入信号提供稳定准确的输出信号，并且，由于上述第一驱动单元和第二驱动单元的输出端连接在一起，例如直接将第一驱动单元和第二驱动单元的输出端短接。从而不需要在第一驱动单元或第二驱动单元单独设置用于下拉电压的控制器件，因此，可以简化电路设计，减少版图的使用面积，节省晶体管的使用数量。

在一些实施例中，如图4所示，上述电平移位电路还包括：与驱动模块310相连接的控制模块410；

控制模块410，用于根据接收的第一外部信号向第一驱动单元提供第一输入信号，和向第二驱动单元提供第二输入信号。

这里的第一外部信号是电平移位电路接收到的外部输入信号，控制模块对第一外部信号进行处理后得到上述第一输入信号和第二输入信号，并分别提供至上述第一驱动单元和第二驱动单元。

由于第一驱动单元与第二驱动单元在同一时刻仅有一个是导通的状态，而另一个是截止的状态，此时，若第一驱动单元与第二驱动单元基于同样极性的输入信号均会导通时，则保持所述第一输入信号和第二输入信号的极性相反。若所述第一驱动单元与所述第二驱动单元基于相反极性均会导通时，则保持所述第一输入信号和所述第二输入信号的极性相同。

例如，如果第一驱动单元与第二驱动单元均为NMOS管，则第一输入信号与第二输入信号为极性始终相反的信号：当第一输入信号为极性为正且大于NMOS管的开启电压的第一电平时，第二输入信号则为与第一电平极性相反的第二电平，此时第一驱动单元导通、第二驱动单元截止。如果第一驱动单元与第二驱动单元均为PMOS管，则第一输入信号与第二输入信号也为极性始终相反的信号：当第一输入信号为第一电平时，第二输入信号则为第二电平，此时第一驱动单元截止、第二驱动单元导通。如果第一驱动单元与第二驱动单元为CMOS，即一个PMOS另一个为NMOS，则需要第一输入信号与第二输入信号为极性始终相同的信号：当第一输入信号与第二输入信号均为第一电平时，NMOS的驱动单元导通，而PMOS的驱动单元截止；相应的，当第一输入信号与第二输入信号均为第二电平时，NMOS的驱动单元截止，而PMOS的驱动单元导通。

因此，控制模块需要根据第一驱动单元与第二驱动单元的类型来设计，从而根据第一外部信号产生对应的第一输入信号和第二输入信号。提升第一驱动单元与第二驱动单元与第一外部信号的切换的一致性。

在一些实施例中，上述控制模块410，还用于根据接收的第二外部信号，控制驱动模块处于工作状态或非工作状态，其中，驱动模块处于工作状态时，第一驱动单元基于第一输入信号导通或截止，第二驱动单元基于第二输入信号导通或截止。

这里的第二外部信号用于控制电平移位电路整体功能的开启或关闭。当第二外部信号控制驱动模块处于工作状态时，驱动模块根据第一输入信号和第二输入信号向输出模块提供第一电源电压或第二电源电压，输出模块则对应输出相应的输出电压。

当第二外部信号控制驱动模块处于非工作状态时，第一驱动单元与第二驱动单元均处于截止状态，电平移位电路的功能被关闭。

在一些实施例中，如图5所示，上述控制模块410包括：

第一受控开关411，与第一驱动单元311的输入端相连接，用于基于接收到的第一极性的第一外部信号导通，并将第一电平的第一输入信号提供给第一驱动单元311；所述第一受控开关411，还用于基于接收到的第二极性的所述第一外部信号截止；

第二受控开关412，与第二驱动单元312的输入端相连接，用于基于接收到的第二极性的所述第一外部信号导通，将所述第一电平的第二输入信号提供给所述第二驱动单元312；所述第二受控开关412，还用于基于接收到的第一极性的所述第一外部信号截止；

其中，所述第二极性与所述第一极性的极性相反。

这里，第一受控开关与第二受控开关分别根据接收到的第一外部信号，控制第一驱动单元与第二驱动单元的导通或截止。例如，第一受控开关与第二受控开关均为PMOS管，第一受控开关接收外部信号为K1，第二受控开关接收与K1极性相反的信号K2，其中，K1可以为上述第一极性的第一外部信号，则K2为第二极性的第一外部信号；或者，K2为上述第一极性的第一外部信号，则K1第二极性的第一外部信号。当K1为极性为负且绝对值大于PMOS管的开启电压的第二电平时，K2为极性相反的第一电平，此时第一受控开关导通，第二受控开关截止。因此，第一受控开关所连接的电压源提供的第一输入信号可以传递至第一驱动单元；而当K1为第一电平，K2为第二电平时，第一受控开关截止，第二受控开关导通。因此，第二受控开关所连接的电压源提供的第一电源电压可以传递至第二驱动单元。

在一些实施例中，如图6所示，上述控制模块410还包括：

第一反相组件421，输入端与第二受控开关412相连接，输出端与第一驱动单元311的输入端相连接，用于当第二受控开关412导通时，将第一电平的第二输入信号反相得到第二电平的第一输入信号；

第二反相组件422，输入端与第一受控开关411相连接，输出端与第二驱动单元312的输入端相连接；用于当第一受控开关411导通时，将第一电平的第一输入信号反相得到第二电平的第二输入信号。

所述第一反相组件421和所述第二反相组件422为具有信号反相功能的电子元器件或电路。例如，所述第一反相组件421和所述第二反相组件422可均包括一个反相器。再例如，所述第一反相组件421和所述第二反相组件422可均由多个MOS管连接而成的具有反相功能的电路。

由于第一受控开关与第二受控开关的其中一个处于导通状态时，另一个需要处于截止状态。因此，除了上述实施例中的第一受控开关与第二受控开关以外，还需要通过反相组件向第一驱动单元或第二驱动单元提供第二电平的输入信号，使第一驱动单元或第二驱动单元截止。

这里，第一受控开关与第二受控开关可以同时与第一电源相连接，当第一受控开关或第二受控开关导通时，将第一电源提供的具有第一电平的第一电源电压传递至驱动单元；同时，将该第一电源电压传递至反相组件。反相组件反相后的输入信号再传递至另一驱动单元，从而在一个驱动单元导通时，另一个驱动单元截止。

也就是说，当第一电平的第一电源电压通过第一受控开关提供至第一驱动单元时，第二反相组件将与第一电平极性相反的第二电平的信号，即第二电源电压提供至第二驱动单元。反之，当第一电平的第一电源电压通过第二受控开关提供至第二驱动单元时，第一反相组件将极性相反的第二电平的信号，即第二电源电压提供至第一驱动单元。

从而保证了第一驱动单元与第二驱动单元的输入信号始终保持极性相反，并同步切换的状态。

在一些实施例中，如图7所示，上述输出模块320包括：

第三受控开关321，分别与第三电源333、所述输出模块320的输出端口、第一驱动单元311的输出端和第二驱动单元312的输出端相连接；

当第一电源电压提供给第三受控开关321时，第三受控开关321导通，并将第三电源333提供的第一输出电压传递至输出模块320的输出端口；其中，第一输出电压高于第一电源331提供的第一电源电压。

这里的第三电源333是提供高于第一电源电压的输出电压源，例如，当第一电源电压为5v时，第三电源提供的第一输出电压可以是29v。当第一驱动单元311导通，将第一电源331所提供的第一电源电压传递至第三受控开关321的控制极时，可以控制第三受控开关321导通。从而使第三电源333所提供的第一输出电压传递至输出模块320的输出端口，也就是作为电平移位电路的输出。而当第二驱动单元312导通，将第二电源332所提供的第二电源电压传递至第三受控开关321的控制极时，第三受控开关321截止。

这样，电平移位电路就可以根据输入信号输出相应极性并具有与输入信号不同电压值的输出信号。

在一些实施例中，如图8所示，上述输出模块320还包括：

反馈单元322，分别与在输出模块320的输出端口与第三受控开关321的控制极相连，用于当第一驱动单元311导通且第二驱动单元312截止时，基于第一电源电压提供反馈信号至第三受控开关321；

第三受控开关321，基于所述第一驱动单元提供的第一电源电压和所述反馈信号导通。

当第一驱动单元导通时，第三受控开关也导通，提供输出电平的第三电源将输出信号提供至输出模块的输出端口，然后再通过反馈单元传递至第三受控开关的控制端。由于第三受控开关为导通状态，这时，输出信号通过反馈单元形成正反馈，维持第三受控开关的导通状态。反馈单元可以包括一个或多个电阻。

在一些实施例中，当第二驱动单元导通且第一驱动单元截止时，第二电源的第二电源电压依次经过第二驱动单元及反馈单元传输到输出模块的输出端口。

当第二驱动单元导通时，第三受控开关截止。此时，第二电源电压可以通过反馈单元传递至输出模块的输出端口，形成一条放电通路。这样在第二驱动单元导通时，电平移位电路可以输出负极性的电平信号，也就是第二电源提供的第二电源电压。

在一些实施例中，如图9所示，上述驱动模块310还包括：

第四受控开关313，分别与反馈单元322、第一驱动单元311的输出端和第二驱动单元312的输出端相连；

当第二驱动单元312开启且第一驱动单元311截止时，第二电源332的第二电源电压依次经过第二驱动单元312、第四受控开关313及反馈单元322，传输到输出模块320的输出端口。

这里，第四受控开关始终处于导通的状态，当第二驱动单元导通时，第三受控开关截止。此时，第二电源电压可以通过第四受控开关和反馈单元传递至输出模块的输出端口，形成一条放电通路。这样在第二驱动单元导通时，电平移位电路可以输出第二电源提供的第二电源电压。

第四受控开关的控制极可以与上述第一电源连接，在第一驱动单元导通或第二驱动单元导通时，第四受控开关均处于导通状态。

在一些实施例中，如图10所示，上述驱动模块310还包括：

第五受控开关314，分别与第一驱动单元311的输出端、第二驱动单元312的输出端、及输出模块320的输出端口相连；

当第二驱动单元312开启且第一驱动单元311截止时，第二电源332的第二电源电压依次经过第二驱动单元312及第五受控开关314传输到输出模块320的输出端口。

这里，第一驱动单元和第二驱动单元的输出端，还通过第五受控开关连接至输出端口，目的是在第二驱动单元开启时提供第二条放电通路，使输出端口的电压被快速拉低。第五受控开关为耗尽型NMOS管，其控制端可以接地。当第二驱动单元导通时，第二电源提供的第二电源电压可以通过该NMOS管，从而形成上述第二条放电通路。而当第一驱动单元导通时，第一电源提供的第一电源电压无法通过该NMOS管，这样，就可以降低输出电压为第一输出电压时受到第一电源提供的第一电源电压的影响。

在一些实施例中，上述电路中还包括输入模块，该输入模块也可以应用于本申请实施例中所提供的电平移位电路，图11是输入模块100的逻辑电路示意图，如图11所示，输入模块100的信号输入端输入信号为en。en经过一次反向后作为第一外部信号K1提供给上述第一受控开关的控制极，经过第二次反向后作为与K1极性相反的信号K2提供给上述第二受控开关的控制极，从而保证了第一受控开关与第二受控开关接收到的电压信号始终是反向的。此外，输入模块100还可以提供电平移位电路需要的其他控制信号，例如，调节NBTI(Negative Bias Temperature Instability，负偏压温度不稳定性)的控制信号pchr_n及提供g_pvpeh信号至输出模块。

在一些实施例中，如图12所示，图12是本申请实施例所提供的一种电平移位电路。

图中受控开关T1至T4为PMOS，T5至T10为NMOS；D1、D2和D3均为耗尽型NMOS。D2的栅极由第一电平Vdd提供电信号，D3的栅极由低电压Gnd提供电信号。

PMOS开关T1和T2的栅极均接在开关信号K0处，当K0为第二电平时，电平移位电路整体有效，当K0为第一电平时，电平移位电路整体无效。PMOS管T3用于接收输入信号K1，T4用于接收输入信号K1的反向信号K2。

当输入信号K1为第二电平时，K2为第一电平时，由于T3和T4为PMOS管，栅极为第二电平时导通，因此T3导通，而T4截止，此时，第一电平Vdd通过T3和T1传递至开关T5的栅极，使NMOS管T5导通。第一电平Vdd通过T5传递至T5的输出端，使T5和T6的输出电压Va升高至Vdd。

同时，第一电平Vdd通过T1和T3传递至NMOS管T7和T8的栅极，T7和T8构成了反相组件被开启，从而使第二电平Vssx通过T7和T8传递至NMOS管T6栅极，使T6截止。

T5和T6的输出电压Va由第一电平Vdd提供时，通过D2传递至D1的栅极，使Vg处的电压约等于Vdd，从而使NMOS管D1导通。第三电平Vh可以通过D1和T11传递至输出极，作为输出电压Vout。此时，Vout会通过R反馈至Vg，使Vg升高，形成正反馈。此时，第三电平作为所述第一输出电压输出，第三电平可高于所述第一电平。

反之，当输入信号K1为第一电平时，K2为第二电平时，由于T3和T4为PMOS管，栅极为第二电平时导通，因此T3截止，而T4导通，此时，第一电平Vdd通过T4和T2传递至开关T6的栅极，使NMOS管T6导通。第二电平信号Vssx通过T6传递至T6的输出端，使T5和T6的输出电压Va约等于第二电平Vssx。

同时，第一电平Vdd通过T2和T4传递至NMOS管T9与T10的栅极，使T9和T10导通，T9和T10形成反相组件，从而使第二电平Vssx通过T9和T10传递NMOS管T5栅极，T5截止。

T5和T6的输出电压Va由第二电平Vssx提供时，通过D2传递至D1的栅极，使Vg约等于Vssx，从而截止NMOS管D1。输出的第三电平Vh被隔离。此时，Vout会通过电阻R，D2和T6形成到Vssx的放电通路产生电流Ia，同时也会通过D3和T6形成另一条到Vssx的放电通路，产生电流Ib，从而快速并稳定的拉低Vout。

改进后的电路结构简单，减少了晶体管的数量，从而降低版图的使用面积。并且，改进后的电平移位电路不影响原有电路结构的性能；在正、负极性电平信号切换时也能够保证在较低的耦合噪声的影响下，进行快速的切换。仿真结果如图13所示，其中，(1)图示出了未改进的电平移位电路不同条件下，如不同温度下，输出电压的转换曲线，(2)图示出了改进后的电平移位电路输出电压的转换曲线。

此外，为了提升转换速度，这里还可以加入了另一组受控开关，如图14所示，包括PMOS管T12和T13，还包括NMOS管T14。从而单独控制受控开关T6的开闭，进一步提升输出信号的切换速度。

图12或图14所示的电路结构，属于上述实施例中所描述的电平移位电路的一种实现方式。在实际应用中，也可以由其他电路元件来实现，本申请对此不做限定。

应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

以上所述，仅为本申请的实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims

1.一种电平移位电路，其特征在于，所述电路包括：驱动模块和输出模块；

2.根据权利要求1所述的电平移位电路，其特征在于，所述电平移位电路还包括：与所述驱动模块相连接的控制模块；

所述控制模块，用于根据接收的第一外部信号向所述第一驱动单元提供所述第一输入信号，和向所述第二驱动单元提供所述第二输入信号。

3.根据权利要求2所述的电平移位电路，其特征在于，

所述控制模块，还用于根据接收的第二外部信号，控制所述驱动模块处于工作状态或非工作状态，其中，所述驱动模块处于工作状态时，所述第一驱动单元基于所述第一输入信号导通或截止，所述第二驱动单元基于所述第二输入信号导通或截止。

4.根据权利要求2所述的电平移位电路，其特征在于，所述控制模块包括：

第一受控开关，与所述第一驱动单元的输入端相连接，用于基于接收到的第一极性的所述第一外部信号导通，并将所述第一电平的第一输入信号提供给所述第一驱动单元；所述第一受控开关，还用于基于接收到的第二极性的所述第一外部信号截止；

第二受控开关，与所述第二驱动单元的输入端相连接，用于基于接收到的第二极性的所述第一外部信号导通，并将所述第一电平的第二输入信号提供给所述第二驱动单元；所述第二受控开关，还用于基于接收到的第一极性的所述第一外部信号截止；

其中，所述第二极性与所述第一极性的极性相反。

5.根据权利要求4所述的电平移位电路，其特征在于，所述控制模块还包括：

第一反相组件，输入端与所述第二受控开关相连接，输出端与所述第一驱动单元的输入端相连接，用于当所述第二受控开关导通时，将与所述第一电平的第二输入信号反相得到所述第二电平的所述第一输入信号；

第二反相组件，输入端与所述第一受控开关相连接，输出端与所述第二驱动单元的输入端相连接；用于当所述第一受控开关导通时，将与所述第一电平的第一输入信号反相得到所述第二电平的所述第二输入信号。

6.根据权利要求1所述的电平移位电路，其特征在于，所述输出模块包括：

第三受控开关，分别与第三电源、所述输出模块的输出端口、所述第一驱动单元的输出端和所述第二驱动单元的输出端相连接；

当所述第一电源电压提供给所述第三受控开关时，所述第三受控开关导通，并将所述第三电源提供的所述第一输出电压传递至所述输出模块的输出端口；其中，所述第一输出电压高于所述第一电源提供的第一电源电压。

7.根据权利要求6所述的电平移位电路，其特征在于，所述输出模块还包括：

反馈单元，分别与在所述输出模块的输出端口与所述第三受控开关的控制极相连，用于当所述第一驱动单元导通且第二驱动单元截止时，基于所述第一电源电压提供反馈信号至第三受控开关；

所述第三受控开关，用于根据所述反馈信号维持导通。

8.根据权利要求7所述的电平移位电路，其特征在于，当所述第二驱动单元导通且第一驱动单元截止时，所述第二电源的第二电源电压依次经过所述第二驱动单元及所述反馈单元传输到所述输出模块的输出端口。

9.根据权利要求7所述的电平移位电路，其特征在于，所述驱动模块还包括：

第四受控开关，分别与所述反馈单元、所述第一驱动单元的输出端和所述第二驱动单元的输出端相连；

当所述第二驱动单元开启且所述第一驱动单元截止时，所述第二电源的第二电源电压依次经过所述第二驱动单元、所述第四受控开关及所述反馈单元，传输到所述输出模块的输出端口。

10.根据权利要求6至9任一所述的电平移位电路，其特征在于，所述驱动模块还包括：

第五受控开关，分别与所述第一驱动单元的输出端、所述第二驱动单元的输出端、及所述输出模块的输出端口相连；

当所述第二驱动单元开启且所述第一驱动单元截止时，所述第二电源的第二电源电压依次经过所述第二驱动单元及所述第五受控开关传输到所述输出模块的输出端口。