CN102624043B

CN102624043B - 电感电荷平衡

Info

Publication number: CN102624043B
Application number: CN201210021483.4A
Authority: CN
Inventors: C.凯因
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2011-01-31
Filing date: 2012-01-31
Publication date: 2015-11-18
Anticipated expiration: 2032-01-31
Also published as: US20140333266A1; US9423450B2; US20120194134A1; CN102624043A; US8791667B2; DE102012201381A1

Abstract

本发明涉及电感电荷平衡。公开了一种用于具有串联连接的多个电荷存储单元的电荷存储装置中的电荷平衡的方法以及一种电荷平衡电路。

Description

电感电荷平衡

技术领域

本发明的实施例涉及一种用于具有多个电荷存储单元的电荷存储装置的电感电荷平衡电路，并且特别地涉及一种用于检测在这样的电荷平衡电路的操作期间可能发生的错误的方法。

背景技术

比如蓄电池（accumulator）的可再充电电荷存储装置在比如电动汽车的电动车辆中起重要作用，而且在诸如计算机的其它移动电设备中起重要作用。这样的电荷存储装置通常包括串联连接的多个电荷存储单元（蓄电池单元），其中串联连接的单元的数量取决于个别电荷存储单元所提供的供电电压并且取决于要提供给负载的所期望总体供电电压。由包括串联连接的多个存储单元的存储装置所提供的供电电压对应于存储单元的个别供电电压之和。

所述可再充电存储装置在其对负载供电时被放电，并且其能够在外部电源可用时被再充电。诸如锂离子电池的大多数类型的充电存储单元不应当被充电以便具有高于给定电压上限的供电电压，并且不应当被放电以便具有低于给定电压下限的供电电压。否在，存在损坏或退化的风险。由于存储单元的制造过程中不可避免的变化，个别存储单元的电容可能彼此稍有不同，即电容可能是“不平衡的”。这种不平衡可能导致一些存储单元在充电过程期间早于其它存储单元达到电压上限，并且可能导致一些存储单元在放电过程期间（在负载被供电时）早于其它存储单元达到电压下限。当所述单元之一达到电压上限时，充电过程必须停止，即使其它单元还没有被完全充电，并且当所述单元之一达到电压下限时，放电过程必须停止，即使其它单元没有被放电至其下限。

电荷平衡电路监视个别存储单元的充电状态，并且被配置为有选择地对个别单元进行充电或放电以便平衡个别单元的充电状态并且在存储装置的使用中提供增大的效率。

根据已知概念的电荷平衡电路包括电感耦合的电感存储元件。这些电感存储元件中的一个（或多个）被配置为与总体装置并联连接，并且其它被配置为与个别存储单元并联连接。可以使用电子开关分别将所述电感元件连接到所述存储装置或存储单元/将所述电感元件从所述存储装置或存储单元断开。依靠这种装置，能量可以从一个存储单元被传输到总体装置（或其一部分），或者从总体装置传输到一个存储单元。

在这样的平衡电路的操作期间可能发生错误。这些错误包括在个别电感元件之间的缺失电感耦合、在所述电感元件之一中的缺陷或者在所述开关之一中的缺陷。因此，需要对这样的错误进行检测。

发明内容

本发明的实施例涉及一种用于在具有串联连接的多个电荷存储单元的电荷存储装置中的电荷平衡的方法。所述方法包括：提供第一电感存储元件，其被配置为有选择地与所述存储装置相耦合；并且提供至少一个第二电感存储元件，其被配置为有选择地与所述存储单元中的第一个存储单元相耦合并且电感地耦合至所述第一电感存储元件。在该方法中，在第一时间段期间，通过将相关联的电感存储元件与所述存储装置和一个存储单元之一相耦合而从所述存储装置和第一存储单元之一取得能量，并且在所述第一时间段之后的第二时间段期间，通过将相关联的第一电感存储元件与所述存储装置和第一存储单元中的另一个相耦合而将至少一部分所取得的能量反馈到所述存储装置和第一存储单元中的另一个中。所述方法进一步包括：至少在所述第一时间段中的一个时间上对第一电压和第二电压中的至少一个进行评估以提供第一评估结果并且至少在所述第二时间段中的一个时间上进行评估以提供第二评估结果，其中所述第一电压取决于横跨所述第一电感存储元件的电压并且所述第二电压取决于横跨所述存储单元之一的电压；并且根据第一和第二评估结果检测错误。

本发明的另外的实施例涉及一种电荷平衡电路，其包括被配置为有选择地与包括串联连接的多个存储单元的存储装置相耦合的第一电感存储元件。至少一个第二电感存储元件被配置为有选择地与所述存储装置的存储单元的第一个存储单元相耦合并且电感地耦合至所述第一电感存储元件和驱动电路。所述驱动电路被配置为在第一时间段内将第一和第二电感存储元件之一耦合与相关联的存储装置或存储单元相耦合，并且在所述第一时间段之后的第二时间段内将第一和第二电感存储元件中的另一个与相关联的存储装置或存储单元相耦合。所述平衡电路进一步包括错误检测电路，其被配置为至少在所述第一时间段中的一个时间上对第一电压和第二电压中的至少一个进行评估以获得第一评估结果并且至少在第二时间段中的一个时间上进行评估以获得第二评估结果。所述第一电压取决于横跨所述第一电感存储元件的电压并且所述第二电压取决于横跨所述存储单元之一的电压，并且根据第一和第二评估结果生成错误信号。

现在将参见附图对本发明的实施例进行解释。应当注意的是，这些实施例用于图示基本原理，从而仅对理解所述基本原理所必需的那些特征进行图示。附图并非依比例绘制。此外，相似的附图标记在所有附图中表示相似的特征。

附图说明

图1图示了具有串联连接的多个存储单元的电荷存储装置，并且图示了根据一个实施例的耦合到所述电荷存储装置的电荷平衡电路；

图2图示了具有串联连接的若干子单元的存储单元的第一实施例；

图3图示了具有并联连接的若干子单元的存储单元的第一实施例；

图4示出了图示第一电荷平衡模式（底部平衡）的时序图；

图5示出了图示第二电荷平衡模式（顶部平衡）的时序图；

图6示出了图示在第一电荷平衡模式期间的错误检测的时序图；

图7示出了图示在第二电荷平衡模式期间的错误检测的时序图；和

图8图示了电荷平衡电路的另外的实施例。

具体实施方式

图1示出了包括串联连接的多个电荷存储单元1₁、1₂、1₃、1_n的电荷存储装置1。图1的电荷存储装置1包括n=4个串联连接的存储单元。然而，这仅是一个示例。串联连接的存储单元的数量可以根据个别存储单元所提供的供电电压V1₁、V1₂、V1₃、V1_n并且根据存储装置1所提供的期望总体供电电压V1而任意地被选择。

电荷存储装置1包括负载端子11、12，它们被配置为将电荷存储装置1连接到负载（未示出）和/或到充电电路（未示出）。电荷存储装置1是可再充电电荷存储装置，即其能够在连接到负载时向负载供应电力/能量，并且其能够在连接到充电电路时被再充电。电荷存储装置1例如是电池或蓄电池。

图1的存储单元1₁-1_n的每个可以包括一个子单元或者可以包括若干子单元。参见图2——图示了存储单元1_i的第一实施例（其中1_i表示图1的存储单元1₁-1_n之一），存储单元1_i可以包括具有若干子单元1_i1、1_i2、1_im的串联电路。这些子单元可以被实现为蓄电池或电池单元，比如锂离子电池。

参见图3——图示了实现存储单元1_i的另外的实施例，存储单元1_i还可以包括并联连接的若干子单元1_i1、1_i2、1_ik。这些子单元可以被实现为电池或蓄电池单元，比如锂离子电池。当然，个别存储单元还可以利用子单元的串联电路和并联电路的组合来实现。

图1进一步图示了被配置为对个别存储单元1₁-1_n的充电状态进行平衡的电感电荷平衡电路。对存储单元1₁-1_n的充电状态进行平衡包含从存储装置1取得能量并且有选择地将所取得的能量反馈到存储单元1₁-1_n之一中，或者包含有选择地从所述存储单元之一取得能量并且将所取得的能量反馈到总体电荷存储装置1中。当有选择地将能量馈送到存储单元1₁-1_n之一中时第一类型的电荷平衡在下文中将被称作底部平衡；并且当有选择地从存储单元1₁-1_n之一取得能量时第二类型的电荷平衡在下文中将被称作顶部平衡。例如在横跨所述存储单元之一或横跨一些存储单元的电压低于横跨多数存储单元的电压时使用底部平衡。例如在横跨一个存储单元或横跨一些存储单元的电压高于横跨多数存储单元的电压时执行顶部平衡。顶部平衡和底部平衡可以在充电过程期间使用，即在电荷存储装置1被充电时使用，并且可以在放电过程期间使用，即在电荷存储装置1被放电时使用。依靠电荷平衡，个别存储单元1₁-1_n所提供的电压所表示的充电状态能够被平衡，从而个别存储单元一起接近临界低电压状态或临界高电压状态，其中在达到一个存储单元的低电压状态时要防止存储装置1的进一步放电，并且在达到所述存储单元之一的高电压状态时要防止存储装置1的进一步充电。

图1的电荷平衡电路包括第一电感存储元件2，其被配置为与存储装置1耦合或更具体地与存储装置1并联连接。为了将第一电感存储元件2与存储装置1并联连接，所述电荷平衡电路包括与第一电感存储元件2串联连接的第一开关元件3。具有第一电感存储元件2和第一开关元件3的串联电路与所述电荷存储装置1并联连接。

图1的电荷平衡电路进一步包括多个第二电感存储元件5₁、5₂、5₃、5_n，它们每个均被配置为与存储单元1₁-1_n之一并联连接。为了将个别第二电感存储元件5₁-5_n与相关联的存储单元1₁-1_n并联连接，所述电荷平衡电路进一步包括多个第二开关元件6₁、6₂、6₃、6_n。这些第二开关元件6₁-6_n中的每个与第二电感存储元件5₁-5_n之一串联连接，并且这些具有一个第二电感存储元件5₁-5_n和一个第二开关元件6₁-6_n的串联电路中的每个与存储单元1₁-1_n之一并联连接。

第一电感存储元件2与第二电感存储元件5₁-5_n电感耦合并且第二电感存储元件5₁-5_n彼此电感耦合，从而第一电感存储元件2和第二电感存储元件5₁-5_n形成变压器。在图1中没有图示出可以将个别电感存储元件电感耦合的变压器铁心。

第一电感存储元件2用于在与存储装置1并联连接时从存储装置1取得能量或将能量反馈到存储装置1中。个别第二电感存储元件5₁-5_n用于在与相关联的存储单元1₁-1_n并联连接时从相关联的存储单元1₁-1_n取得能量或将能量反馈到相关联的存储单元1₁-1_n中。与第二电感存储元件5_i（其中5_i表示第二电感存储元件5₁-5_n之一）“相关联”的存储单元1_i（其中1_i表示存储单元1₁-1_n之一）是与包括电感存储元件5_i和开关元件6_i（其中6_i表示与电感存储元件5_i串联连接的第二开关元件）的串联电路并联连接的那个存储单元1_i。第一电感存储元件2在第一开关元件3处于接通状态（被接通）时与存储装置1并联连接，并且第二电感存储元件5_i在相关联的开关元件6_i处于接通状态（被接通）时与相关联的存储单元1_i并联连接，所述相关联的开关元件6_i是与电感存储元件5_i串联连接的开关元件6_i。

图1所示的开关元件3、6₁-6_n是MOSFET，特别地是n型MOSFET。然而，这仅是一个示例。也可以使用任何其它类型的电子开关元件，比如p型MOSFET、双极结晶体管（BJT）或IGBT。

在图1的电荷平衡电路中，具有第二电感存储元件5_i和第二开关元件6_i的串联电路与每个存储单元1_i并联连接。这允许有选择地从每个存储单元取得能量或者有选择地将能量反馈到每个存储单元中。应当注意的是，具有第二电感存储元件5_i和开关元件6_i的串联电路的数量可以小于存储单元1₁-1_n的数量，其中在这种情况下，不能有选择地从每个存储单元1₁-1_n取得能量或者有选择地将能量反馈到每个存储单元1₁-1_n中，而是仅从具有电感存储元件5_i和开关元件6_i的串联电路与之连接的存储单元取得能量/将能量反馈到该存储单元中。

参见图1，所述电荷平衡电路进一步包括驱动电路7，其被配置为向第一开关元件3提供第一驱动信号S3并且向第二开关单元6₁-6_n提供第二驱动信号S6₁-S6_n。所述开关元件3、6₁-6_n在对应的驱动信号S3、S6₁-S6_n采用（assume）接通电平时被接通，即处于其接通状态，并且所述开关元件3、6₁-6_n在对应的驱动信号S3、S6₁-S6_n采用断开电平时被断开，即处于其断开状态。驱动电路7可以被实现为微控制器。驱动信号S3、S6₁-S6_n可以是能够采用高电平和低电平的逻辑信号。任选地，在驱动电路7和个别开关元件3、6₁-6_n之间连接驱动器级4、7₁-7_n，其根据驱动电路7所提供的驱动信号S3、S6₁-S6_n生成适于接通和断开个别开关元件3、6₁-6_n的信号电平。

现在将参见图4和5对所述电荷平衡电路的操作原理进行解释。图4图示了在底部平衡模式中的操作原理，并且图5图示了在顶部平衡模式中的操作原理。在图4和图5中，示出了横跨第一电感存储元件2的第一电压V2、横跨第二电感存储元件5₁-5_n中的第一个5_i的第二电压V5_i、第一驱动信号S3以及与第二电感存储元件5₁-5_n中的第一个5_i串联连接的开关元件6₁-6_n中的第一个6_i的驱动信号S6_i的时序图。在这一点上，应当注意的是，第二电感存储元件5₁-5_n中的第一个5_i可以是图1所示的任何一个电感存储元件。

在图4中，图示了具有持续时间T的一个平衡周期期间的时序图。处于底部平衡模式中的一个平衡周期包括至少两个时间段：第一时间段Ton3，在第一时间段Ton3期间第一开关元件3被接通以便第一电感存储元件2与存储装置1并联连接；以及第二时间段Ton6_i，在第二时间段Ton6_i中第二开关元件6_i被接通以便将第二电感存储元件中的第一个5_i与相关联的存储单元1_i并联连接。在图4中，第一开关元件3的接通状态由第一驱动信号S3的高电平所表示，并且第二开关元件6_i的接通状态由对应的驱动信号S6_i的高电平所表示。因此，驱动信号的接通电平对应于高信号电平。然而这仅是一个示例。个别驱动信号的接通电平还可以是低电平。

在图4所示的实施例中，驱动周期T包括第二时间段Ton6_i之后并且新的平衡周期开始之前的任选的第三时间段Toff。在该第三时间段Toff期间，第一和第二开关元件3、6_i被断开。在该断开时间期间，第一和第二电压V2、V5_i的振荡可能发生。然而，这些振荡并没有在图4中示出。在第一时间段Ton3期间，当第一开关元件3接通时，横跨第一电感存储元件2的电压V2减小。在该时间段期间，电压V2如下给出：

V2=V1－R_ON3·I3(1)，

其中V1是横跨电荷存储装置的电压，R_ON3是第一开关元件3的接通电阻，并且I3是通过第一电感存储元件2和第一开关元件3的电流。由于电流I3随时间增大，所以横跨第一电感存储元件的电压V2随时间减小。假设：第一和第二电感存储元件2、5₁-5_n被实现为线圈并且第一电感存储元件2的绕组数目N2和第二电感存储元件5₁-5_n的绕组数目N5之间的绕组比N2/N5对于第二电感存储元件5₁、5_n中的每个都相等；并且一方面第一电感存储元件1和另一方面第二电感存储元件5₁、5_n的绕组感应（sense）相反。在这种情况下，横跨第二电感存储元件5_i的电压V5_i如下给出：

V5i=-V2·N5/N2(2)。

应当注意的是，依靠个别第二电感存储元件5₁-5_n之间的电感耦合，横跨第二电感存储元件5₁-5_n的电压相等，从而图4中的V5_i表示横跨每个第二电感存储元件的电压，而不仅是横跨在随后第二时间段中接通其相关联的开关元件6_i的第二电感存储元件5_i的电压。

在第一时间段Ton3期间，能量被从电荷存储装置1取得并且作为磁能被存储在第一电感存储元件2中。在该第一时间段Ton3期间，横跨第一电感存储元件2的第一电压V2为正，而（由图4中的V5_i所表示的）第二电压V5₁-V5_n为负。在第二时间段Ton6_i的开始时，当第二开关元件的第一个6_i接通并且第一开关元件3断开时，第一电压V2变为负而第二电压V5_i变为正。第二时间段中的第二电压V5_i如下给出：

V5_i=V1_i+I6_i·R_ON6i(3)，

其中V1_i是横跨与开关元件6_i和要将能量反馈于其中的第二电感存储元件5_i相关联的存储元件的电压。I6_i是通过该第二开关元件6_i的电流，并且R_ON6i是该第二开关元件6_i的接通电阻。

在第二时间段Ton6_i期间横跨第一电感存储元件的电压V2如下给出：

V2=-V5_i·N2/N5(4)。

图4图示了理想的情形，其中第二开关元件6_i在第一开关元件3被断开的时间时接通。在非理想的情形下，在第一开关元件3断开和第二开关元件6_i接通的时间之间存在短的延迟。为了防止电荷平衡电路在该延迟时间期间被损坏，可以将比如二极管的续流（free-wheeling）元件与个别第二开关元件6₁-6_n并联连接并且还与第一开关元件3并联连接。这些续流元件允许电流I6_i在开关元件6_i接通之前流动。比如图1所示的n型MOSFET的MOSFET具有集成体二极管，其可以作为续流二极管并且其允许电流在比如在第二时间段Ton6_i期间充当第二开关元件6_i的MOSFET被反向偏置时流动。

由于横跨第二电感存储元件5₁-5_n的电压依靠其电感耦合而相等，所以具有最低供电电压的存储单元将在续流阶段期间被（自动）充电。驱动电路7被配置为在第二时间段Ton6_i期间将与具有最低供电电压的存储单元1_i相关联的第二开关元件6_i接通，从而在接通相关联的第二开关元件6_i之后，具有最低供电电压的存储单元将在底部平衡过程的一个平衡周期中被进一步充电。横跨与具有较高供电电压的存储单元相关联的其它第二电感存储元件的压降并不足以对除了具有最低供电电压的存储单元之外的存储单元进行充电。

当然，具有最低供电电压的存储单元可以随平衡周期而变化。以没有详细图示的方式，驱动电路7接收个别存储单元的供电电压V5₁-V5_n，并且被配置为确定具有最低供电电压的存储单元以便决定第二开关元件6₁-6_n中的哪一个要在底部平衡周期中的第二时间段期间被接通。可以使用任何用于测量个别存储单元的供电电压V5₁-V5_n的常规方法来向驱动电路7提供所需的电压信息。根据一个实施例，驱动电路7可以进入测量模式，其中驱动电路7随后在短的时间段内对第二开关元件6₁-6_n进行开关，其中这些时间段明显短于所述平衡周期期间的第一和第二时间段。在其中第二开关元件6_i之一被接通的每个测量周期中，可以通过测量对横跨相关联的存储单元1_i的电压进行测量。当开关元件6_i之一被接通时，横跨相关联的第二电感存储元件5_i的压降等于相关联的存储单元1_i的供电电压V1_i。依靠个别第二电感存储元件5₁-5_n之间的电感耦合，可以通过测量横跨任何一个第二电感存储元件5₁-5_n的电压来测量横跨相关联的第二电感存储元件5_i的电压。因此，通过随后在短的时间段内接通第二开关元件6₁-6_n并且通过测量横跨仅电感存储元件5₁-5_n之一的电压，可以测量个别存储单元1₁-1_n的供电电压。再者，这仅是用于测量横跨个别存储单元1₁-1_n的电压的一个实施例。当然，也可以使用任何其它测量方法。

图5图示了顶部平衡模式中的电荷平衡电路的操作原理。在顶部平衡模式中，通过接通相关联的第二开关元件6_i而从存储单元1₁-1_n的第一个1_i取得能量以便将磁能存储在相关联的第二电感存储元件5_i中。参见图5，顶部平衡模式中的一个平衡周期包括当第二开关元件6₁-6_n的第一个6_i被接通时的第一时间段Ton6_i、当第一开关元件3被接通时的随后第二时间段Ton3、以及当所有开关元件都被断开时的任选的第三时间段Toff。在该断开时间期间，可能发生第一和第二电压V2、V5_i的振荡。然而，这些振荡并没有在图5中示出。

在顶部平衡模式中，第一时间段Ton6_i通常短于底部平衡模式中的第一时间段Ton3，而顶部平衡模式中的第二时间段Ton3通常长于底部平衡模式中的第二时间段Ton6_i。然而，这仅是一个示例。在顶部平衡模式中，第二电压V5_i的时序图基本上对应于底部平衡模式中的第一电压V2的时序图，并且顶部平衡模式中的第二电压V2的时序图基本上对应于底部平衡模式中的第二电压V5_i的时序图。在顶部平衡模式中的第一时间段期间，第二电压V5_i如下给出：

V5_i=V1_i－R_ON6i·I6_i(5)，

其中V1_i是与在第二时间段中接通的第二开关元件6_i相关联的存储单元的供电电压。R_ON6i是开关元件6_i的接通电阻，而I6_i是通过该开关元件的电流。顶部平衡模式中的第一时间段期间的第一电压V2如下给出：

V2=-V5_i·N5/N2(6)。

第一电压V2在第一时间段期间为负并且在第二时间段中变为正。在第二时间段中，横跨第一电感存储元件2的电压V2增大为高于电荷存储装置的电压V1以便对电荷存储装置进行充电。在顶部平衡模式的第二时间段中横跨第一电感存储元件2的电压V2如下给出：

V2=V1+R_ON3·I3(7)，

其中R_ON3是第一开关元件3的接通电阻，并且I3是通过第一开关元件3的电流。该电流I3在第二时间段期间随时间减小。在第二时间段期间的第二电压V5_i如下给出：

V5_i=-V2·N2/N5(8)。

驱动电路7被配置为根据横跨个别存储单元的电压执行顶部平衡或底部平衡。例如，如果横跨存储元件之一的电压高于横跨多数其它存储元件的电压则执行顶部平衡。在这种情况下，与具有最低供电电压的存储单元1_i相关联的开关元件6_i在一个平衡周期的第二时间段中被接通。例如，在横跨一个存储元件的电压低于横跨多数其它存储元件的电压时执行底部平衡。在这种情况下，与具有最高供电电压的存储单元1_i相关联的开关元件6_i在一个平衡周期的第一时间段中被接通。

在电荷平衡电路中可能发生错误。这些错误可能导致故障或者在最差的情况下导致电荷平衡电路的损坏。电荷平衡电路的那些错误或故障可以包括：驱动电路7和开关3、6₁-6_n的控制端子之间的信号线路的中断；开关3、6₁-6_n的缺陷；第一电感存储元件3和第二电感存储元件3、5₁-5_n之间的电感耦合的缺失。

为了检测这些错误的至少一些，图1的平衡电路包括错误检测电路8，其被配置为至少在平衡周期的第一时间段中的第一时间上和至少在第二时间段中的第二时间上对第一电压V2和第二电压V5_i中的至少一个进行评估，其中所述平衡周期可以是顶部平衡周期或底部平衡周期。将参见图6和7所示的时序图对错误检测电路8所执行的错误检测进行解释，其中图6图示了底部平衡模式中的时序图以及图7图示了顶部平衡模式中的时序图。在图6所示的实施例中，错误检测电路8所评估的电压是横跨第一开关元件3的电压V3和一个第二电压V5_i，其中在图6中图示了该第二电压V5_i的负值-V5_i。除了电压V3和V5_i之外，图6和7还图示了通过第一绕组2的电流I3以及通过对应于所图示电压V5_i的一个第二绕组5_i的电流I5_i。

依靠个别第二电感存储元件5₁-5_n之间的电感耦合，第二电压V5₁-V5_n相等，从而仅必须对这些电压中的一个V5_i进行测量。在图1的电路中，这个测量的电压是横跨第二电感存储元件5₁的电压V5₁，所述第二电感存储元件5₁连接在第一负载端子11和电感存储元件5₂之间。然而，这仅是一个示例。也可以对横跨其它第二电感存储元件中的每个的电压进行评估。

横跨第一开关3的开关电压V3如下取决于第一电压V2：

V3=V1－V2(9)，

其中V1是电荷存储装置所提供的电压。

图6和7中的电压V3和-V5_i的时序图可以容易地分别从图4和5所示的时序图获得。图6和7进一步图示了第一驱动信号S3和第二开关元件6_i之一（即在图6所示的底部平衡周期中接通或者在图7所示的底部平衡周期中接通的开关元件）的驱动信号S6_i的时序图。当然，在底部平衡周期和顶部平衡周期中接通的开关元件可以不同。在这一点上，应当提到的是，代替横跨开关元件3的电压V3，可以对横跨电感存储元件2的第一电压V2进行评估。

图6和7进一步图示了四个比较信号：通过将开关电压V3与第一基准值V31相比较所获得的第一比较信号S3+；通过将开关电压V3与第二基准值V32相比较所获得的第二比较信号S3-；通过将第二电压V5_i与第三基准值V51相比较所获得的第三比较信号S5+；以及通过将第二电压V5_i与第四基准值V52相比较所获得的第四比较信号S5-。

在图6所示的底部平衡周期中，第一基准值V31用于检测开关电压V3在第二时间段Ton6_i期间是否上升高于电荷存储装置1所提供的供电电压V1。第二基准值V32用于检测开关电压V3在第一时间段Ton6_i期间是否下降低于供电电压V1。第三基准值V51用于检测第二电压V5_i在第一时间段中是否为正，并且第四基准值V52用于检测第二电压V5_i在第二时间段期间是否为负。

在图7所示的顶部平衡周期中，第一基准值V31用于检测开关电压V3在第一时间段Ton3期间是否上升高于电荷存储装置1所提供的供电电压V1。第二基准值V32用于检测开关电压V3在第二时间段Ton3期间是否下降低于供电电压V1。第三基准值V51用于检测第二电压V5_i在第二时间段Ton3中是否为正，并且第四基准值V52用于检测第二电压V5_i在第一时间段Ton6_i期间是否为负。

在图6和7所示的实施例中，第一基准值V31高于供电电压V1，而第二基准值V32低于供电电压V1。

根据一个实施例，对横跨第二电感存储元件5_i之一的电压V5_i进行评估。参见图4，该电压V5_i在第一时间段Ton3中低于零并且在第二时间段Ton6_i中高于零。如图6的实施例所示，当对负电压-V5_i进行评估时，第三基准电压V51高于零并且第四基准电压V52低于零。

被评估以便检测错误的第二电压V5_i在下文中将被称作经评估的第二电压。根据一个实施例，经评估的第二电压是横跨直接连接到第一负载端子的那个第二电感存储元件5₁的电压V5₁。在这种情况下，-V5₁是相对于第一供电电压V1（其在图6中在圆括号中进行指示）的电压，从而第三基准电压V51被选择为高于供电电压V1（而不是高于零），并且第四基准电压V52被选择为低于供电电压V1（而不是低于零）。在这种情况下，第三基准值V51可以对应于第一基准值V31，并且第四基准值V52可以对应于第二基准值V32。

比较信号能够根据个别比较信号所表示的电压之间的关系而采用两个不同的信号值。在图6所示的实施例中，生成比较信号以使得：第一比较信号S3+在开关电压V3高于第一基准电压V31时具有高电平，第二比较信号S3-在开关电压V3低于第二基准值V32时具有高电平，第三比较信号S5+在第二电压V5_i高于第三基准值V51时具有高电平，并且第四比较信号S5-在第二电压V5_i低于第四基准值V52时具有高电平。

在底部平衡模式中，第二比较信号S3-和第三比较信号S5+可以被用于错误检测。参见图6——其中图示了正常（无错误）操作下的开关电压V3和第二电压V5_i以及所述比较信号的时序图，在平衡周期期间第二和第三比较信号S3-、S5+在第一时间段结束和第二时间段开始时改变其信号值。如下文中将进一步详细解释的，在发生错误时，第二和第三比较信号S3-、S5+之一或二者并不在平衡周期中改变其信号值。因此，通过简单地检测第二和第三比较信号S3-、S5+是否改变其信号值，能够检测出错误。这种类型的检测可以通过简单地检测比较信号中的上升或下降沿来执行，如果在一个底部平衡周期期间发生这些比较信号的上升或下降沿，则电荷平衡电路处于正常操作。如果没有上升或下降沿，则平衡电路中可能存在错误。根据另外的实施例，在第一时间段中的第一时间上和在第二时间段中的第二时间上对比较信号进行采样并且对采样值进行比较，其中当采样结果不同时在比较信号中存在变化。图6和7所示的用于检测比如比较信号的信号中的信号变化的电路和方法是公知的，从而在这一点上无需进一步解释。

使用第二和第三比较信号S3-、S5+，可以在底部平衡模式中检测到以下错误：

I.

例如如果驱动器电路7和第一开关3之间的信号通信中断，则第二和第三比较信号S3-、S5+二者都不改变其信号状态。在这种情况下，第一开关元件3不能被接通。因此，开关电压V3绝不下降低于第二基准值V32，从而第二比较信号S3-保持在其低电平上。因此，平衡周期的第一时间段中的第二电压V5_i并不减小或者负值-V5_i绝不增大，从而第三比较信号S5+还保持在其低电平上。

II.

例如如果第一电感存储元件2有缺陷，从而在第一电感存储元件2和第二电感存储元件5₁-5_n之间没有电感耦合，则第二比较信号S3-可以改变其信号值，但是第三比较信号S5+并不改变其信号值。

根据一个实施例，任选的保险丝10与第一电感存储元件2串联连接。该保险丝例如在第一电感存储元件2损坏之前被熔断。因此，并不改变其信号值的第三比较信号S5+还可以指示保险丝10有缺陷（熔断）。此外，并不改变其信号值的第三比较信号S5+还可以指示第一开关元件3有缺陷。

因此，通过对第二和第三比较信号S3-、S5+进行评估，可以检测出两种不同的错误：在第二和第三比较信号S3-、S5+二者都保持在其低电平上时的第一错误I；以及在仅第二比较信号S3-保持在其低电平（并未改变）时的第二错误II。

错误检测电路8生成错误信号S_ERR，其指示是否已检测到错误。错误检测电路8可以被配置为仅对第二和第三比较信号S3-、S5+之一（比如例如第二比较信号）进行评估。在这种情况下，在经评估的比较信号在第一和第二时间段Ton3、Ton6_i中没有改变其信号电平时检测到错误。可以生成错误信号S_ERR以采用两种电平之一：没有检测到错误时的第一电平；以及检测到错误时的第二电平。

根据另一个实施例，错误检测电路8对第二和第三比较信号二者都进行评估。在这种情况下，可以区分两种不同的错误：比如第二比较信号S3-的仅一个评估比较信号没有改变其信号电平时的第一错误；以及两个比较信号都没有改变其信号电平时的第二错误。在这种情况下，错误信号S_ERR可以包括两个子信号，其中的一个用于指示第一错误而其中的另一个用于指示第二错误。

在顶部平衡模式中，第一和第四比较信号S3+和S5-可以被用于错误检测目的。可以检测到以下错误：

III.

例如如果在驱动器电路7和应当在顶部平衡周期中在第一时间段期间接通的第二开关元件6_i之间没有信号通信，则在第一时间段Ton6_i期间第二电压V5_i并不增大或者-V5_i并不减小，从而第四比较信号S5-保持在其低电平上。因此，开关电压V3在第一时间段期间并不增大，从而第一比较信号S3+还保持在其低电平上。

IV.

第一比较信号S3+例如在与要在顶部平衡周期中进行放电的存储单元相关联的次级绕组有缺陷时或者在次级绕组和初级绕组之间没有电感耦合时保持在其低电平上。

V.

第四比较信号S5-在次级绕组之间没有磁耦合时保持在其低电平上。

因此，通过对第一和第四比较信号S3+、S5-进行评估，可以检测到三种不同的错误：当仅第四比较信号保持在其低电平上（没有改变）时的第三错误III；当仅第一比较信号S3+保持在其低电平上时的第四错误IV；以及当第一和第四比较信号S3+、S5-二者都保持在其低电平上的第五错误V。

错误检测电路8可以被配置为仅对第一和第四比较信号S3+、S5-之一进行评估，或者可以被配置为对这些比较信号S3+、S5-二者都进行评估。因此，由错误检测信号生成错误信号S_ERR以表示仅第三或第四错误或者表示三种错误III、IV、V。根据一个实施例，错误信号S_ERR包括两个子信号，其中的一个指示第一比较信号S3+在第一和第二时间段Ton6_i、Ton3中是否保持在其低电平上而其中的另一个指示第四比较信号S5-在第一和第二时间段Ton6_i、Ton3中是否保持在其低电平上。在这种情况下，可能发生的三种不同错误由所述两个子信号表示。

根据一个实施例，错误检测电路8被配置为仅在一个开关周期的第一和第二时间段期间对开关电压V3和第二电压V5_i（或者其负等同形式-V5_i）进行评估。因此，可能在断开时间Toff中发生的振荡不能对错误检测造成负面影响。错误检测电路8可以被配置为在底部和顶部平衡模式的仅一个中或在两种模式中检测错误。

当第一开关元件3和第二开关元件6i被实现为具有集成体二极管的MOSFET时，则无需在顶部平衡周期的第二阶段中接通第一开关元件3，并且无需在底部平衡周期的第二阶段中接通第二开关元件6i。在这些阶段中，体二极管将允许充电电流流动。然而，为了保持低损耗，这些开关元件3、6i在顶部和底部平衡周期的这些阶段期间被接通，其中对这些开关3、6i的接通时间进行选择以使得（a）在顶部平衡模式中，先前存储在变压器中的能量可以在第一开关元件3的接通时间期间被传输到电荷存储装置1，以及（b）在底部平衡模式中，先前存储在变压器中的能量可以在对应的第二开关元件6i的接通时间期间被传输到存储单元之一1i。

在顶部平衡模式中以及在底部平衡模式中，不应当在先前平衡周期中的平衡过程已完成之前开始新的平衡周期。在顶部平衡模式中，平衡过程在从个别存储单元之一1i所取得的能量已被完全传输到电荷存储装置1中时完成。在底部平衡模式中，平衡过程已在从电荷存储装置1所取得的能量已被完全反馈到存储单元之一1i中时完成。

根据一个实施例，在底部平衡模式中，对第一比较信号S3+和第四比较信号S5-进行评估以便确定平衡过程是否已完成。在图6所示的实施例中，第一和第四比较信号S3+、S5-的下降沿指示先前从电荷存储装置1所取得的能量已被完全反馈到存储单元之一1i中。因此，根据一个实施例，不应当在检测到第一和第四比较信号S3+、S5-的下降沿之前开始新的底部平衡周期。等同地在顶部平衡模式中，对第二和第三比较信号S3-、S5+进行评估。在图7所示的实施例中，第二和第三比较信号S3-、S5+的下降沿指示先前从存储单元1i之一所取得的能量已完全被反馈到电荷存储装置1中。因此，根据一个实施例，不应当在检测到第二和第三比较信号S3-、S5+的下降沿之前开始新的顶部平衡周期。

在图6所示的实施例中，驱动信号S6_i的下降沿发生时的时间对应于第一和第四比较信号S3+、S5-的下降沿发生时的时间。根据一个实施例，对第一和第四比较信号S3+、S5-进行评估，并且断开开关元件5_i（其与在底部平衡周期中进行充电的存储单元1i相关联），即在检测到这些第一和第四比较信号S3+、S5-的下降沿时，其驱动信号S6i采用断开电平。等同地在图7所示的顶部平衡模式中，第一开关元件3可以在每次检测到第二和第三比较信号S3-、S5+的下降沿时被断开。

图8图示了电荷平衡电路的另外的实施例。在该电荷平衡电路中，对横跨初级绕组2的电压V1而不是横跨开关元件3的电压V3进行评估。然而，这仅是一个示例。参见前文中所解释的内容，也可以对横跨开关元件3的电压V3进行评估。

图8的电荷平衡电路包括另外的绕组91，其与初级绕组2具有相同的绕组感应并且其在下文中将被称作第二初级绕组91。第二初级绕组91电耦合在供电端子21、22之间。电荷存储装置1以及至少一个另外的存储装置1_i、1_j串联连接在这些供电端子21、22之间。至少一个另外的电荷存储装置1_i、1_j可以像电荷存储装置1那样被实现为具有多个电荷存储单元。具有电荷存储装置1和至少一个另外的电荷存储装置1_i、1_j的串联电路例如形成电池组（stack）或电池装置，其中个别充电存储装置形成所述电池组的块或模块并且每个可以包括串联连接的多个电池单元。在图8中，HV+是在第一供电端子21处的电势，而HV-是在第二供电端子22处的电势。

比如前文中已解释的电荷平衡电路的电荷平衡电路可以连接到所述至少一个另外的电荷存储模块1_1、1_j。然而，这些电荷平衡电路并没有在图8中进行图示。

当图8所示的电荷平衡电路在顶部平衡模式中操作时，在其中相关联的开关元件6i被接通的第一时间段中从个别存储单元1i之一取得能量。在相关联的开关元件6i已断开之后，从存储单元1i取得的能量经由初级绕组2被反馈到电荷存储模块1中，或者经由第二初级绕组91被反馈到具有串联连接的个别模块1、1_i、1_j的模块组中。整流器元件10与第二初级绕组91串联连接，其中连接该整流器元件10以使得所述模块组不能经由第二初级绕组91进行放电。

从存储单元1i之一取得的能量是经由初级绕组2被反馈到模块1中还是经由第二初级绕组91被反馈到模块组1、1_i、1_j中取决于所放电的存储单元1i的电压V5i，并且取决于第二初级绕组91的绕组数量N91与初级绕组2的绕组数量N2之间的绕组比N91/N2。假设串联连接数量为m的模块，它们是相同的并且因此具有相同的标称电压。根据一个实施例，绕组比N9/N2处于0.8·m和1.2·m之间。当绕组比为N91/N2=m时，则能量在横跨模块1的电压V1高于横跨串联连接的个别模块1、1_i、1_j的电压的平均值时被反馈到总体装置中。当绕组比N9/N2为0.8·m时，则模块1的电压必须比横跨个别模块的平均电压高20%，以便将从一个存储单元1i所取得的能量反馈到总体装置而不是模块1中。换句话说，在第二开关元件之一6i被接通时存储在变压器中（在第二电感存储元件5i中）的能量在横跨模块1的电压V1和绕组比m的乘积V1·m大于横跨模块组的总体电压时被反馈到所述模块组中，所述总体电压是第一和第二供电端子21、22之间的电压。第二初级绕组91有助于执行第二类型的顶部平衡，其中从存储单元之一1i所取得的能量被馈送到具有多个模块1、1_i、1_j的总体装置中。

虽然已公开了本发明的各个示例性实施例，但是对于本领域技术人员将显而易见的是，能够进行将实现本发明一些优势的各种变化和修改而并不背离本发明的精神和范围。对于本领域普通技术人员将显然的是，可以适当地用执行相同功能的其它组件替换。应当提到的是，即使在没有明确提到的那些情况下，参见特定附图所解释的特征可以与其它附图的特性相组合。此外，本发明的方法可以以使用适当处理器指令的全软件实施方式来实现，或者以利用硬件逻辑和软件逻辑的组合来实现相同结果的混合实施方式来实现。对发明概念的这种修改意在被所附权利要求所覆盖。

Claims

1.一种用于具有串联连接的多个电荷存储单元的电荷存储装置中的电荷平衡的方法，所述方法包括：

提供第一电感存储元件，所述第一电感存储元件被配置为有选择地与所述存储装置相耦合；

提供至少一个第二电感存储元件，所述至少一个第二电感存储元件被配置为有选择地与存储单元的第一个相耦合并且电感耦合至所述第一电感存储元件；

在第一时间段期间，通过将相关联的电感存储元件分别与所述存储装置或所述存储单元的第一个相耦合而从所述存储装置或存储单元的第一个之一取得能量；

在所述第一时间段之后的第二时间段期间，通过分别将相关联的电感存储元件与所述存储装置或存储单元的第一个中的另一个相耦合而将至少一部分所取得的能量反馈到所述存储装置或所述存储单元的第一个中的另一个中；

至少在所述第一时间段中的一个时间上对第一电压和/或第二电压中的至少一个进行评估以提供第一评估结果并且至少在所述第二时间段中的一个时间上进行评估以提供第二评估结果，其中所述第一电压取决于横跨所述第一电感存储元件的电压并且所述第二电压取决于横跨所述存储单元之一的电压；并且

根据第一和第二评估结果检测与所述电荷存储单元相耦合的电路中的故障。

2.如权利要求1所述的方法，其中所述第一电压是横跨第一电感存储元件的电压。

3.如权利要求1所述的方法，其中所述第一电压对应于横跨所述存储装置的电压和横跨所述第一电感存储元件的电压之间的差。

4.如权利要求1所述的方法，其中所述第二电压是横跨所述存储单元的第一个的电压。

5.如权利要求1所述的方法，其中对第一电压进行评估包括将所述第一电压与至少一个基准值进行比较以获得第一比较信号，其中在所述第一比较信号在第一和第二时间之间没有变化时检测到故障。

6.如权利要求5所述的方法，进一步包括：

将所述第一电压与第一基准值进行比较以获得第一比较信号；

将所述第一电压与第二基准值进行比较以获得第二比较信号，

其中在第一和第二比较信号中的至少一个在第一和第二时间之间没有变化时检测到故障。

7.如权利要求1所述的方法，其中对第二电压进行评估包括将所述第二电压与至少一个另外的基准值进行比较以获得另外的比较信号，其中在所述另外的比较信号在第一和第二时间之间没有变化时检测到故障。

8.如权利要求7所述的方法，进一步包括：

将所述第二电压与第三基准值进行比较以获得第三比较信号；

将所述第二电压与第四基准值进行比较以获得第四比较信号，

其中在第三和第四比较信号中的至少一个在第一和第二时间之间没有变化时检测到故障。

9.如权利要求1所述的方法，其中对第一和第二电压进行评估包括：

将所述第一电压与第一基准电压和第二基准电压中的至少一个进行比较以获得第一比较信号和第二比较信号中的至少一个；并且

将所述第二电压与第三基准电压和第四基准电压中的至少一个进行比较以获得第三比较信号和第四比较信号中的至少一个；

其中在第一和第二比较信号之一以及第三和第四比较信号之一在第一和第二时间之间没有变化时检测到故障。

10.如权利要求9所述的方法，该方法包括平衡周期的序列，其中每个平衡周期包括第一时间段和随后第二时间段，所述方法进一步包括：

对第一、第二、第三和第四比较信号中的至少一个进行评估；并且

根据评估结果开始新的平衡周期。

11.如权利要求10所述的方法，其中新的平衡周期在比较信号的所述至少一个的预定沿之后开始。

12.如权利要求11所述的方法，其中新的平衡周期在第一和第三比较信号的预定沿之后开始。

13.如权利要求11所述的方法，其中新的平衡周期在第二和第四比较信号的预定沿之后开始。

14.一种电荷平衡电路，包括：

第一电感存储元件，被配置为有选择地与包括串联连接的多个存储单元的存储装置相耦合；

至少一个第二电感存储元件，被配置为有选择地与所述存储装置的所述存储单元的第一个相耦合并且电感耦合至所述第一电感存储元件；

驱动电路，被配置为

在第一时间段内导致所述第一电感存储元件或第二电感存储元件之一与相关联的存储装置或所述存储单元的第一个相耦合，并且

在所述第一时间段之后的第二时间段内导致所述第一电感存储元件或第二电感存储元件中的另一个与相关联的存储装置或所述存储单元的第一个相耦合；和

错误检测电路，被配置为

至少在所述第一时间段中的一个时间上对第一电压和第二电压中的至少一个进行评估以获得第一评估结果并且至少在第二时间段中的一个时间上进行评估以获得第二评估结果，其中所述第一电压取决于横跨所述第一电感存储元件的电压并且所述第二电压取决于横跨所述存储单元之一的电压，并且

根据第一和第二评估结果生成错误信号，其中所述错误信号指示与所述存储装置相耦合的电路中的故障。

15.如权利要求14所述的电荷平衡电路，进一步包括：

与所述第一电感存储元件串联耦合的第一开关元件，由所述驱动电路所控制并且被配置为将所述第一电感存储元件耦合到所述存储装置；和

与所述至少一个第二电感存储元件串联耦合的至少一个第二开关元件，由所述驱动电路所控制并且被配置为将所述至少一个第二电感存储元件耦合到所述存储单元的第一个。

16.如权利要求14所述的电荷平衡电路，其中所述第一电压是横跨第一电感存储元件的电压。

17.如权利要求14所述的电荷平衡电路，其中所述第一电压对应于横跨所述存储装置的电压和横跨所述第一电感存储元件的电压之间的差。

18.如权利要求14所述的电荷平衡电路，其中所述第二电压是横跨所述存储单元之一的电压。

19.如权利要求14所述的电荷平衡电路，其中所述错误检测电路被配置为

将所述第一电压与至少一个基准值进行比较以获得第一比较信号，并且

在所述第一比较信号在第一和第二时间之间没有变化时生成错误信号的错误指示信号电平。

20.如权利要求14所述的电荷平衡电路，其中所述错误检测电路被配置为

将所述第一电压与第一基准值进行比较以获得第一比较信号，

其中在第一和第二比较信号中的至少一个在第一和第二时间之间没有变化时生成错误信号的错误指示信号电平。

21.如权利要求14所述的电荷平衡电路，其中所述错误检测电路被配置为

将所述第二电压与至少一个另外的基准值进行比较以获得另外的比较信号，并且

在所述另外的比较信号在第一和第二时间之间没有变化时生成错误信号的错误指示信号电平。

22.如权利要求21所述的电荷平衡电路，其中所述错误检测电路被配置为

将所述第二电压与第三基准值进行比较以获得第三比较信号，

将所述第二电压与第四基准值进行比较以获得第四比较信号，并且

在第三和第四比较信号中的至少一个在第一和第二时间之间没有变化时生成错误信号的错误指示信号电平。

23.如权利要求14所述的电荷平衡电路，其中所述错误检测电路被配置为

将所述第一电压与第一和第二基准电压中的至少一个进行比较以获得第一和第二比较信号中的至少一个，

将所述第二电压与第三和第四基准电压中的至少一个进行比较以获得第三和第四比较信号中的至少一个，并且

在第一和第二比较信号之一以及第三和第四比较信号之一在第一和第二时间之间没有变化时生成错误信号的错误指示信号电平。