CN102623324B - 半导体的电化学蚀刻 - Google Patents

半导体的电化学蚀刻 Download PDF

Info

Publication number
CN102623324B
CN102623324B CN201110463350.8A CN201110463350A CN102623324B CN 102623324 B CN102623324 B CN 102623324B CN 201110463350 A CN201110463350 A CN 201110463350A CN 102623324 B CN102623324 B CN 102623324B
Authority
CN
China
Prior art keywords
metal
wafer
semiconductor wafer
acid
emission layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110463350.8A
Other languages
English (en)
Other versions
CN102623324A (zh
Inventor
G·哈姆
J·A·里斯
G·R·奥拉德伊斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm and Haas Electronic Materials LLC
Original Assignee
Rohm and Haas Electronic Materials LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm and Haas Electronic Materials LLC filed Critical Rohm and Haas Electronic Materials LLC
Publication of CN102623324A publication Critical patent/CN102623324A/zh
Application granted granted Critical
Publication of CN102623324B publication Critical patent/CN102623324B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/32—Anodisation of semiconducting materials
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/12—Etching of semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/12—Electroplating: Baths therefor from solutions of nickel or cobalt
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

在包含氟氢化物源与镍离子的溶液中对半导体进行电化学刻蚀。该电化学刻蚀可在该半导体的表面中形成纳米范围的孔。之后对该刻蚀后的半导体镀覆镍。

Description

半导体的电化学蚀刻
相关申请交叉引用
本申请基于美国35U.S.C.§119(e)条款，要求申请日为2010年12月13日的美国临时申请No.61/422,597的优先权，该申请全部内容在此引入作为参考。
技术领域
本发明涉及一种半导体电化学蚀刻方法。更具体地，本发明涉及一种用以改善金属与半导体附着性的半导体电化学蚀刻方法。
背景技术
半导体，例如光伏器件与太阳能电池，的金属镀覆涉及在半导体的正面和背面形成导电接触件。金属涂层必须可与半导体建立欧姆接触以便确保电荷载流子摆脱半导体并进入导电接触件而不受干扰。为了尽可能减少电流损失，金属化的接触格栅必须具有足够的电流传导性，即高电导率或足够高的导体路径截面。
存在多种满足上述条件、用于金属涂覆太阳能电池背面的工艺。例如，为了改善太阳能电池背面的电流传导，直接在背面正下方增强p掺杂。通常使用铝实现这一目的。例如，通过气相沉积或印刷将铝施加到背面上并将其驱入背面、或分别地在背面内形成合金。当金属涂覆正面或光入射面时，目标是实现有源半导体表面的最少量遮挡，以便使用尽可能多的表面捕获光子。
使用厚膜技术形成金属涂层是金属化导电路径的传统方法。使用的糊料包含金属粒子，因此具有电传导性。通过丝网、掩模、移印或糊料书写而施加该糊料。通常使用的工艺为丝网印刷工艺，其中制作的指状金属涂覆线具有80μm至100μm的最小线宽。即便这样的格栅宽度，电传导损失仍明显并且与纯金属结构相比，接触电阻更高。这在串联电阻、填充因数及太阳能电池效率上具有不利影响。这种影响因更小的印制导电路径宽度而增强，这是因为降低线宽导致从糊料施加的银金属更少。金属粒子之间的非导电氧化物和玻璃组分是导致电导率下降的主要原因。
制备正面接触件的更复杂的工艺利用了激光或光刻技术以限定导体路径结构。之后，金属化该导体路径。通常使用各种金属涂覆步骤以便施加金属涂层从而试图实现用于电传导的足够附着强度及理想厚度。例如，当使用湿法化学金属电镀工艺时，通过钯催化剂在该电流路径上沉积第一精细金属涂层。这通常通过化学镀沉积镍而被增强。为了提高电导率，可以在镍上通过化学镀或电解沉积法来沉积铜。之后，可以使用精细的锡或银层涂覆该铜以保护其不被氧化。
沉积至硅半导体晶片的镀覆镍的附着性主要受该衬底的表面形态以及该镀覆沉积物的内部应力的影响。镍与该晶片的附着性也受到由在该镍顶上沉积的附加镀覆层引起的应力的影响。该半导体晶片的表面形态随着制造商的不同而明显变化，并且基于半导体类型，例如单晶或多晶而明显变化。在很多情况下，表面纹理不能提供足够的镀覆金属沉积物的固定，且没有不可接收的附着损失。解决这一附着问题的一种方法是在镀覆镍后立即烧结该半导体晶片以形成硅化镍。该硅化镍提供随后的用铜或银进行金属镀覆所需的足够键合强度，同时保持良好的附着性。然而，这需要在烧结时利用受控的气氛，并将镀覆操作分为两个步骤，其使该制备工艺复杂化。另外，由于分流，存在更大的损坏二极管或性能损失的可能。而且，增加了工艺时间与成本。因此，需要一种改善金属在半导体晶片上的附着性的方法。
发明内容
一种方法，所述方法包括：a)提供半导体晶片，所述半导体晶片包括具有氧化的发射层的正面、背面及PN结；b)使该半导体晶片与包含一种或多种氟氢化物源、一种或多种氟化物盐、或其混合物、以及一种或多种金属离子源的组合物接触；c)在该组合物中产生电流；d)施加预定时间的阳极电流，随后关闭该阳极电流一预定时间，并重复该循环以在该半导体晶片的所述氧化的发射层上形成纳米多孔层；以及，e)施加阴极电流和光线以在该纳米多孔层上沉积金属。
所述方法还包括：a)提供半导体晶片，包括具有氧化的发射层的正面、背面及PN结；b)使该半导体晶片与包含一种或多种氟氢化物源、一种或多种氟化物盐、或其混合物的组合物接触；c)在该组合物中产生电流；d)施加预定时间的阳极电流，随后关闭该阳极电流一预定时间，并重复该循环以在该半导体晶片的该氧化的发射层上形成纳米多孔层；e)使该半导体晶片与金属镀覆溶液接触；以及，f)在该金属镀覆溶液中产生电流，以在该纳米多孔层上沉积金属。
该方法在半导体晶片的该氧化的发射层上形成基本均匀的纳米多孔层。该纳米多孔层提供该金属沉积物与该半导体晶片之间的改善的附着性。另外，用于形成该纳米多孔层的该阳极脉冲工艺不会穿透该半导体晶片的氧化发射层，以至该发射极损坏至危害了该金属层与该半导体晶片之间的欧姆接触的程度。之后，随后的金属层可以沉积到该最初的金属层上而不会引起附着失效，由此改善了包括金属化的半导体的器件的可靠性。另外，该方法可消除对形成金属硅化物及在硅化工艺中涉及的复杂步骤的需求。
附图说明
图1是单晶硅晶片正面发射层170,000倍的SEM，其使用阳极脉冲方法利用氟氢化钠的酸性水溶液组合物刻蚀以形成深度为61.2nm的均匀纳米多孔层。
图2是单晶晶片正面发射层100,000倍的SEM，其使用阳极脉冲方法利用氟氢化钠的酸性水溶液组合物刻蚀以形成深度为104nm的均匀纳米多孔层。
图3是单晶晶片正面发射层75,000倍的SEM，其使用阳极脉冲方法利用氟氢化钠的酸性水溶液组合物刻蚀以形成深度为80.9nm的均匀纳米多孔层。
具体实施方式
正如本说明书通篇使用的，术语“沉积”与“镀覆”可互换使用。术语“电流路径”与“电流线”可互换使用。术语“组合物”与“镀浴”可互换使用。前缀“一个(种)”与“该”用于包括单数与复数两者。术语“选择性沉积”意味着金属沉积发生在衬底上特定所需区域。术语“lux＝1x”为照明单位，等于一流明/米2；并且一lux＝1.46毫瓦的在540太赫频率下的电磁(EM)辐射功率。除非文本中有其他清楚地指示，下面的缩写具有如下含义：℃＝摄氏度；g＝克；mL＝毫升；L＝升；A＝安培；dm＝分米；cm＝厘米；μm＝微米；nm＝纳米；min.＝分钟；sec.＝秒钟：UV＝紫外线；IR＝红外线；SEM＝扫描电子显微镜；以及ASTM＝美国标准测试方法。所有的百分数及比率均指重量除非有其他指示。所有的范围均包括端值并可以任意顺序组合，除非很明显强制要求这样的数值范围相加之和为100％。
光伏器件和太阳能电池可由单晶、多晶或非晶硅半导体晶片构成。尽管后面的说明书中仅涉及硅半导体晶片，但也可以使用其它合适的半导体晶片，例如砷化镓、锗硅、以及锗。当使用硅晶片时，其通常具有p型基区(base)掺杂。
该半导体晶片的形状可为圆形、正方形或长方形，或者还可以为其它任何合适的形状。这样的晶片可具有各种各样的尺寸及表面电阻率。例如，圆形晶片可具有150mm、200mm、300mm、400mm或更大的直径。
晶片的背面被金属化。可以使用任何传统的方法。该整个背面可被金属涂覆或者背面的一部分可被金属涂覆，例如形成格栅。这样的背面金属化可通过多种技术提供，并且可在晶片正面金属化之前完成。在一个实施方式中，金属涂层以导电糊料的形式施加到该背面，例如含银糊料、含铝糊料或含银和铝的糊料；然而，也可以使用包含金属例如镍、钯、铜、锌或锡的其它糊料。这种导电糊料通常包括嵌入玻璃基质的导电粒子和有机粘合剂。导电糊料可通过多种技术施加到晶片上，例如通过丝网印刷施加。施加糊料之后，其经过烧制(fire)而移除该有机粘合剂。当使用含铝的导电糊料时，铝部分地扩散进入该晶片的背面，或者如果使用的糊料中还包含银，则可能与银形成合金。使用这种含铝的糊料可改善接触电阻并提供“p+”掺杂区。通过事先施加铝或硼和随后相互扩散制备重掺杂“p+”型区。在一个实施方式中，可在施加背面金属涂层之前，向该背面施加含铝糊料并烧制。任选地，在施加背面金属涂层之前去除来自烧制的含铝糊料的残余物。在另一个实施方式中，可在晶片的背面沉积籽晶层，以及在该籽晶层上通过化学镀或电解电镀沉积金属涂层。
该晶片的正面任选地经历结晶取向纹理刻蚀以使得该表面具有降低了反射的改善的光入射几何结构，例如形成角锥状结构。为了制造半导体结，在该晶片正面执行磷扩散或离子注入以制备n掺杂(n+或n++)区并提供具有PN结的晶片。该n掺杂区称为发射层。该发射层可为均质发射层或选择性发射层。均质发射层通常具有均匀的掺杂剂浓度或表面电阻。选择性发射层具有多种表面电阻值。通常，设置电流路径的区，表面电阻较低或具有较高的掺杂，以及抗反射涂层区具有较高的电阻或交叠低的掺杂。因为电流路径的较高掺杂和较低电阻倾向有利于纳米多孔结构的形成，因此优选选择性发射层。
在该晶片的正面或发射层上增设抗反射层。另外，该抗反射层可作为钝化层。合适的抗反射层包括但不限于，硅氧化物层例如SiOx、硅氮化物层例如Si3N4、硅氧化物和硅氮化物层的组合以及硅氧化物层、硅氮化物层及钛氧化物层例如TiOx的组合。在前述化学式中，x为氧原子数。这样的抗反射层可通过多种技术沉积，例如通过各种气相沉积方法，如化学气相沉积及物理气相沉积。
晶片的正面包括金属化图案。例如，晶片的正面可包括电流收集线与电流母线。电流收集线通常位于母线的横向方向并且通常相对于电流母线具有相对精细的结构(即尺寸)。
在一个实施方式中，该晶片的正面或发射层涂覆有抗反射层，例如氮化硅。之后，在该正面限定开口或图案。该图案贯穿该抗反射层以暴露该晶片的半导体本体的表面。可选地，可在开口中形成穿过该晶片表面并进入该晶片的半导体本体内1-100μm深的沟槽。也可采用更深或更浅的沟槽深度。可以使用多种工艺形成该图案，例如但不限于，激光烧蚀、机械方式以及光刻工艺，所有这些在现有技术中均为公知。这样的机械方式包括锯切(sawing)及刮擦(scratching)。通常光刻工艺包括在晶片的表面设置可成像材料(imageablemaerial)，图案化该可成像材料以在该抗反射层中形成开口，将该图案转移至该晶片中，在该开口中沉积金属层以及移除该可成像材料。在一个实施方式中，在开口中沉积金属层步骤之前移除该可成像材料。在另一个实施方式中，在开口中沉积金属层步骤之后移除该可成像材料。当在该金属沉积步骤过程中该可成像材料存在时，这样的可成像材料通常避免吸收金属沉积步骤过程中所使用的辐射波长的任何染料，例如对比度染料(contrast dyes)。在镀覆步骤过程中存在的可成像材料通常含有染料，该染料具有40-60％的最小光透射率。
当该可成像材料为液体时，这样的材料可通过任何合适的技术设置到该晶片的表面，例如但不限于旋涂、喷墨印刷、幕涂以及滚轮涂覆。当该可成像材料为干膜时，这样的材料可通过真空层压设置到该晶片表面上。
通过将该可成像材料经由一掩膜暴露于光化辐射而对该可成像材料进行图案化。根据所选的特定可成像材料来选取光化辐射。可以使用激光以及其它传统的光化辐射源对该可成像材料进行图案化。
该可成像材料中的图案随后被转移至该半导体晶片衬底中。可以使用湿法化学刻蚀技术或使用干法刻蚀技术执行该图案转移。合适的干法刻蚀技术包括但不限于，等离子刻蚀，例如反应离子刻蚀。该图案通常由作为电流收集线的相对较窄截面尺寸的线条和作为母线的相对较厚截面尺寸的线条构成。该母线位于该电流收集线的横向。
可使用任何合适的聚合物消除剂去除该可成像材料，该消除剂例如是由罗门哈斯电子材料公司(马尔伯勒，马萨诸塞州(Marlborough，Massachusetts))所出售的。这样的消除剂可为碱性、酸性或者基本上中性。
形成图案的该半导体晶片的暴露部分被氧化以恢复在之前任意的清洗或加工晶片过程中所去除的任意原有的氧化物(native oxide)。可以使用常规的氧化剂恢复该原有的氧化物。氧化通常使用1-3wt％的过氧化氢水溶液完成。其它的氧化剂包括但不限于，次氯酸盐、过硫酸盐、过氧酸及高锰酸盐的水溶液。当该半导体晶片为单晶时，该氧化溶液通常是pH大于7、或者例如8-12的碱性溶液。当该半导体晶片为硅时，在该暴露的部分形成一层SiOx。通常该半导体晶片被浸入在包含氧化溶液的流动处理腔室或者通过该腔室进行处理。还可以通过将该半导体晶片暴露在环境气氛而使其自然发生氧化。
之后，刻蚀该半导体晶片的暴露部分或图案以在该氧化的发射层上形成纳米多孔层，随后采用电化学刻蚀和金属镀覆组合物进行金属镀覆，该组合物包含一种或多种氟氢化物源、一种或多种氟化物盐或其混合物以及一种或多种金属离子源。因此，该组合物同时包含刻蚀组分与金属镀覆组分。在另一种实施方式中，通过独立的组合物完成使用一种或多种氟氢化物源、氟化物盐或其混合物进行的刻蚀，随后使用独立的金属镀覆组合物金属镀覆该刻蚀后的晶片。可使用传统的金属镀覆组合物。
氟氢化物源化合物包括但不限于，碱金属的氟氢化物例如氟氢化钠及氟氢化钾，氟化铵、氟氢化铵、氟硼酸盐、氟硼酸、氟氢化锡、氟氢化锑、四氟硼酸四丁铵、六氟化铝以及脂族胺、芳香胺与含氮杂环化合物的季盐。氟化物盐包括但不限于，碱金属氟化物例如钠与钾的氟化物。通常氟氢化物源化合物与氟化物盐在组合物中的含量为5g/L至100g/L、或例如10g/L至70g/L、或例如20g/L至50g/L。
组合物中可包括的酸包括但不限于，氨基磺酸，烷烃磺酸例如甲烷磺酸、乙烷磺酸与丙烷磺酸；醇磺酸；芳基磺酸例如甲苯芳基磺酸、苯磺酸及苯酚磺酸，含氨基的磺酸例如氨基磺酸；无机酸例如硫酸、硝酸及盐酸；氨基酸、羧酸包括单、双及三羧酸、它们的酯、酰胺及任何未反应的酐。此外，该组合物可包含酸的混合物。当该组合物中包括两种或多种羧酸时，至少一者包括酸性质子以形成氟氢化物种类。通常可从多种商业来源获得这样的酸，例如奥德里奇化学公司(Aldrich Chemical Company)。通常，电化学组合物中包括的酸和酸酐含量为1g/L至300g/L，或例如10g/L至200g/L，或例如30g/L至100g/L。
通过组合按化学剂量配比的一种或多种酸与一种或多种氟氢化物源化合物、或者一种或多种氟化物盐或其混合物而制备该电化学组合物。搅拌直至氟氢化物组分或氟化物盐溶解在酸中。可以进一步加水混合以便溶解任何未溶解的组分。
可选择地，在至少一种氟氢化物源的水溶液中加入一种或多种酸酐以便一旦与水接触就形成至少一种羧酸。假设按化学计量配比采用的足够的酸酐可获得1-5wt％的水含量，则在氟氢化物源化合物水溶液中存在一种或多种羧酸。之后，混合该组合物直至酸酐水解并且氟氢化物源化合物溶解。可以添加额外的水进一步混合直至所有组分均溶解。
通常电化学组合物包含一种或多种碱金属氟氢化物、氟化铵及氟氢化铵作为氟氢化物源化合物。更常见地，氟氢化物源化合物为碱金属氟氢化物例如钠和钾的氟氢化物。当氟氢化物源化合物为碱金属氟氢化物时，在电化学组合物中包括一种或多种无机酸，例如氨基磺酸。当氟氢化物源化合物为氟氢化铵或氟化铵时，该电化学组合物中包含一种或多种羧酸。通常包括一元羧酸，例如乙酸。
可使用多种金属在纳米多孔发射层上镀覆籽晶层；然而，常规的金属是镍及其合金、钯及其合金、银及其合金和钴及其合金。更加常见的金属是镍或钯。更典型的金属是镍。通常使用镍盐提供镍离子。这样的镍化合物包括但不限于，硫酸镍、氯化镍、溴化镍、氨基磺酸镍及磷酸镍。可以使用镍化合物的混合物。通过使用钯化合物，通常为钯盐而提供钯离子。这样的钯盐包括但不限于，氯化钯、硝酸钯、氯化钯钠、氯化钯钾、四氯钯酸钾以及氯化四氨基钯(tatraaminepalladium chloride)。可以使用钯化合物的混合物。使用银化合物提供银离子。这样的银化合物包括但不限于，硝酸银、氧化银、氰化银钾、硫代硫酸银以及甲烷硫酸银。使用钴化合物提供钴离子。钴化合物包括但不限于，氯化钴、溴化钴、硫酸钴、氰化钴钾、硫酸钴铵以及醋酸钴。应包括足够含量的金属化合物以便提供的金属离子浓度量为0.1至150g/L，通常为0.5至100g/L，并且更典型地为1至70g/L。
任选地，在电化学组合物中可使用多种多样的表面活性剂。可以使用任何阴离子的、阳离子的、两性的以及非离子的表面活性剂，只要其不会干扰刻蚀或金属镀覆的性能。可包括常规含量的表面活性剂。
任选地，该电化学组合物包括一种或多种附加组分。这样的附加组分包括但不限于，光亮剂、晶粒细化剂以及延性增强剂。这样的附加组分在本领域中是公知的，并且按常规剂量使用。
该电化学组合物任选地包括缓冲剂。示例性的缓冲剂包括但不限于，硼酸盐缓冲剂(例如硼砂)、磷酸盐缓冲剂、柠檬酸盐缓冲剂、碳酸盐缓冲剂以及氢氧化物缓冲剂。所使用的该缓冲物的用量足以保持该电化学组合物的PH在1-6、通常为1-2的理想水平。
该半导体晶片浸入容纳在化学惰性的刻蚀与电镀池中的所述电化学组合物。该电化学组合物的工作温度可为10-100℃，或者如20-50℃。施加背面电势(整流器)到该半导体晶片上。一惰性对电极同样浸于该蚀刻电镀池内。通常该对电极为铂线或丝网电极。该蚀刻电镀池、半导体晶片、电化学组合物及整流器彼此电气连接。
在该电化学组合物中与半导体晶片上产生阳极电势并持续一预定时间，随后关断电流一预定时间并重复该循环足够次数以在该半导体晶片正面的氧化发射层上提供基本上均匀的纳米多孔层，并且同时阳极电势穿过该氧化发射层的表面使其不会损害该半导体的电性能。该方法在发射层穿入以形成基本上均匀的纳米多孔发射层和能使金属沉积导致与半导体晶片具有良好附着性和欧姆接触的表面电阻之间获得平衡。另外，该方法在最小化侵蚀或损坏发射层上的抗反射涂层和同时形成纳米多孔发射层之间获得平衡。将该发射层的氧化部分制成为纳米多孔形式直至某一深度，以便金属良好附着到该发射层并且同时发射层的电阻率具有足够的传导性以镀覆金属。该纳米多孔层进入该发射层越深，则该发射层的表面电阻率越大。通常，该基本上均匀的纳米多孔层进入该发射层足够深，以便使该发射层表面电阻相对于施加该阳极电势之前的发射层表面电阻率增大5％至40％，或例如20％至30％。通常，该均匀纳米多孔发射层的表面电阻率为200欧/平方或更低。例如发射层厚度与掺杂分布的因素也是在确定发射层纳米多孔深度与发射层电阻率时要考虑的参数。可进行少量的试验确定该发射层纳米多孔深度与发射层电阻率，以便实现特定半导体晶片的金属镀覆与良好金属附着。
通常，施加阳极电势期间电流密度可在0.01A/dm2至2A/dm2范围内，或例如0.05A/dm2至1A/dm2。然而，可进行少量试验以确定对于特定半导体晶片的优选电流密度设置、施加阳极电势及关断的时间周期。这样的参数取决于该半导体晶片的厚度以及发射层的初始厚度与纳米多孔发射层的理想厚度。如果该发射层的纳米多孔部分太深，可能损坏该半导体以至其表面电阻增大。太高的表面电阻会损害形成在该发射层纳米多孔部分上的电流路径的电导率。另外，该发射层表面上的非均匀纳米多孔层导致随后镀覆的金属层的附着力差。通常施加阳极电势0.5秒及更长，或者例如0.5秒至2秒，或者例如3秒至8秒。在循环过程中阳极电势停止的时间可为1秒及更大的范围，或者例如3秒至10秒，或者例如10秒至50秒。周期数量可在5至80的范围，或者例如10至100的范围。
如果该图案化的半导体晶片为硅太阳能电池，该光源可为例如，荧光或LED灯，其提供的能量在所述硅太阳能电池光伏敏感的波长范围内。可以使用各种其它的光源，例如但不限于，白炽灯例如75瓦及250瓦灯、汞灯、卤素灯以及150瓦红外灯。该光能可为连续的或脉冲的。例如可以通过使用机械断路器中断该光线而实现脉冲照明，或者可以基于理想周期，使用电子器件对光源提供间断的周期能量。通常光诱导镀覆过程中施加到半导体晶片的光量可为400lx至10,000lx，或者例如500lx至7500lx。
通过使用光能照亮该半导体晶片的正面，在该正面发生镀覆。照射的光能在该半导体晶片中产生了电流。通过调整该光强度、电镀浴温度、初始晶片条件、掺杂水平及本领域技术人员知晓的其它参数，可控制该正面的镀覆速度。对于半导体晶片，100nm及更厚或者例如100nm至2μm的厚度的金属籽晶层通常是理想的，该精确的厚度取决于多种因素，例如应用、半导体尺寸、图案以及几何形状。
在另一个实施方式中，用于形成纳米多孔发射层的刻蚀组分与该金属镀覆配方可包含在独立的溶液中。将该晶片放入蚀刻溶液中，在此蚀刻溶液中处理晶片以形成基本上均匀的纳米多孔发射层，之后将其转移到独立的金属镀覆溶液进行金属镀覆。如果该晶片需被氧化以恢复原有的氧化物，则在刻蚀之前氧化该晶片。在另一替换实施方式中，可在一种组合物中合并该刻蚀组分与该氧化组分，同时在独立的溶液中镀覆该金属。该半导体正面氧化之后，如前所述向该半导体晶片施加阳极电势，该电势为从阳极至0的脉冲以选择性地刻蚀该半导体发射层的氧化部分，从而形成基本上均匀的纳米多孔层。在这个实施方式中，使用与前述相同的氟氢化物化合物源、氟化物盐及酸，并且用量也相同。此外，使用与前述相同的氧化剂并且用量相同。
之后，通过光诱导金属沉积在该基本上均匀的纳米多孔层上选择性地沉积金属籽晶层，通常为镍、钯、钴或银的金属籽晶层。如前所述，背面电势(整流器)被施加到该半导体晶片上。光线可以为连续的或脉冲的。如前所述，该半导体被浸入金属镀覆组合物中并且将光线施加到该半导体上。
可以使用常规的电解金属组合物。典型的电流密度为0.01A/dm2至2A/dm2，s或者例如0.05A/dm2至1A/dm2。特定的电流需求取决于所使用的该晶片的具体尺寸。使用的电镀工艺是常规的。合适的电解金属电镀浴可商业获得，也可以是文献中已公开的那些。商购的电解镍电镀浴的例子为从罗门哈斯电子材料有限公司获得的NIKALTM及NICKEL GLEAMTM系列的镍电解产品。其它合适的电解镍电镀浴的例子为US3,041,255中公开的Watts型镀浴。
通过前述实施方式镀覆金属籽晶层之后，可在该金属籽晶层上镀覆一种或多种附加金属层。这样的附加金属层可为铜或银。可以使用常规的金属电镀浴。如果附加的金属为铜，可在该铜上沉积锡预镀层(tin strike layer)以防止氧化。如果附加金属是银，可在该银上沉积银预镀层(silver strike layer)并且随后在该预镀层上沉积一附加银层。这样的附加金属层可通过使用常规电镀浴及工艺的化学镀、浸入、电解、光诱导金属镀覆而沉积。通常，这样的金属层范围在1μm至50μm，更具体地，从5μm至25μm。预镀层范围在0.25μm至2μm。如果电解沉积该附加金属层，通常电流密度为0.1A/dm2至3A/dm2，并且通常从1A/dm2至3A/dm2。总的电流需求取决于所使用的特定晶片尺寸。
用于附加金属层的这样的金属源可包括但不限于，金属卤化物，金属硝酸盐，金属羧酸盐例如醋酸盐、金属甲酸盐及金属葡糖酸盐，金属氨基酸复合物例如金属半胱氨酸复合物；金属烷基磺酸盐例如金属甲烷磺酸盐及金属乙烷磺酸盐；金属醇胺磺酸盐、金属甲苯磺酸盐以及金属酚磺酸盐；和金属氰化物。当该金属为银时，该金属盐通常不是卤化银，这是因为这些氯化银盐的溶解性有限。铜化合物的实施例包括但不限于，焦磷酸铜、葡糖酸铜、硫酸铜及氯化铜。锡化合物的实施例包括但不限于，氯化锡、硫酸锡及甲磺酸锡。可以使用金属化合物的混合物。这样的混合物可以是具有相同金属但不同化合物的金属化合物，例如硝酸银与银半胱氨酸复合物的混合物。
通常向电镀浴添加足够量的金属化合物以在镀覆组合物中提供0.1至150g/L的金属离子浓度。当金属离子为银离子时，电镀浴中的银离子浓度通常含量为2至40g/L。这样的金属化合物通常可从多种来源商购得，例如威斯康星州密尔沃基市的奥德里奇化学公司。商购的镀浴例子为COPPER GLEAMTMST 901及901A铜电镀浴以及ENLIGHTTM Silver Plate 620银电镀浴，均由马萨诸塞州马尔伯勒的罗门哈斯电子材料有限责任公司获得。商购的锡镀浴例子为SOLDERONTM锡电镀组合物及副产品，也可由罗门哈斯电子材料获得。
在金属电镀液中可使用多种多样的常规表面活性剂。可以使用阴离子的、阳离子的、两性的以及非离子的表面活性剂中的任一种。可以包括常规用量的表面活性剂。
该金属电镀浴可包含一种或多种附加的常规组分。这样的附加组分包括但不限于，电解质、缓冲剂、光亮剂、晶粒细化剂、鳌和剂、配位剂、还原剂、流平剂以及延性增强剂。这样的附加组分是本领域中公知的并且按常规用量使用。
该方法在半导体晶片正面的发射层表面形成基本上均匀的纳米多孔层。该纳米多孔层在该金属沉积物与该半导体晶片之间提供改善的附着性。另外，用来形成该纳米多孔层的工艺不会穿透该半导体晶片的发射层以至损坏该发射极、导致损害该镍籽晶层与该半导体晶片之间的欧姆接触。之后，可在金属籽晶层上沉积随后的金属层而不必担心附着失效，因此提高了包括金属化半导体的器件的可靠性。另外，该方法消除了对形成金属硅化物的需要以及硅化工艺中涉及的复杂步骤。
已经具体参考用于太阳能电池的硅晶片描述了该电化学刻蚀方法；然而，通过例如在所采用的光源能量方面的合理的必要改变，也可以使用除硅外的其它材料制备的光伏器件。
包含的以下实施例用于说明本发明的各个方面，而非意图限制本发明的范围。
实施例
实施例1
提供在其正面具有角锥状隆起的掺杂单晶硅晶片。该晶片在形成发射层的该晶片的正面上具有n+掺杂区。该晶片还具有在该发射层下方的PN结。该晶片的正面涂覆有由SiNx构成的抗反射层。该晶片的正面具有用于电流路径的图案，该图案穿过该抗反射层，暴露出该硅晶片的表面。每条电流路径横跨该晶片的整个长度。该些电流路径在该晶片的一端以及该晶片的中心处与母线结合。该晶片的背面为p+掺杂并且包含铝电极。
该晶片浸入1wt％的氢氟酸溶液以清洗该电流路径与母线。在室温下进行一分钟的清洗。用水漂净该晶片。除了从晶片上移除污染物，该氢氟酸溶液也从发射层的表面上移除了原有的氧化物。
之后，该掺杂的单晶硅晶片被浸入到包含ENLIGHTTM 1300镍氨基磺酸电镀液的电镀池中。该晶片背面的铝电极连接到整流器上，并且固体镍阳极用作镀与中的对电极。该晶片用作阴极并且该镍为阳极。该镀与、晶片及对电极全部电连接，并且施加1A/dm2的阴极电流持续一分钟。在整个镀覆周期中向该晶片施加人工光线。该光源为250瓦卤素灯。镀覆温度范围为从30℃至50℃。在该电流路径与该母线上沉积300nm的镍籽晶层。
之后，该晶片被放入到包含COPPER GLEAMTM 125电解铜电镀浴(可从罗门哈斯电子材料获得)的电解电镀池中。该晶片背面的铝电极连接到整流器并且磷铜阳极用作镀浴中的对电极。该晶片用作阴极。该镀浴、晶片及对电极全部电连接，并且施加1.5A/dm2的阴极电流持续14分钟以便在每个电流路径及母线上的镍籽晶层上沉积6-10μm的铜层。在整个电镀中再次向该晶片施加人工光线。该光源为250瓦卤素灯。镀覆温度范围为从20℃至50℃。
从该电镀池取出该晶片，并检测该金属层与该电流路径及母线的附着性。使用ASTM D3359-97标准胶带测试以检测该金属层的附着性。尽管母线上的金属层没有剥落，但电流路径上的全部金属层均从晶片上剥落。镍与硅晶片界面间的附着性不合格。
实施例2
除了在镍籽晶层上电镀银而非铜之外，重复上面在实施例1中描述的方法。使用ENLIGHTTM Silver Plate 620银电镀浴镀覆银。电流密度为1.5A/dm2并且镀覆10分钟结束。在整个镀覆中也将人工光线施加到该晶片上。光源为250瓦卤素灯。镀覆温度范围为20℃至40℃。在该镍上沉积8-10μm的银层。
使用ASTM D3359-97标准胶带测试以检测该金属层的附着性。在全部电流路径以及母线上该镍与该硅晶片之间界面的附着性不合格。
实施例3
提供与前面实施例1相同类型的单晶晶片。将该晶片放置到金属电镀支架上，该背面铝电极与该金属电镀支架直接接触。沿该晶片的圆周密封该电池与该支架之间的界面，以尽可能减少该电池背面与电镀支架之间的溶液渗透。在阳极循环中，整流器的电流流过该支架并通过该背面接触进入该电池。
之后，使用5wt％的过氧化氢水溶液氧化该电流路径与母线，以确保该硅表面被氧化。之后，将前面段落中记载的装在支架上的晶片浸入电镀池内的水性组合物中，该组合物包含来自氨基磺酸镍盐的10g/L的镍离子、45g/L的氟化氢钠以及15g/L的氨基磺酸。该带有晶片的支架被连接到整流器，并且铂线被用作对电极。该水性组合物、晶片以及铂线彼此电连接。在该晶片上施加电流密度为0.2A/dm2的阳极电流达30秒。该水性组合物为室温。
在刻蚀了该电流路径与母线以形成基本上均匀的纳米多孔层之后，向该晶片施加人工光线并且反转该整流器的极性，以使该电池为阴极而该铂电极为阳极。该光源为250瓦的卤素灯。电流密度保持在0.1A/dm2，并在该蚀刻后的电流路径与母线上镀覆100nm-500nm的镍籽晶层。持续30秒完成该光诱导镀覆。
之后，将镀镍晶片放置到包含ENLIGHT 420电解铜电镀浴(可从罗门哈斯电子材料获得)的电解电镀池中。该晶片背面的铝电极连接到整流器，并且铜阳极用作镀浴中的对电极。该晶片用作阴极并且该铂线为阳极。该镀浴、晶片及对电极均电连接，并且施加2A/dm2的阴极电流达14分钟以在每个电流路径与母线的镍籽晶层上沉积6-10μm的铜层。在镀覆过程中，再次向该晶片施加人工光线。该光源为250瓦卤素灯。镀覆温度范围为20℃至50℃。
从该电镀池中取出该晶片并检测该金属层与该电流路径及母线的附着性。使用ASTM D3359-97标准胶带测试以检测该金属层的附着性。即便在镍与硅的界面，也没有任何金属位于胶带上的可见证据、或者金属层从该晶片上分离的任何迹象。
实施例4
除了在镍籽晶层上镀覆银而非铜之外，重复上面在实施例3中描述的方法。使用具有银离子浓度为1g/L的ENLIGHTTM Silver Plate 620电镀浴的银预镀电镀液在镍上镀覆银，随后使用ENLIGHTTM Silver Plate 620电镀浴在该银预镀物上镀覆银层。在该预镀溶液中施加30秒至1分钟的2至2.5V电压，之后立即将该晶片转移到另一银镀浴中，在这里以2A/dm2镀覆10分钟。人工光源为250瓦卤素灯。镀覆温度范围为20℃至40℃。在该镍上沉积8-10μm的银层。
使用ASTM D3359-97标准胶带测试以检测该金属层的附着性。在该电流路径与母线上的所有金属沉积物均保持完整无缺。即便在镍与硅的界面，也没有任何金属位于胶带上的可见证据、或者金属层从该晶片上分离的任何迹象。
实施例5
将与实施例1中描述的相同类型的单晶晶片按照实施例3的描述进行装架。
之后，将该晶片浸入电镀槽中的水性组合物中，其包含15g/L的氟氢化钠与30g/L的氨基磺酸。该带有晶片的支架被连接到整流器，并且铂线被用作对电极。该水性组合物、晶片以及铂线均彼此电连接。该组合物被适当搅拌并保持室温。最初，在1.2V下向该晶片施加0.1A/dm2的阳极电流持续二秒，之后关断该电流1秒。重复该阳极至0的电流脉冲达30个周期。蚀刻该电流路径与母线以形成基本上均匀的纳米多孔发射层之后，从该水性组合物中取出该电池并使用去离子水漂洗。
将该掺杂的单晶硅晶片装架，之后将其浸入包含ENLIGHTTM 1300电解镍电镀化学制剂的电镀池中。具有晶片的该支架被连接至整流器，固体镍阳极用作该镀浴中的对电极。该晶片用作阴极。该镀浴、晶片及对电极均电连接，并且施加1A/dm2的阴极电流持续1分钟。在整个镀覆周期，向该晶片施加人工光线。该光源为250瓦卤素灯。镀覆温度范围为30℃至50℃。持续镀覆直至在该电流路径与母线上沉积300nm的镍籽晶层。
之后，将镀镍晶片放置到包含ENLIGHT 420电解铜电镀浴的电解电镀池中。带有晶片的支架被连接至整流器，并且铜阳极用作电解浴中的对电极。该镀浴、晶片及对电极均电连接，并且施加2A/dm2的阴极电流达14分钟以在每个电流路径与母线上的镍籽晶层上沉积6-10μm的铜层。在镀覆过程中，再次向该晶片施加人工光线。该光源为250瓦卤素灯。镀覆温度范围为20℃至50℃。
从该电镀池中取出该晶片并检测该金属层与该电流路径及母线的附着性。使用ASTM D3359-97标准胶带测试以检测该金属层的附着性。尽管母线上的金属层没有剥离，但该电流路径上的一些零散区域从该晶片上剥离。发生附着失效的位置是该镍与该晶片硅之间的界面。
实施例6
除了多孔整流循环的次数从30增加到45之外，重复该实施例5的方法。所有其它的制备与条件均相同。
从该电镀池中取出该晶片并检测该金属层与该电流路径及母线的附着性。使用ASTM D3359-97标准胶带测试以检测该金属层的附着性。在该电流路径与母线上的所有金属沉积物均保持完整无缺。即便在镍与硅的界面，也没有任何金属位于胶带上的可见证据、或者金属层从该晶片上分离的任何迹象。
实施例7
除了多孔整流循环的次数从30增加到60之外，重复该实施例5的方法。所有其它的制备与条件均相同。
从该电镀池中取出该晶片并检测该金属层与该电流路径及母线的附着性。使用ASTM D3359-97标准胶带测试以检测该金属层的附着性。在该电流路径与母线上的所有金属沉积物均保持完整无缺。即便在镍与硅的界面，也没有任何金属位于胶带上的可见证据、或者金属层从该晶片上分离的任何迹象。
实施例8
重复实施例5中的方法直至在刻蚀溶液中形成该多孔硅层。
之后，使用AMRAY 1910二次电子显微镜检查该发射层。在该发射层的角锥状结构的表面上形成了基本上均匀的纳米多孔层。图1是一个角锥状结构表面的170,000倍SEM图。如图1所示及矩形框中所说明的，在该发射层角锥状结构的表面上形成了深度为61.2nm(方框的左上角至右下角)的纳米多孔层。该方框的宽度经测量为42.9nm(从左至右)并且该方框的高度经测量为43.7nm(从上至下)。
实施例9
重复实施例7中的方法直至在刻蚀溶液中形成该多孔硅层。
另外，在纳米孔形成之前使用嘉德工程有限公司(Jandel Engineering Ltd.)的Model HM20测得该发射层的表面电阻(ρ0)为17欧姆/平方。除了该阳极电流至0的电流脉冲完成60个循环之外，用与前述相同的工艺完成该纳米孔的形成。纳米孔形成之后，测量该发射层的表面电阻(ρ1)并确定其为23欧姆/平方。该发射层表面电阻增加了6欧姆/平方或39％，并在纳米多孔发射层表面上执行金属镀覆的范围之内，以便在该发射层上镀覆的金属层具有良好的附着性。
之后，使用AMRAY 1910二次电子显微镜检查该发射层。在该发射层的角锥状结构的表面上形成了基本上均匀的纳米多孔层。图2是一个角锥状结构表面的100,000倍SEM图。如图2所示，及矩形框中所说明的，在该发射层角锥状结构的表面上形成了深度为104nm(方框的左上角至右下角)的纳米多孔层。该方框的宽度经测量为55.7nm(从左至右)并且该方框的高度经测量为88.3nm(从上至下)。
实施例10
重复实施例6中的方法直至在刻蚀溶液中形成该多孔硅层。
除了该阳极电流至0的电流脉冲完成45个循环之外，用与前述相同的工艺完成该纳米孔的形成。之后，使用AMRAY 1910二次电子显微镜检查该发射层。在该发射层的角锥状结构表面上形成了基本上均匀的纳米多孔层。图3是一个角锥状结构表面的75,000倍SEM图。如图3所示，及矩形框中所说明的，在该发射层角锥状结构的表面上形成了深度为80.9nm(方框的左上角至右下角)的纳米多孔层。该方框的宽度经测量为43.2nm(从左至右)并且该方框的高度经测量为68.4nm(从上至下)。

Claims (10)

1.一种改善金属在半导体晶片上的附着性的方法，所述方法包括：
a)提供半导体晶片，所述半导体晶片包括包含氧化的发射层的正面、背面及PN结；
b)使该半导体晶片与组合物接触，该组合物包含一种或多种氟氢化物源、一种或多种氟化物盐或其混合物以及一种或多种金属离子源；
c)在该组合物中产生电流；
d)施加预定时间的阳极电流，随后关闭该阳极电流一段预定时间，并重复该循环以在该半导体晶片的氧化的发射层上形成纳米多孔层；以及
e)施加阴极电流及光线以在该纳米多孔层上沉积金属。
2.权利要求1中的方法，其特征在于，所述氟氢化物源选自碱金属的氟氢化物、氟化铵、氟氢化铵、氟硼酸盐、氟硼酸、氟氢化锡、氟氢化锑、四氟硼酸四丁铵、六氟化铝以及脂族胺、芳香胺与含氮杂环化合物的季盐。
3.权利要求1中的方法，进一步包括选自氨基磺酸、磺酸、无机酸、氨基酸及羧酸中一种或多种的酸。
4.权利要求1中的方法，其特征在于，所述金属离子为镍离子、钯离子、钴离子或银离子。
5.权利要求1的方法，其特征在于，所述金属为镍、钯、钴或银。
6.一种改善金属在半导体晶片上的附着性的方法，所述方法包括：
a)提供半导体晶片，所述半导体晶片包括包含氧化的发射层的正面、背面及PN结；
b)使该半导体晶片与组合物接触，该组合物包含一种或多种氟氢化物源、一种或多种氟化物盐源或它们的混合物；
c)在该组合物中产生电流；
d)施加预定时间的阳极电流，随后关闭该阳极电流一段预定时间，并重复该循环以在该半导体晶片的氧化的发射层上形成纳米多孔层；以及
e)使该半导体晶片与金属镀覆溶液接触；以及
f)在该金属镀覆溶液中产生电流以在该纳米多孔发射层上沉积金属。
7.权利要求6的方法，其特征在于，所述金属为镍。
8.权利要求7的方法，进一步包括在所述镍上沉积铜或银。
9.权利要求8的方法，进一步包括沉积所述铜的锡预镀物。
10.权利要求8的方法，进一步包括在所述银上沉积银预镀物。
CN201110463350.8A 2010-12-13 2011-12-13 半导体的电化学蚀刻 Expired - Fee Related CN102623324B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US42259710P 2010-12-13 2010-12-13
US61/422,597 2010-12-13

Publications (2)

Publication Number Publication Date
CN102623324A CN102623324A (zh) 2012-08-01
CN102623324B true CN102623324B (zh) 2014-12-10

Family

ID=45497721

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110463350.8A Expired - Fee Related CN102623324B (zh) 2010-12-13 2011-12-13 半导体的电化学蚀刻

Country Status (7)

Country Link
US (2) US8603314B2 (zh)
EP (1) EP2463410B1 (zh)
JP (1) JP5868155B2 (zh)
KR (1) KR20120065958A (zh)
CN (1) CN102623324B (zh)
SG (1) SG182081A1 (zh)
TW (1) TWI493615B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8969122B2 (en) * 2011-06-14 2015-03-03 International Business Machines Corporation Processes for uniform metal semiconductor alloy formation for front side contact metallization and photovoltaic device formed therefrom
US9815082B2 (en) * 2013-03-15 2017-11-14 President And Fellows Of Harvard College Surface wetting method
JP6545585B2 (ja) * 2014-10-16 2019-07-17 株式会社荏原製作所 基板ホルダおよびめっき装置
WO2017112880A1 (en) * 2015-12-22 2017-06-29 William Marsh Rice University Formation of porous silicon materials with copper-containing pores
JP6859150B2 (ja) * 2017-03-22 2021-04-14 株式会社荏原製作所 めっき装置及びめっき槽構成の決定方法
EP3438330B1 (de) * 2017-08-03 2024-04-17 Groz-Beckert KG Textilmaschinenwerkzeugteil und verfahren zur herstellung eines textilwerkzeugs
CN110148581B (zh) * 2018-02-10 2022-05-17 姜富帅 一种金属-半导体的金属化工艺及方法
CN109770438B (zh) * 2019-03-25 2023-07-25 云南中烟工业有限责任公司 一种镀膜硅基电子烟雾化芯片及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1436879A (zh) * 2003-02-27 2003-08-20 复旦大学 发光多孔硅材料的制备方法
WO2007058603A1 (en) * 2005-11-18 2007-05-24 Replisaurus Technologies Ab Method of forming a multilayer structure
CN101055900A (zh) * 2006-04-10 2007-10-17 上海太阳能科技有限公司 硅太阳电池
WO2009113874A2 (en) * 2008-03-14 2009-09-17 Norut Narvik As Method for texturing silicon surfaces and wafers thereof
CN101673785A (zh) * 2009-09-25 2010-03-17 上海大学 硅基太阳能电池表面嵌入式多孔硅结构减反射膜的制备方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3041255A (en) 1960-03-22 1962-06-26 Metal & Thermit Corp Electrodeposition of bright nickel
US3607480A (en) * 1968-12-30 1971-09-21 Texas Instruments Inc Process for etching composite layered structures including a layer of fluoride-etchable silicon nitride and a layer of silicon dioxide
US4369099A (en) * 1981-01-08 1983-01-18 Bell Telephone Laboratories, Incorporated Photoelectrochemical etching of semiconductors
JPS5884965A (ja) * 1981-11-13 1983-05-21 モ−ビル・ソラ−・エナ−ジ−・コ−ポレ−ション ニツケルめつき法
GB8515532D0 (en) 1985-06-19 1985-07-24 Standard Telephones Cables Ltd Surface alloys treatment
EP0563625A3 (en) * 1992-04-03 1994-05-25 Ibm Immersion scanning system for fabricating porous silicon films and devices
US5543333A (en) 1993-09-30 1996-08-06 Siemens Solar Gmbh Method for manufacturing a solar cell having combined metallization
US5599520A (en) 1994-11-03 1997-02-04 Garces; Juan M. Synthesis of crystalline porous solids in ammonia
US6277662B1 (en) * 1999-06-03 2001-08-21 Seiichi Nagata Silicon substrate and forming method thereof
EP1132952B1 (en) * 2000-03-10 2016-11-23 Imec Method for the formation and lift-off of porous silicon layers
JP3530149B2 (ja) * 2001-05-21 2004-05-24 新光電気工業株式会社 配線基板の製造方法及び半導体装置
US6787450B2 (en) 2002-05-29 2004-09-07 Micron Technology, Inc. High aspect ratio fill method and resulting structure
US7400395B2 (en) 2002-06-12 2008-07-15 Intel Corporation Metal coated nanocrystalline silicon as an active surface enhanced raman spectroscopy (SERS) substrate
US7192860B2 (en) * 2002-06-20 2007-03-20 Honeywell International Inc. Highly selective silicon oxide etching compositions
US7399365B2 (en) 2003-04-18 2008-07-15 Ekc Technology, Inc. Aqueous fluoride compositions for cleaning semiconductor devices
CA2525064C (en) * 2003-05-12 2013-01-08 Arkema Inc. High purity electrolytic sulfonic acid solutions
US7407689B2 (en) * 2003-06-26 2008-08-05 Atotech Deutschland Gmbh Aqueous acidic immersion plating solutions and methods for plating on aluminum and aluminum alloys
JP2005105409A (ja) * 2003-09-08 2005-04-21 Rikogaku Shinkokai 多孔質シリコン構造体の製造方法および金属担持多孔質シリコンの製造方法
US7368045B2 (en) * 2005-01-27 2008-05-06 International Business Machines Corporation Gate stack engineering by electrochemical processing utilizing through-gate-dielectric current flow
US20070256937A1 (en) * 2006-05-04 2007-11-08 International Business Machines Corporation Apparatus and method for electrochemical processing of thin films on resistive substrates
US20090139868A1 (en) * 2007-12-03 2009-06-04 Palo Alto Research Center Incorporated Method of Forming Conductive Lines and Similar Features
JP2009147336A (ja) * 2007-12-12 2009-07-02 Rohm & Haas Electronic Materials Llc 密着性の促進
TWI351771B (en) * 2007-12-31 2011-11-01 Sino American Silicon Prod Inc Solar cell
US20090188553A1 (en) * 2008-01-25 2009-07-30 Emat Technology, Llc Methods of fabricating solar-cell structures and resulting solar-cell structures
TW200952184A (en) * 2008-06-03 2009-12-16 Univ Nat Taiwan Structure of mixed type heterojunction thin film solar cells and its manufacturing method
TWI473312B (zh) * 2008-06-06 2015-02-11 Dc Solar Corp 大面積染料敏化太陽能電池及其電化學製造方法
EP2141750B1 (en) * 2008-07-02 2013-10-16 Rohm and Haas Electronic Materials LLC Method of light induced plating on semiconductors
AU2008359970A1 (en) * 2008-07-28 2010-02-04 Day4 Energy Inc. Crystalline silicon PV cell with selective emitter produced with low temperature precision etch back and passivation process
EP2157209B1 (en) * 2008-07-31 2014-10-22 Rohm and Haas Electronic Materials LLC Inhibiting Background Plating
US8003164B2 (en) * 2008-09-19 2011-08-23 Guardian Industries Corp. Method of making a scratch-and etch-resistant coated glass article
JP2012511100A (ja) 2008-12-08 2012-05-17 ユニバーシティ オブ サウス オーストラリア ナノ多孔性材料の形成
US8906218B2 (en) * 2010-05-05 2014-12-09 Solexel, Inc. Apparatus and methods for uniformly forming porous semiconductor on a substrate
US8329046B2 (en) 2009-02-05 2012-12-11 Asia Union Electronic Chemical Corporation Methods for damage etch and texturing of silicon single crystal substrates
DE102009008152A1 (de) * 2009-02-09 2010-08-19 Nb Technologies Gmbh Siliziumsolarzelle
BRPI1007989A2 (pt) * 2009-02-25 2016-03-01 Avantor Performance Mat Inc composição multiuso de limpeza de microeletrônicos á base de solvente orgânico ácido
US20120231326A1 (en) * 2009-10-30 2012-09-13 Lockheed Martin Corporation Structured silicon battery anodes
JP5734734B2 (ja) * 2010-05-18 2015-06-17 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ 半導体上に電流トラックを形成する方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1436879A (zh) * 2003-02-27 2003-08-20 复旦大学 发光多孔硅材料的制备方法
WO2007058603A1 (en) * 2005-11-18 2007-05-24 Replisaurus Technologies Ab Method of forming a multilayer structure
CN101055900A (zh) * 2006-04-10 2007-10-17 上海太阳能科技有限公司 硅太阳电池
WO2009113874A2 (en) * 2008-03-14 2009-09-17 Norut Narvik As Method for texturing silicon surfaces and wafers thereof
CN101673785A (zh) * 2009-09-25 2010-03-17 上海大学 硅基太阳能电池表面嵌入式多孔硅结构减反射膜的制备方法

Also Published As

Publication number Publication date
EP2463410B1 (en) 2018-07-04
SG182081A1 (en) 2012-07-30
EP2463410A2 (en) 2012-06-13
US20120184098A1 (en) 2012-07-19
US9076657B2 (en) 2015-07-07
JP2012126999A (ja) 2012-07-05
US20130288476A1 (en) 2013-10-31
KR20120065958A (ko) 2012-06-21
US8603314B2 (en) 2013-12-10
TW201246352A (en) 2012-11-16
JP5868155B2 (ja) 2016-02-24
TWI493615B (zh) 2015-07-21
EP2463410A3 (en) 2016-11-16
CN102623324A (zh) 2012-08-01

Similar Documents

Publication Publication Date Title
CN102623324B (zh) 半导体的电化学蚀刻
KR101578035B1 (ko) 반도체 상에서의 광 유도 플레이팅 방법
JP5996244B2 (ja) 半導体上の銅のめっき
CN101257059B (zh) 一种电化学沉积太阳能电池金属电极的方法
TWI481743B (zh) 於矽光伏打電池上之金屬的光誘鍍敷
TWI575118B (zh) 於ｐｈ敏感應用之金屬鍍覆
US9783901B2 (en) Electroplating of metals on conductive oxide substrates
KR20130091290A (ko) 금속 부착을 개선하기 위한 활성화 공정
TWI490376B (zh) 高速銅鍍敷之方法
TW201019491A (en) Method for producing metal electrodes on solar cells through electroplating

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141210

Termination date: 20201213