CN102610629B - 半导体结构 - Google Patents
半导体结构 Download PDFInfo
- Publication number
- CN102610629B CN102610629B CN201210066797.6A CN201210066797A CN102610629B CN 102610629 B CN102610629 B CN 102610629B CN 201210066797 A CN201210066797 A CN 201210066797A CN 102610629 B CN102610629 B CN 102610629B
- Authority
- CN
- China
- Prior art keywords
- layer
- transparency conducting
- metal level
- common electrode
- conducting layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 239000010410 layer Substances 0.000 claims description 258
- 239000002184 metal Substances 0.000 claims description 141
- 239000011241 protective layer Substances 0.000 claims description 41
- 230000004888 barrier function Effects 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 21
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 239000003990 capacitor Substances 0.000 claims description 10
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 210000002858 crystal cell Anatomy 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
Images
Abstract
本发明有关于一种半导体结构，共用电极与栅极之间具有水平间距，以避免外来的光线被共用电极反射至栅极上的通道层。本发明的半导体结构提供与共用电极直接接触的透明导电层以维持电容值，且由于透明导电层不会反射外来的光线，故不会有光漏电的情形。
Description
技术领域
本发明是有关于一种半导体结构，且特别是有关于一种薄膜晶体管的半导体结构。
背景技术
液晶显示器(Liquid Crystal Display,LCD)主要包含薄膜晶体管基板、彩色滤光片与多个液晶单元。薄膜晶体管阵列基板是由多个像素结构(pixel structure)所组成，且每一像素结构对应至一液晶单元。薄膜晶体管基板具有扫描线(scanline)、像素电极(pixel electrode)和开关(switch)。其中，开关具有栅极、源极、和漏极，分别电性连接至扫描线、数据线(data line)和像素电极。
一般而言，像素的开口率(aperture ratio)直接影响背光源的利用和液晶显示器亮度。在电容结构设计中，是利用共用电极线当作电容结构的下电极，且像素电极当作电容结构的上电极覆盖部份的共用电极线所构成的，即可称为电容在共用电极上(Cst on common)，且因共用电极线与栅极位于不同的介电层上，并且共用电极线会与栅极电极部份重叠，当栅极电极上方存在有半导体层使得介电层覆盖栅极电极与半导体层时，会于介电层的侧边形成一倾斜面。当部份共用电极线位于介电层的侧边时，会使得部份共用电极具有一倾斜面。但由于共用电极线为金属层，共用电极线的倾斜面会反射来自背光模块的光线，这些光线若是反射进入半导体层，则会造成光漏电而使得产品出现串音(crosstalk)的情形。
发明内容
因此本发明的目的就是在提供一种半导体结构，用以解决因共用电极反射光线至通道层而造成光漏电的问题。
依照本发明一实施例，提出一种半导体结构，包含一基板、一第一金属层、一介电层、一通道层、一第二金属层、一保护层、一第三金属层、一绝缘层、一第一透明导电层与一第二透明导电层。第一金属层设置于基板上，第一金属层包含一栅极。介电层设置于基板与栅极上。通道层设置于栅极上方的介电层上。第二金属层设置于介电层与通道层上，第二金属层包含一漏极与一源极。保护层设置于介电层、第二金属层与通道层上。第三金属层设置于保护层上，第三金属层包含共用电极，共用电极与栅极之间具有一水平间距。绝缘层设置于第三金属层与保护层上。第一透明导电层设置于保护层与绝缘层之间，并与第三金属层直接接触，其中第一透明导电层部分位于栅极上，第一透明导电层具有一开口，以露出通道层，其中共用电极与第一透明导电层构成一电容电极。第三金属层与第一透明导电层构成一电容上电极。第二透明导电层设置于绝缘层之上，连接于漏极。共用电极与第一透明导电层位于第二金属层上，且电容电极与第二金属层构成一电容。第二透明导电层部分位于共用电极与第一透明导电层上，且电容电极与第二透明导电层构成一附加电容。
部分的第一透明导电层位于第三金属层与绝缘层之间。或者，部分的第一透明导电层位于第三金属层与保护层之间。共用电极与栅极之间的水平间距可为至少3.5微米。第一金属层还包含一扫描线，栅极与扫描线相连，部分的共用电极与扫描线重叠。位于扫描线上的该部分共用电极的宽度实质上大于扫描线的宽度。第一透明导电层从第三金属层向通道层延伸。
本发明的另一态样为一种半导体结构的制作方法，包含形成一第一金属层于一基板上，以定义一栅极；形成一介电层于第一金属层与基板上；形成一通道层于介电层上，其中通道层位于部分的栅极上；形成一第二金属层于介电层上，以定义一源极与一漏极；形成一保护层于第二金属层、通道层与介电层上，其中保护层位于第二金属层上；形成一第三金属层于保护层上，以定义一共用电极，共用电极与栅极之间具有一水平间距；形成一第一透明导电层，第一透明导电层直接接触共用电极，第一透明导电层具有一开口，以露出通道层，共用电极与第一透明导电层构成一电容上电极；形成一绝缘层于第三金属层、第一透明导电层与保护层上；以及形成一第二透明导电层于绝缘层上，且第二透明导电层连接于漏极。共用电极与第一透明导电层位于第二金属层上，且电容电极与第二金属层构成一电容。第二透明导电层部分位于共用电极与第一透明导电层上，且电容电极与第二透明导电层构成一附加电容。
第一透明导电层位于绝缘层与保护层之间。部分的第一透明导电层位于第三金属层与保护层之间。或者，部分的第一透明导电层位于绝缘层与第三金属层之间。形成第一金属层的步骤还包含定义一扫描线，栅极连接扫描线，部分的共用电极与扫描线重叠。其中位于扫描线上的该部分共用电极的宽度实质上大于扫描线的宽度。第一透明导电层从共用电极向通道层延伸。共用电极与栅极之间的水平间距为至少3.5微米。
共用电极与栅极之间具有水平间距，以避免来自背光模块的光线被共用电极反射向栅极上的通道层。本发明提供与共用电极直接接触的透明导电层以维持电容值，且由于透明导电层不会反射来自背光模块的光线，故不会有光漏电的情形。
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附图式的详细说明如下。
附图说明
图1绘示本发明的半导体结构一实施例的局部上视图；
图2为沿图1的线段A-A’的剖面图；
图3为沿图1的线段B-B’的剖面图；
图4A至图4F是绘示图1中的半导体结构的制作方法的流程图；
图5与图6分别绘示本发明的半导体结构另一实施例的剖面图；
图7A至图7F是绘示图5中的半导体结构的制作方法的流程图。
其中，附图标记：
100：半导体结构 158：接触窗垫
110：基板 160：保护层
120：第一金属层 170：第三金属层
122：栅极 172：共用电极
124：扫描线 174：开口
130：介电层 180：绝缘层
140：通道层 190：第一透明导电层
150：第二金属层 192：开口
152：漏极 200：第二透明导电层
154：源极 d：水平间距
156：数据线 w1、w2：宽度
具体实施方式
以下将以图式及详细说明清楚说明本发明的精神，任何所属技术领域中具有通常知识者在了解本发明的较佳实施例后，当可由本发明所教示的技术，加以改变及修饰，其并不脱离本发明的精神与范围。
同时参照图1至图3，图1绘示本发明的半导体结构一实施例的局部上视图。图2为沿图1的线段A-A’的剖面图，图3为沿图1的线段B-B’的剖面图。
半导体结构100包含有基板110、第一金属层120、介电层130、通道层140、第二金属层150、保护层160、第三金属层170、绝缘层180、第一透明导电层190，以及第二透明导电层200。其中第一金属层120设置于基板110上，第一金属层120包含栅极122。介电层130设置在基板110与第一金属层120上。通道层140设置在介电层130上，且通道层140位于部份的栅极122上。第二金属层150设置于介电层130与通道层140上，第二金属层150包含漏极152与源极154。保护层160设置于介电层130、第二金属层150与通道层140上。第三金属层170设置于保护层160上，第三金属层170包含共用电极172，共用电极172与栅极122之间具有一水平间距d。绝缘层180设置于第三金属层170与保护层160上。第一透明导电层190设置于保护层160与绝缘层180之间，并与第三金属层170直接接触。第一透明导电层190部分位于第一金属层120的栅极122上。部分的第一透明导电层190位于第三金属层170的共用电极172与绝缘层180之间。第一透明导电层190具有开口192以露出通道层140。第二透明导电层200设置于绝缘层180之上，并与漏极152连接。
为了避免来自背光模块的光线被第三金属层170反射至通道层140，第三金属层170设置于相隔栅极122一水平间距d的距离，水平间距d为至少3.5微米。又因为希望不牺牲像素的开口率，故改以减少第三金属层170面积的方式，使第三金属层170与栅极122之间相隔水平间距d。同时为了避免电容值因第三金属层170的面积减少而降低，本发明在第三金属层170上方设置第一透明导电层190，第一透明导电层190直接与第三金属层170接触，并从第三金属层170延伸至与部分与栅极122重叠。第二透明导电层200、第二金属层150、第一透明导电层190与第三金属层170会形成电容。更具体地说，第二金属层150的漏极152与源极154、第一透明导电层190与第三金属层170形成一电容，换句话说，利用第三金属层170与其上方设置第一透明导电层190当作电容电极的上电极，且第二金属层150的漏极152与源极154当作电容电极的下电极；除此之外，第二透明导电层200、第一透明导电层190与第三金属层170形成一附加电容，亦即利用第二透明导电层200当作附加电容电极的上电极，且于第三金属层170上方设置第一透明导电层190当作附加电容电极的下电极。
参照图4A至图4F，其绘示图1中的半导体结构的制作方法的流程图，以下说明请同时参照图2与图3。首先，形成第一金属层120于基板110上，其中第一金属层120包含栅极122以及扫描线124，而栅极122与扫描线124连接。再形成介电层130(见图2)于第一金属层120与基板110上。接着，如图4B所示，形成通道层140于介电层130上，其中通道层140位于部分的栅极122上。通道层140为半导体层，且通道层140的面积略小于栅极122的面积。
请参照图4C，形成第二金属层150于介电层130上，第二金属层150包含漏极152与源极154。第二金属层150还包含数据线156，数据线156实质上垂直于扫描线124，源极154连接数据线156。第二金属层150还包含接触窗垫158，接触窗垫158连接漏极152。部分漏极152与部分源极154位于通道层140上。再形成保护层160(见图3)于介电层130、通道层140与第二金属层150上。
请参照图4D，形成第三金属层170于保护层160上。第三金属层170包含共用电极172，共用电极172位于在栅极122和通道层140上方具有开口174以使共用电极172不与栅极122重叠，并且共用电极172与栅极122之间具有水平间距d。部分的共用电极172与扫描线124重叠，位于扫描线124上的部分共用电极172的宽度w1实质上大于扫描线124的宽度w2。
请参照图4E，形成第一透明导电层190于栅极122外围的共用电极172以及保护层160上，其中第一透明导电层190与共用电极172直接接触，第一透明导电层190呈现框形，第一透明导电层190具有开口192，使通道层140外露于开口192，第一透明导电层190的开口192面积小于共用电极172的开口174面积，使得第一透明导电层190围绕通道层140设置，并且第一透明导电层190的外缘连接共用电极172，第一透明导电层190从共用电极172向通道层140延伸。接着再形成绝缘层180(见图3)于第一透明导电层190、第三金属层170与保护层160上。
请参照图4F，形成第二透明导电层200于绝缘层180上，第二透明导电层200作为像素电极，第二透明导电层200通过接触窗垫158与漏极152连接。
共用电极172与栅极122之间具有水平间距d，以避免来自背光模块的光线被共用电极172反射至栅极122上的通道层140。本发明增加与共用电极172直接接触的第一透明导电层190以维持电容值，且由于第一透明导电层190不会反射来自背光模块的光线，故不会有光漏电的情形。
参照图5与图6，其绘示本发明的半导体结构另一实施例的剖面图。图5为沿图7F的线段A-A’的剖面图，图6为沿图7F的线段B-B’的剖面图。半导体结构100包含有基板110、第一金属层120、介电层130、通道层140、第二金属层150、保护层160、第三金属层170、绝缘层180、第一透明导电层190与第二透明导电层200。其中第一金属层120设置于基板110上，第一金属层120包含栅极122。介电层130设置在基板110与第一金属层120上。通道层140设置在介电层130上，且通道层140位于部份的栅极122上。
第二金属层150设置于介电层130与通道层140上，第二金属层150包含漏极与源极。保护层160设置于介电层130、第二金属层150与通道层140上。
第一透明导电层190设置于保护层160上，第一透明导电层190部分位于第一金属层120的栅极122上。第一透明导电层190具有开口192以露出通道层140。第三金属层170设置于第一透明导电层190与保护层160上，第三金属层170包含共用电极172，共用电极172与栅极122之间具有一水平间距d。部分的第一透明导电层190位于第三金属层170的共用电极172与保护层160之间。接着绝缘层180设置于第三金属层170、第一透明导电层190与保护层160上。最后第二透明导电层200设置于绝缘层180之上。
第三金属层170设置于相隔栅极122一水平间距d，水平间距d为至少3.5微米，以避免背光模块的光线被第三金属层170反射至通道层140。同时为了避免电容值因第三金属层170的面积减少而降低，本发明在第三金属层170下方设置第一透明导电层190，第一透明导电层190直接与第三金属层170接触，并从第三金属层170延伸至部分与栅极122重叠。第二透明导电层200、第二金属层150、第一透明导电层190与第三金属层170会形成电容。更具体地说，利用第二金属层150的漏极152与源极154、第一透明导电层190与第三金属层170形成一电容，换句话说，第三金属层170下方设置第一透明导电层190当作电容电极的上电极，且第二金属层150的漏极152与源极154当作电容电极的下电极；除此之外，第二透明导电层200、第一透明导电层190与第三金属层170形成一附加电容，亦即利用第二透明导电层200当作附加电容电极的上电极，且于第三金属层170下方设置第一透明导电层190作为附加电容电极的下电极。
接着，同时再参照图7A至图7F，其绘示图5中的半导体结构的制作方法的流程图。首先，形成第一金属层120于基板110上，其中第一金属层120包含栅极122以及扫描线124，而栅极122与扫描线124连接。再形成介电层130(见图5)于第一金属层120与基板110上。接着，如图7B所示，形成通道层140于介电层130上，其中通道层140位于部分的栅极122上。通道层140为半导体层，且通道层140的面积略小于栅极122的面积。
请参照图7C，形成第二金属层150于介电层130上，第二金属层150包含漏极152与源极154。第二金属层150还包含数据线156，数据线156实质上垂直于扫描线124，源极154连接数据线156。第二金属层150还包含接触窗垫158，接触窗垫158连接漏极152。部分漏极152与部分源极154位于通道层140上。再形成保护层160(见图5)于介电层130、通道层140与第二金属层150上。
请参照图7D，形成第一透明导电层190于保护层160上。第一透明导电层190呈现框形，第一透明导电层190具有开口192，使通道层140外露于开口192，且第一透明导电层190围绕通道层140设置。
请参照图7E，形成第三金属层170于保护层160与第一透明导电层190上。第三金属层170包含共用电极172，其中共用电极172具有开口174，共用电极172的开口174面积大于第一透明导电层190的开口192面积，以使共用电极172暴露出部分第一透明导电层190，并且共用电极172与第一透明导电层190的外缘直接接触。共用电极172的开口174使共用电极172位于栅极122和通道层140的外围而不与栅极122重叠，共用电极172与栅极122之间具有水平间距。部分的共用电极172与扫描线124重叠，位于扫描线124上的部分共用电极172的宽度w1实质上大于扫描线124的宽度w2。接着再形成绝缘层180(见图5)于第三金属层170、第一透明导电层190与保护层160上。
请参照图7F，形成第二透明导电层200于绝缘层180上，第二透明导电层200作为像素电极，第二透明导电层200通过接触窗垫158与漏极152连接。
共用电极172与栅极122之间具有水平间距，以避免来自背光模块的光线被共用电极172反射至栅极122上的通道层140。本发明增加与共用电极172直接接触的第一透明导电层190以维持电容值，且由于第一透明导电层190不会反射来自背光模块的光线，故不会有光漏电的情形。
虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。
Claims (16)
1.一种半导体结构，其特征在于，包含：
一基板；
一第一金属层，设置于该基板上，该第一金属层包含一栅极；
一介电层，设置于该基板与该栅极上；
一通道层，设置于该栅极上方的该介电层上；
一第二金属层，设置于该介电层与该通道层上，该第二金属层包含一漏极与一源极；
一保护层，设置于该介电层、该第二金属层与该通道层上；
一第三金属层，设置于该保护层上，该第三金属层包含一共用电极，该共用电极与该栅极之间具有一水平间距；
一绝缘层，设置于该第三金属层与该保护层上；
一第一透明导电层，设置于该保护层与该绝缘层之间，并与该共用电极直接接触，其中该第一透明导电层部分位于该栅极上，该第一透明导电层具有一开口，以露出该通道层，其中该共用电极与该第一透明导电层构成一电容电极；以及
一第二透明导电层，设置于该绝缘层之上，连接于该漏极；
该共用电极与该栅极之间的该水平间距为至少3.5微米。
2.根据权利要求1所述的半导体结构，其特征在于，该共用电极与该第一透明导电层位于该第二金属层上，且该电容电极与该第二金属层构成一电容。
3.根据权利要求1所述的半导体结构，其特征在于，该第二透明导电层部分位于该共用电极与该第一透明导电层上，且该电容电极与该第二透明导电层构成一附加电容。
4.根据权利要求1所述的半导体结构，其特征在于，部分的该第一透明导电层位于该第三金属层与该绝缘层之间。
5.根据权利要求1所述的半导体结构，其特征在于，部分的该第一透明导电层位于该第三金属层与该保护层之间。
6.根据权利要求1所述的半导体结构，其特征在于，该第一金属层还包含一扫描线，该栅极与该扫描线相连，部分的该共用电极与该扫描线重叠。
7.根据权利要求6所述的半导体结构，其特征在于，位于该扫描线上的该部分共用电极的宽度实质上大于该扫描线的宽度。
8.根据权利要求1所述的半导体结构，其特征在于，该第一透明导电层从该第三金属层向该通道层延伸。
9.一种半导体结构的制作方法，其特征在于，包含：
形成一第一金属层于一基板上，以定义一栅极；
形成一介电层于该第一金属层与该基板上；
形成一通道层于该介电层上，其中该通道层位于部分的该栅极上；
形成一第二金属层于该介电层上，以定义一源极与一漏极；
形成一保护层于该第二金属层、该通道层与该介电层上；
形成一第三金属层于该保护层上，以定义一共用电极，该共用电极与该栅极之间具有一水平间距；
形成一第一透明导电层，该第一透明导电层直接接触该共用电极，该第一透明导电层具有一开口，以露出该通道层，其中该共用电极与该第一透明导电层构成一电容电极；
形成一绝缘层于该第三金属层、该第一透明导电层与该保护层上；以及
形成一第二透明导电层于该绝缘层上，且该第二透明导电层连接于该漏极；
该共用电极与该栅极之间的该水平间距为至少3.5微米。
10.根据权利要求9所述的半导体结构的制作方法，其特征在于，该共用电极与该第一透明导电层位于该第二金属层上，且该电容电极与该第二金属层构成一电容。
11.根据权利要求9所述的半导体结构的制作方法，其特征在于，该第二透明导电层部分位于该共用电极与该第一透明导电层上，且该电容电极与该第二透明导电层构成一附加电容。
12.根据权利要求9所述的半导体结构的制作方法，其特征在于，部分的该第一透明导电层位于该第三金属层与该保护层之间。
13.根据权利要求9所述的半导体结构的制作方法，其特征在于，部分的该第一透明导电层位于该绝缘层与该第三金属层之间。
14.根据权利要求9所述的半导体结构的制作方法，其特征在于，形成一第一金属层的步骤还包含定义一扫描线，该栅极连接该扫描线，部分的该共用电极与该扫描线重叠。
15.根据权利要求14所述的半导体结构的制作方法，其特征在于，位于该扫描线上的该部分共用电极的宽度实质上大于该扫描线的宽度。
16.根据权利要求9所述的半导体结构的制作方法，其特征在于，该第一透明导电层从该共用电极向该通道层延伸。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100148323A TWI446539B (zh) | 2011-12-23 | 2011-12-23 | 半導體結構 |
| TW100148323 | 2011-12-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102610629A CN102610629A (zh) | 2012-07-25 |
| CN102610629B true CN102610629B (zh) | 2014-04-02 |
Family
ID=46527894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210066797.6A Expired - Fee Related CN102610629B (zh) | 2011-12-23 | 2012-03-13 | 半导体结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102610629B (zh) |
| TW (1) | TWI446539B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1893088A (zh) * | 2005-07-04 | 2007-01-10 | 中华映管股份有限公司 | 薄膜晶体管阵列 |
| CN101211078A (zh) * | 2006-12-28 | 2008-07-02 | 中华映管股份有限公司 | 像素结构与液晶显示面板 |
| CN101750827A (zh) * | 2010-01-20 | 2010-06-23 | 友达光电股份有限公司 | 主动元件阵列基板 |
| CN101876763A (zh) * | 2009-04-30 | 2010-11-03 | 胜华科技股份有限公司 | 场效液晶显示器 |
| CN102160184A (zh) * | 2008-09-19 | 2011-08-17 | 株式会社半导体能源研究所 | 显示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW575775B (en) * | 2001-01-29 | 2004-02-11 | Hitachi Ltd | Liquid crystal display device |
| KR100980015B1 (ko) * | 2003-08-19 | 2010-09-03 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP5368867B2 (ja) * | 2008-04-23 | 2013-12-18 | 株式会社神戸製鋼所 | 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット |
-
2011
- 2011-12-23 TW TW100148323A patent/TWI446539B/zh not_active IP Right Cessation
-
2012
- 2012-03-13 CN CN201210066797.6A patent/CN102610629B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1893088A (zh) * | 2005-07-04 | 2007-01-10 | 中华映管股份有限公司 | 薄膜晶体管阵列 |
| CN101211078A (zh) * | 2006-12-28 | 2008-07-02 | 中华映管股份有限公司 | 像素结构与液晶显示面板 |
| CN102160184A (zh) * | 2008-09-19 | 2011-08-17 | 株式会社半导体能源研究所 | 显示装置 |
| CN101876763A (zh) * | 2009-04-30 | 2010-11-03 | 胜华科技股份有限公司 | 场效液晶显示器 |
| CN101750827A (zh) * | 2010-01-20 | 2010-06-23 | 友达光电股份有限公司 | 主动元件阵列基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102610629A (zh) | 2012-07-25 |
| TW201327821A (zh) | 2013-07-01 |
| TWI446539B (zh) | 2014-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10962850B1 (en) | Array substrate, display panel, and display device | |
| CN106950772B (zh) | 阵列基板、显示面板和显示装置 | |
| US7623194B2 (en) | Pixel structure and liquid crystal display and method for manufacturing the same | |
| CN102707843B (zh) | 触控面板及触控面板的制造方法 | |
| US9035317B2 (en) | Pixel structure, display panel and method for fabricating pixel structure | |
| KR102081599B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| CN112038379B (zh) | 像素阵列基板 | |
| CN105629612A (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| CN101221961B (zh) | 像素结构及其制作方法 | |
| CN100578761C (zh) | 薄膜晶体管阵列基板制造方法 | |
| CN103197478A (zh) | 一种阵列基板及液晶显示装置 | |
| US9626014B2 (en) | Touch display panel and manufacturing method thereof | |
| CN103091921B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN104460154A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN103700671B (zh) | 像素阵列基板及显示面板 | |
| CN103278989A (zh) | 一种显示面板及其制作方法、液晶显示器 | |
| CN100419559C (zh) | 液晶显示器阵列基板及其制造方法 | |
| CN100456090C (zh) | 液晶显示器及其薄膜晶体管基板 | |
| CN101196659A (zh) | 液晶显示器及其制造方法 | |
| CN102610629B (zh) | 半导体结构 | |
| CN103713435B (zh) | 像素结构及其制造方法以及显示面板 | |
| US20190146293A1 (en) | Array substrate and manufacturing method thereof, and display panel | |
| CN100524779C (zh) | 薄膜晶体管数组基板及其制造方法 | |
| US20240030237A1 (en) | Array substrate and electronic device | |
| CN101762919B (zh) | 液晶显示器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140402 Termination date: 20210313 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |