CN102610566B - 半导体装置及其制造方法及制造装置 - Google Patents

半导体装置及其制造方法及制造装置 Download PDF

Info

Publication number
CN102610566B
CN102610566B CN201210017248.XA CN201210017248A CN102610566B CN 102610566 B CN102610566 B CN 102610566B CN 201210017248 A CN201210017248 A CN 201210017248A CN 102610566 B CN102610566 B CN 102610566B
Authority
CN
China
Prior art keywords
mentioned
bond layer
semiconductor wafer
semiconductor
cut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210017248.XA
Other languages
English (en)
Other versions
CN102610566A (zh
Inventor
黑泽哲也
田久真也
友野章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102610566A publication Critical patent/CN102610566A/zh
Application granted granted Critical
Publication of CN102610566B publication Critical patent/CN102610566B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供半导体装置及其制造方法及制造装置。根据一实施例,公开了半导体装置的制造方法。该方法包含:(a)在形成有半导体元件的半导体晶片的元件形成面形成切断沟的步骤;(b)在上述半导体晶片的元件形成面贴附保护带的步骤;(c)研削上述半导体晶片的背面,使上述半导体晶片薄化,并将上述半导体晶片分割为形成有半导体元件的多个半导体芯片的步骤;(d)在上述半导体晶片的背面形成粘接剂层的步骤;(e)通过加热在上述半导体晶片的背面形成的上述粘接剂层使其熔融或软化并向上述粘接剂层吹出高压空气,将上述粘接剂层按每个上述半导体芯片分离切断的步骤;以及(f)剥离上述保护带的步骤。

Description

半导体装置及其制造方法及制造装置
相关申请的交叉引用
本申请基于2011年1月21日提交的日本专利申请No.2011-010875和2010年7月22日提交的日本专利申请No.2011-160586并要求优先权,全部内容通过引用结合于此。
技术领域
实施例涉及半导体装置及其制造方法及制造装置。
背景技术
近年,为了从形成有元件的半导体晶片获得各个半导体芯片,使用称为先划片工艺的技术。
该先划片工艺中,首先,在半导体晶片的表面(元件形成面)形成切断沟(半切划片)。接着,在形成切断沟的半导体晶片的表面贴附保护带后,研削半导体晶片的背面直到切断沟部分。从而,半导体晶片的厚度变薄,并且半导体晶片被分割为各个半导体芯片(单片化)。接着,在分割的半导体晶片的背面贴附粘接膜(die attachment film,小片附着膜),形成粘接剂层,剥离表面(元件形成面)的保护带。接着,从半导体晶片的表面侧,沿分割沟由金刚石刀片和/或激光等切断粘接剂层。从而,获得带粘接剂层的半导体芯片。该带粘接剂层的半导体芯片然后用称为夹头(collet)的吸附工具拾取,层叠粘接到基板和/或其他半导体芯片。
但是,这样的方法中,保护带剥离后的半导体芯片的排列性不良,因此粘接膜切断时,元件的配线部分的一部分被切断,由切断屑产生表面污染,或,由于切断时的负载和/或热溶接,在切断后拾取半导体芯片时发生芯片破裂。
发明内容
本发明的课题是提供在不造成半导体元件的污染、芯片破裂、配线切断等的恶劣影响的情况下切断半导体晶片,提高品质并提高制造成品率的半导体装置的制造方法及制造装置以及高品质的半导体装置。
一个实施例公开了半导体装置的制造方法。该方法包含:(a)在形成有半导体元件的半导体晶片的元件形成面形成切断沟的步骤;(b)在上述半导体晶片的元件形成面贴附保护带的步骤;(c)研削上述半导体晶片的背面,使上述半导体晶片薄化,并将上述半导体晶片分割为形成有半导体元件的多个半导体芯片的步骤;(d)在上述半导体晶片的背面形成粘接剂层的步骤;(e)将上述粘接剂层按每个上述半导体芯片分离切断的步骤;以及(f)剥离上述保护带的步骤。上述步骤(e)通过加热在上述半导体晶片的背面形成的上述粘接剂层使其熔融或软化并向上述粘接剂层吹出高压空气而进行。
另一实施例公开了半导体制造装置。该装置具备:加热单元,其对分割为多个半导体芯片且在其背面整面形成有粘接剂层的一体化的半导体晶片的上述粘接剂层加热;以及高压空气发生装置,其具备向上述粘接剂层吹出高压空气的喷嘴。
附图说明
图1A~图1H是表示一个实施例的半导体装置的制造工序的概略立体图。
图2A~图2D是更详细表示图1E及图1F所示工序的截面图。
图3是图2D所示工序的变形例的截面图。
图4是在加热载物台上进行图1F的工序时的效果的曲线图。
图5是用金属显微镜拍摄适用实施例切断的粘接剂层的截面的照片的示图。
图6是图1E所示工序的变形例的截面图。
具体实施方式
以下,参照附图,说明实施例。
本实施例中,首先,在包括硅等的半导体晶片1′的表面(元件形成面)形成半导体元件后,将形成了该半导体元件的半导体晶片1′固定在保持台21上,从半导体晶片1′的元件形成面侧沿划片线(或芯片分割线),用金刚石刀片(diamond blade)22形成未达到背面的深度的切断沟31。即,进行半切划片(图1A)。切断沟32的形成不限于金刚石刀片22,也可以采用金刚石划线器、激光等进行。另外,也可以采用反应性气体蚀刻、反应性离子蚀刻(RIE)等的方法。
接着,在半导体晶片1′的元件形成面,贴附保护带32,形成表面保护层(图1B)。保护带32,例如,使用在包括聚氯乙烯树脂(PVC)、聚对苯二甲酸乙二醇酯树脂(PET)、聚烯烃树脂(PO)等的热可塑性树脂的带基体材料上设置有粘接剂层的粘接带等。也可以取代保护带32,使用在包括玻璃等的基体材料上设置有粘接剂层的物质。粘接剂也可以是光固化型粘接剂。保护带32为了在后面的工序剥离而使用粘接剂为光固化型粘接剂的粘接性带时,在剥离前通过光照射可以容易地剥离。图1B中,符号23表示将保护带32紧密按压到半导体晶片1′的元件形成面的按压部件。
接着,通过磨石24研削半导体晶片1′的背面,使半导体晶片1′变薄,并且分割为各个半导体芯片1(图1C)。该单片化工序中,在磨石24的研削后,也可以进一步通过蚀刻装置25进行蚀刻处理(图1D)。蚀刻可以是干蚀刻、等离子体蚀刻及湿蚀刻。另外,也可以取代蚀刻处理采用CMP(化学机械研磨)的平坦化处理。通过在研削后进行蚀刻或平坦化处理,可降低背面积屑。
背面研削后,或背面研削及蚀刻处理(或平坦化处理)后,在半导体晶片1′的背面贴附粘接膜,形成粘接剂层33(图1E),而且,将该粘接剂层33切断为芯片尺寸(图1F)。在该粘接膜贴附后切断为芯片尺寸的工序例如按图2A~图2D所示进行。
图2A是表示图1C或图1D的工序结束后的半导体晶片1′的截面图。在单片化为半导体芯片1后的半导体晶片1′的元件形成面贴附保护带32。
在贴附了保护带32的半导体晶片1′的背面,将在膜基体材料34上设置有粘接剂层33的粘接膜35的粘接剂层33侧向半导体晶片1′侧贴附(图2B)。接着,剥离粘接膜35的膜基体材料34(图2C)。
接着,向粘接剂层33吹出高温的高压空气(图2D)。图1F及图2D中,符号26表示与高温高压空气发生装置(未图示)连接的喷嘴,从该喷嘴26向粘接剂层33吹出高温高压空气。向粘接3剂层33吹出的空气为高温,因此粘接剂层33熔融或者软化,通过对该熔融或者软化的粘接剂层33施加空气形成的高压,沿切断沟31切断粘接剂层33,并且该切断端转入并包覆各个半导体芯片1的侧面。
高温高压空气的吹出可以在粘接剂层33的整面进行,也可以沿切断沟31吹出。另外,沿切断沟31吹出的场合,可以在比切断沟31的沟幅窄的范围吹出,也可以在比沟幅宽的范围吹出。图2D及图1F中,喷嘴26的前端沿切断沟31移动,将高温高压空气沿切断沟31吹出到粘接剂层33。
另外,吹出空气的温度只要是使粘接剂层33至少软化的温度即可,因粘接剂的种类而异,通常,在50℃以上200℃以下的范围,优选在60℃以上120℃以下的范围。另外,空气的压力优选为0.15MPa以上,更优选在0.3MPa以上。空气的压力若小于0.15Mpa,则可能无法切断粘接剂层33。而且,空气的流量优选在0.0005m3/s以上,更优选在0.0008m3/s以上。这里,上述空气温度不是喷嘴的喷出口的空气温度,而是空气到达切断沟31部分的粘接剂层33时的温度,即,切断沟31部分的粘接剂层33的表面温度。
另外,本实施例中,在粘接剂层33的形成中,使用在膜基体材料34上设置有粘接剂层33的粘接膜35,但是也可以采用仅仅包括粘接剂层33的粘接膜。该场合,图2C所示的膜基体材料34的剥离工序可省略。
另外,本实施例中,吹出高温的高压空气,但是也可以通过其他加热单元使粘接剂层33熔融或者软化,吹出常温的高压空气。
而且,沿切断沟31切断粘接剂层33的工序即图1F的工序,如图3所示在冷却载物台41上进行,也可以防止因为高温高压空气的吹出或其他加热单元进行的粘接剂层33的加热导致在半导体晶片1′的表面贴附的保护带32热劣化。
或,作为粘接剂层33的预备或者辅助加热单元,也可以将该工序在加热载物台上进行。该场合,可以以更短时间使粘接剂层33软化或者熔融,缩短切断时间,提高切断的操作效率。特别地,如图2D及图1F所示,沿切断沟31移动喷嘴26的前端的同时向粘接剂层33吹出高温高压空气的场合,通过预备或者辅助地加热粘接剂层33,可以实现加工(切断)速度的高速化和切断稳定性的提高。
即,图4表示通过在控制为一定温度的加热载物台上进行图1F的工序而加热粘接剂层33的同时向粘接剂层33吹出高温高压空气而切断的场合和不加热粘接剂层33而向粘接剂层33吹出高温高压空气而切断的场合的、粘接剂层33的表面温度和加工速度(喷嘴26的移动速度)的关系的曲线图。纵轴表示粘接剂层33的表面温度,横轴表示加工速度。另外,切断除了对粘接剂层33加热的有无,采用同一条件、同一方法进行。
从图4可知,在加热载物台不对粘接剂层33加热的场合,加工速度若提高则粘接剂层33的表面温度显著降低,而在由加热载物台加热粘接剂层33的同时进行切断的场合,即使提高加工速度,粘接剂层33的表面也保持近似一定的温度。这表明,前者中,若提高加工速度则粘接剂层33的表面温度降低,有可能无法切断,而后者中,即使提高加工速度,也可以将粘接剂层33保持为预定的温度,可以进行稳定切断。从而,在与由加热载物台加热粘接剂层33同时进行的场合,可以高速加工,且可以提高切断的稳定性。
另外,对粘接剂层33预备或者辅助地加热的温度若太高,则如前述,半导体晶片1′的表面贴附的保护带32可能热劣化,因此,优选设定在保护带32不热劣化的范围内。
这样,在半导体晶片1′的背面形成粘接剂层33,而且,将该粘接剂层33切断为芯片尺寸后,从单片化为半导体芯片1的半导体晶片1′剥离保护带32(图1G)。此时,如图1G所示,在晶片环37贴附的膜36上,单片化的半导体晶片1′被保持为保护带32侧向上,剥离保护带32。膜36可以具有粘接性,也可以具有非粘接性。另外,也可以不使用膜36而直接保持在保持台等。
构成保护带32被剥离且在背面具备粘接剂层的半导体晶片1′的半导体芯片1,由具备吸附夹头27的拾取机构拾取,传送到向基板或其他半导体芯片安装的安装工序等的半导体装置的预定制造工序(图1H)。
根据本实施例,切断在单片化为各个半导体芯片的半导体晶片1′的背面形成的粘接剂层时,使粘接剂层熔融或者软化后由空气压力切断,因此,不会产生用传统的刀片切断时半导体元件的一部分被切断或者由切断屑产生表面污染的情况,另外,采用激光时也不会发生拾取时半导体芯片破裂的情况。
而且,粘接剂层的切断端包覆半导体芯片的侧面,因此可防止粘接剂层的切断端的「收缩」和/或「飞出」等的发生。即,「收缩」起因于粘接剂层形成时的变形,若存在「收缩」,则有可能在安装时密封材料所包含的填料侵入,在半导体芯片发生破裂、裂纹。另外,由于湿润不足,在半导体芯片安装时可能产生粘接不良。
另外,「飞出」是切断端向半导体芯片外侧飞出的现象,若存在「飞出」,则该部分向里侧弯曲,可能导致安装障碍。本实施例中,粘接剂层的切断端转入并包覆半导体芯片的侧面,因此可防止这样的「收缩」、「飞出」的发生。
图5是用金属显微镜拍摄应用实施例切断的粘接剂层的截面的照片的示图。该例中,确认厚度为7μm的粘接剂层33被切断,该切断端以约20μm(切断沟31的深度130μm的约1/7~1/6)的深度包覆半导体芯片1的侧面。粘接剂层33的切断采用的空气的条件如下。
温度100℃,压力0.4MPa
为了防止上述的「收缩」、「飞出」,粘接剂层33的切断端,在半导体芯片1的厚度为20μm的场合,优选以至少5μm的深度包覆半导体芯片1的侧面。一般,优选以切断沟31的至少1/8,更好1/4,最好1/2的深度进行包覆。半导体芯片1的侧面整体被粘接剂层33包覆则更佳。
本实施例中,作为粘接膜,可以采用在粘接剂层含有捕获金属杂质离子的金属杂质离子捕获剂的物质。即,近来,伴随半导体元件的微细化、半导体芯片的薄膜化等,微量的金属杂质对半导体元件的污染成为问题,其中,半导体晶片中的扩散速度快的可动离子即Cu、Fe、Au、Na等的金属离子导致的污染成为问题。因而,开发了添加捕获这样的金属杂质离子的金属杂质离子捕获剂,从而抑制金属杂质离子侵入半导体晶片的粘接膜。本实施例中,可以采用含有该金属杂质离子捕获剂的粘接膜。本实施例中,如前述,粘接剂层的切断端包覆半导体芯片的侧面为止,因此,不仅半导体芯片的背面,还可以防止从侧面侵入金属杂质离子。从防止金属杂质离子对半导体芯片侵入的观点看,如图6所示,最好含有金属杂质离子捕获剂的粘接剂层33A的切断端包覆半导体芯片1的侧面整体。即,半导体芯片1的侧面整体优选由粘接剂层33覆盖。图6中,11表示在半导体芯片1的表面形成的半导体元件。
另外,认为是金属杂质离子的污染特别成为问题的芯片是背面进行了镜面处理(例如,CMP、干抛光等)的半导体芯片(通常,具有20~50μm程度的厚度),在背面粗糙的场合,金属杂质离子的污染实质上不会成为问题。其理由是,粗糙背面起到所谓金属杂质离子的吸除点的功能,而且,背面粗糙的半导体芯片通常厚度大,因此即使金属杂质离子侵入也很少到达表面的半导体元件。从而,特别地,在背面进行了镜面处理的半导体芯片的场合,优选使用含有金属杂质离子捕获剂的粘接膜,该场合,如图6所示,半导体芯片1的侧面整体优选由含有金属杂质离子捕获剂的粘接剂层33A覆盖。具有20~50μm程度的厚度的半导体芯片中,通过调节空气的温度、压力、粘接剂层的加热温度(加热时)等的切断加工条件,可以由粘接剂层覆盖半导体芯片的侧面整体。
作为本实施例中优选使用的含有金属杂质离子捕获剂的粘接膜,有包含络合剂、无机离子交换体及金属粉末的1种以上的物质。络合剂具有与金属离子结合形成络合体的性质,例如,苯酚、甲酚、邻苯二酚、间苯二酚、二羟基苯甲酮等。无机离子交换体通过取入离子并进行取代放出无机离子交换体具有的其他离子,进行无机离子交换体的部分更替,例如,氧化物、磷氧化合物等这样的锆系化合物、锑系化合物、铋系化合物、锑铋系化合物、镁铝系化合物等。金属粉末将其表面等存在的多个悬挂键用作吸除点来捕获金属杂质离子,例如硅粉末(无定型硅、多晶硅等)等。粘接剂层中的这些金属杂质离子捕获剂的含有量通常在20体积%以下,最好在10体积%以下。
另外,本实施例中,粘接剂层形成于在表面形成有半导体元件的半导体晶片的背面,但是,粘接剂层也可以在半导体晶片的表面,即半导体元件的形成面形成。这样,对于在半导体晶片的表面形成的粘接剂层,通过前述同样的方法,在加热粘接剂层的同时,向粘接剂层吹出高压空气,可以沿切断沟31切断粘接剂层33,获得在半导体元件形成面具备粘接剂层的半导体芯片。在半导体元件形成面具备粘接剂层的半导体芯片可以用作以倒装芯片连接向基板或其他半导体芯片安装的半导体芯片。
如上所述,根据本实施例,可提供在不造成半导体元件的污染、芯片破裂、配线切断等的恶劣影响的情况下可切断半导体晶片,提高品质并提高制造成品率的半导体装置的制造方法及制造装置以及高品质的半导体装置。
虽然说明了实施例,但是这些实施例只是示例而不是限定发明的范围。这些新实施例可以各种形态实施,在不脱离发明的要旨的范围,可以进行各种省略、置换、变更。这些实施例及其变形是发明的范围和要旨所包含的,也是权利要求的范围所述的发明及其均等的范围所包含的。

Claims (14)

1.一种半导体装置的制造方法,包括:
(a)在形成有半导体元件的半导体晶片的元件形成面形成切断沟的步骤;
(b)在上述半导体晶片的元件形成面贴附保护带的步骤;
(c)研削上述半导体晶片的背面,使上述半导体晶片薄化,并将上述半导体晶片分割为形成有半导体元件的多个半导体芯片的步骤;
(d)在上述半导体晶片的背面形成粘接剂层的步骤;
(e)通过加热在上述半导体晶片的背面形成的上述粘接剂层使其熔融或软化并向上述粘接剂层吹出高压空气,将上述粘接剂层按每个上述半导体芯片分离切断的步骤;以及
(f)剥离上述保护带的步骤。
2.如权利要求1所述的方法,其特征在于,
进行上述步骤(e),使得由上述粘接剂层的切断端包覆上述各半导体芯片的侧面的至少一部分。
3.如权利要求2所述的方法,其特征在于,
由上述粘接剂层的切断端以离背面至少5μm的深度包覆各半导体芯片的侧面。
4.如权利要求2所述的方法,其特征在于,
由上述粘接剂层的切断端以离背面为上述切断沟的至少1/8的深度包覆各半导体芯片的侧面。
5.如权利要求1所述的方法,其特征在于,
上述步骤(e)中,通过对上述粘接剂层吹出高温高压空气,同时进行上述加热和上述高压空气的吹出。
6.如权利要求5所述的方法,其特征在于,
上述高温高压空气的温度在50℃以上200℃以下的范围。
7.如权利要求5所述的方法,其特征在于,
上述高温高压空气的压力为0.15MPa以上。
8.如权利要求5所述的方法,其特征在于,
上述高温高压空气以0.005m3/s以上的流量向上述粘接剂层吹出。
9.如权利要求1所述的方法,其特征在于,
上述步骤(e)中,沿上述切断沟吹出上述高压空气。
10.如权利要求1所述的方法,其特征在于,
上述步骤(e)在由冷却载物台载置上述半导体晶片并冷却在上述半导体晶片贴附的保护带的同时进行。
11.如权利要求1所述的方法,其特征在于,
上述步骤(e)包括在加热载物台上载置上述半导体晶片,预备或辅助地加热上述粘接剂层。
12.如权利要求1所述的方法,其特征在于,
上述粘接剂层包含金属杂质离子的捕获剂。
13.如权利要求12所述的方法,其特征在于,
上述金属杂质离子为Cu、Fe、Au及Na离子的至少1种。
14.如权利要求12所述的方法,其特征在于,
由上述粘接剂层的切断端包覆各半导体芯片的侧面整体。
CN201210017248.XA 2011-01-21 2012-01-19 半导体装置及其制造方法及制造装置 Active CN102610566B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP010875/2011 2011-01-21
JP2011010875 2011-01-21
JP160586/2011 2011-07-22
JP2011160586A JP5667942B2 (ja) 2011-01-21 2011-07-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN102610566A CN102610566A (zh) 2012-07-25
CN102610566B true CN102610566B (zh) 2015-03-25

Family

ID=46527850

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210017248.XA Active CN102610566B (zh) 2011-01-21 2012-01-19 半导体装置及其制造方法及制造装置

Country Status (4)

Country Link
US (1) US8956917B2 (zh)
JP (1) JP5667942B2 (zh)
CN (1) CN102610566B (zh)
TW (1) TWI463556B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195388A (ja) * 2011-03-15 2012-10-11 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP5883250B2 (ja) * 2011-07-29 2016-03-09 リンテック株式会社 転写装置および転写方法
JP5860628B2 (ja) * 2011-07-29 2016-02-16 リンテック株式会社 転写装置および転写方法
JP5953033B2 (ja) * 2011-11-21 2016-07-13 リンテック株式会社 シート貼付装置および貼付方法
JP6030938B2 (ja) * 2012-12-07 2016-11-24 リンテック株式会社 シート貼付装置およびシート貼付方法
JP2014179495A (ja) * 2013-03-15 2014-09-25 Disco Abrasive Syst Ltd ウエーハの加工方法
US10047257B2 (en) 2013-09-27 2018-08-14 Daicel Corporation Adhesive agent composition for multilayer semiconductor
JP2015191999A (ja) * 2014-03-28 2015-11-02 三星ダイヤモンド工業株式会社 シリコン基板の分断方法
DE102015100827A1 (de) 2015-01-21 2016-07-21 Infineon Technologies Ag Verfahren zum Bearbeiten eines Halbleitersubstrats und Halbleiterchips
JP6735270B2 (ja) * 2015-02-24 2020-08-05 リンテック株式会社 フィルム状接着剤、接着シートおよび半導体装置の製造方法
JP6490459B2 (ja) * 2015-03-13 2019-03-27 古河電気工業株式会社 ウェハ固定テープ、半導体ウェハの処理方法および半導体チップ
CN104979262B (zh) * 2015-05-14 2020-09-22 浙江中纳晶微电子科技有限公司 一种晶圆分离的方法
JP6027672B2 (ja) * 2015-12-21 2016-11-16 リンテック株式会社 分割装置および分割方法
TWI809155B (zh) * 2018-09-28 2023-07-21 日商三星鑽石工業股份有限公司 晶圓分斷裝置、反轉裝置及搬運系統
CN109817768B (zh) * 2018-11-09 2021-08-27 海迪科(南通)光电科技有限公司 一种csp光源的分离方法
JP7257199B2 (ja) * 2019-03-18 2023-04-13 芝浦メカトロニクス株式会社 基板処理装置及び基板処理方法
JP7431521B2 (ja) * 2019-07-18 2024-02-15 リンテック株式会社 半導体装置の製造方法
JP6831035B1 (ja) * 2020-09-11 2021-02-17 リンテック株式会社 個片体製造方法および個片体製造装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1536646A (zh) * 2003-04-03 2004-10-13 ��ʽ���綫֥ 半导体器件的制造方法
CN1841656A (zh) * 2005-03-29 2006-10-04 日东电工株式会社 保护胶带切断方法及采用该方法的装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04354352A (ja) * 1991-05-31 1992-12-08 Oki Electric Ind Co Ltd チップの剥離方法
US20010027986A1 (en) * 1999-06-15 2001-10-11 Mindaugas Fernand Dautartas Air cleave breaker profile for improving cleave yield
TWI282158B (en) 2002-10-11 2007-06-01 Siliconware Precision Industries Co Ltd Semiconductor package with ground-enhancing chip and fabrication method thereof
JP2004221187A (ja) * 2003-01-10 2004-08-05 Toshiba Corp 半導体装置の製造装置及びその製造方法
JP4515790B2 (ja) * 2004-03-08 2010-08-04 株式会社東芝 半導体装置の製造方法及びその製造装置
US7259055B2 (en) * 2005-02-24 2007-08-21 Sharp Laboratories Of America, Inc. Method of forming high-luminescence silicon electroluminescence device
TW200723495A (en) * 2005-12-07 2007-06-16 Chipmos Technologies Inc Chip package structure
JP4818187B2 (ja) * 2007-04-16 2011-11-16 株式会社東芝 半導体装置の製造方法
US7605054B2 (en) * 2007-04-18 2009-10-20 S.O.I.Tec Silicon On Insulator Technologies Method of forming a device wafer with recyclable support
KR101525497B1 (ko) * 2008-09-18 2015-06-04 삼성전자주식회사 이온 트랩막을 포함하는 포토마스크 및 이를 이용하는 반도체 소자의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1536646A (zh) * 2003-04-03 2004-10-13 ��ʽ���綫֥ 半导体器件的制造方法
CN1841656A (zh) * 2005-03-29 2006-10-04 日东电工株式会社 保护胶带切断方法及采用该方法的装置

Also Published As

Publication number Publication date
JP5667942B2 (ja) 2015-02-12
JP2012164953A (ja) 2012-08-30
TWI463556B (zh) 2014-12-01
TW201232654A (en) 2012-08-01
US20120187542A1 (en) 2012-07-26
US8956917B2 (en) 2015-02-17
CN102610566A (zh) 2012-07-25

Similar Documents

Publication Publication Date Title
CN102610566B (zh) 半导体装置及其制造方法及制造装置
US8969177B2 (en) Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
Lei et al. Die singulation technologies for advanced packaging: A critical review
CN1269192C (zh) 半导体器件的制造方法和半导体器件的制造设备
Marks et al. Ultrathin wafer pre-assembly and assembly process technologies: A review
US7579260B2 (en) Method of dividing an adhesive film bonded to a wafer
CN101026126B (zh) 半导体芯片制造方法
US20100311223A1 (en) Method Of Dicing Wafer Using Plasma
US9443765B2 (en) Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
US9401303B2 (en) Handler wafer removal by use of sacrificial inert layer
US20100200957A1 (en) Scribe-Line Through Silicon Vias
TW202003150A (zh) 全邊切削之晶圓加工方法
JP5137435B2 (ja) 半導体ウェハのチップ化処理方法
US8835283B2 (en) Fabrication method for producing semiconductor chips with enhanced die strength
JP2009283802A (ja) 半導体装置の製造方法
US11942327B2 (en) Singulation of silicon carbide semiconductor wafers
CN102990229B (zh) 发光二极管晶圆切割方法
US11024542B2 (en) Manufacturing method of device chip
KR101071059B1 (ko) 스크린 프린팅 마스크 및 이를 이용한 플라즈마 다이싱 방법
CN113990747A (zh) 一种倒装芯片的制备方法
JPS63253641A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170802

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20211231

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right