CN102598517A - 半导体集成电路以及接收装置 - Google Patents

Abstract

接收装置具有：接收来自调谐电路的第一频带的电波的第一接收电路；包含第一放大部，接收频率比第一频带低的第二频带的电波的第二接收电路；在接收第一频带的电波的第一选择状态下，生成提供给调谐电路的调谐电压，在接收第二频带的电波的第二选择状态下，生成提供给第一放大部的偏置电压的电压生成单元。电压生成单元具有生成调谐电压以及偏置电压，向输出路径输出的电压生成部、和在第二选择状态下将输出路径切换到第一放大部侧的切换电路。

Description

半导体集成电路以及接收装置

技术领域

本发明涉及接收高频信号的半导体集成电路以及接收装置。

背景技术

图1是表示现有的接收装置的结构的一例的框图。接收装置10具有FM接收部以及AM接收部。

接收来自天线11的FM广播频带等FM电波的FM接收部具有：FM用调谐电路21；生成用于控制FM用调谐电路21的调谐电压Vt的FM用调谐电压生成部25；用于放大FM用调谐电路21的输出信号的FM用低噪声放大器(FM_LNA：FM Low Noise Amplifier)22；对从FM用低噪声放大器(以下称为FM用LNA)输出的输出信号和从FM/AM局部振荡电路12输出的局部振荡频率信号进行混频的FM用混频器23；以及输入FM用混频器23的输出信号的FM用IF带通滤波器(FM_IF_BPF：FM Intermediate FrequencyBand-Pass Filter)24。

此外，接收来自天线11的AM广播频带等的AM电波的AM接收部具有：AM用带通滤波器(AM_BPF：AM Band-Pass Filter，以下称为AM用BPF)31；用于放大AM用BPF31的输出信号的AM用低噪声放大器(AM_LNA：AM Low Noise Amplifier)32；用于生成AM用低噪声放大器(以下称为LNA32)32的偏置电压Vb的偏置电压生成部35；对从AM用LNA32输出的输出信号和从FM/AM局部振荡电路12输出的局部振荡频率信号进行混频的AM用混频器33；以及输入AM用混频器33的输出信号的AM用IF带通滤波器(AM_IF_BPF：AM Intermediate Frequency Band-Pass Filter，以下称为AM用IFBPF)34。

FM/AM解调电路13选择性地对从FM接收部输出的FM接收信号和从AM接收部输出的AM接收信号进行解调。数字/模拟变换器(DAC：Digital-to-Analog Converter)14、15例如将FM/AM解调电路13解调后的数字声音信号变换为模拟声音信号。DAC14、15输出的模拟声音信号例如被供给左右的扬声器(未图示)。

如图1所示，从专用的偏置电压生成部35供给用于放大AM高频信号的AM用LNA32的偏置电压Vb。IC在片(IC on chip)，即在半导体集成电路中形成AM用LNA32的情况下，为了抑制偏置电压Vb的波动，设置能带间隙电压或电流镜电路等。但是，形成AM用LNA32的元件的特性取决于半导体集成电路的制造工艺的波动，因此仅抑制偏置电压Vb的波动无法抑制AM用LNA32的特性的波动。

图2是表示使用了N沟道MOSFET(N-Channel Metal Oxide Semiconduct orField Effect Transistor沟道金属氧化物半导体场效应晶体管)的AM用LNA32的结构的一例的电路图。AM用LNA32具有如图2那样连接的电阻36、38、39、41、43、电容器37、N沟道MOSFET40以及线圈(或者电感元件)42。在图2中，VDD表示电源电压、GND表示大地，Vb表示偏置电压。此外，G、D、S分别表示FET40的栅极、漏极以及源极。

图3是表示AM用LNA32的N沟道MOSFET40的DC特性的一例的图。在图3中，纵轴表示N沟道MOSFET40的漏极电流(mA)，横轴表示N沟道MOSFET40的栅极源极间电压(V)。如图3所示，在电流供给量大致位于设计中心值的NMOSFET40的情况下，如用点划线表示的特性I上的点A所示，例如当栅极源极间电压为1.13V时流过30mA的漏极电流。与此相对，形成AM用LNA32的FET40等元件的特性由于半导体集成电路的制作工艺的波动而波动时，在为电流供给量位于相对设计中心值较少的一侧的FET40的情况下，如用实线表示的特性II上的点B所示，与电流供给量大致位于设计中心值的NMOSFET40的情况相同，在栅极源极间电压为1.13V时流过的漏极电流为20mA。即，根据形成AM用LNA32的元件本身的特性I，II，在图3的例子中，在漏极电流中发生约33％的波动，因此，即使抑制供给AM用LNA32的偏置电压Vb的波动，在放大率、直线性、抗噪性等作为整个AM用LNA32的特性中发生波动。

为了抑制这样的AM用LNA32的特性的波动，不仅将偏置电压Vb固定为恒定，还考虑通过对偏置电压Vb进行可变控制来吸收AM用LNA32的特性的波动。例如，在专利文献1中提出了偏置电压的调整电路。

现有技术文献

专利文献

专利文献1：日本特开2001-217654号公报

发明内容

发明要解决的课题

但是，当构成为对从图1所示的专用的偏置电压生成部35输出的偏置电压Vb进行可变控制的结构时，存在偏置电压生成部35的电路结构变得复杂，并且电路规模以及成本增加的可能性。此外，如在专利文献1中提出那样，在另外设置偏置电压的调整电路的情况下也存在电路结构变得复杂并且电路规模以及成本增加的可能性。

因此，本发明的目的在于提供能够不增大电路规模地抑制放大部的特性的波动的半导体集成电路以及接收装置。

用于解决课题的手段

根据本发明的一个观点，提供一种半导体集成电路，其具有：接收来自调谐电路的第一频带的电波的第一接收电路；包含第一放大部，接收频率比所述第一频带低的第二频带的电波的第二接收电路；以及在接收所述第一频带的电波的第一选择状态下，生成供给所述调谐电路的调谐电压，在接收所述第二频带的电波的第二选择状态下，生成供给所述第一放大部的偏置电压的电压生成单元，所述电压生成单元具有生成所述调谐电压以及所述偏置电压，向输出路径输出的电压生成部、和在所述第二选择状态下将所述输出路径切换到所述第一放大部侧的切换电路。

根据本发明的一个观点，提供一种接收装置，其具有：包含谐调电路，接第一频带的电波的第一接收电路；包含第一放大部，接收频率比所述第一频带低的第二频带的电波的第二接收电路；以及在接收所述第一频带的电波的第一选择状态下，向所述调谐电路供给调谐电压，并且在接收所述第二频带的电波的第二选择状态下，向所述第一放大部供给偏置电压的电压生成单元，所述电压生成单元具有：生成所述调谐电压以及所述偏置电压，向输出路径输出的电压生成部、和在所述第二选择状态下将所述输出路径切换到所述第一放大部侧的切换电路。

发明效果

根据本发明，能够提供能够不增大电路规模地抑制放大部的特性的波动的半导体集成电路以及接收装置。

附图说明

图1是表示现有的接收装置的结构的一例的框图。

图2是表示使用了N沟道MOSFET的AM用低噪声放大器的结构的一例的电路图。

图3是表示AM用低噪声放大器的N沟道MOSFET的DC特性的一例的图。

图4是表示本发明一实施例的接收装置的结构的一例的框图。

图5是表示FM用调谐电路、电压生成部以及AM用低噪声放大器的结构的一例的图。

图6是表示AM用低噪声放大器的N沟道MOSFET的DC特性的一例的图。

图7是表示温度补偿电路的结构的一例的框图。

具体实施方式

以下与附图一起说明半导体集成电路以及接收装置的各实施例。

实施例

图4是表示本发明一实施例的接收装置的结构的一例的框图。在图4中对与图1实质上相同的部分赋予相同符号，省略其说明。

接收装置50具有接收第一频带的电波的第一接收电路、和接收频率比第一频带低的第二频带的电波的第二接收电路。例如，第一频带的电波是FM广播频带的高频信号(或者FM信号)，第二频带的电波是AM广播频带的AM信号。在该例中，接收装置50是选择性地使用第一接收电路和第二接收电路的超外差方式的接收装置。

第一接收电路具有：选择接收高频信号的包含电压变容元件、电感元件等的FM用调谐电路21；用于形成对高频信号进行放大，输出第一放大信号的第一放大部的FM用低噪声放大器(以下称为FM用LNA)22；把从FM用LNA22输出的第一放大信号频率变换为第一中间频率(IF)信号的第一频率变换部。在图4所示的例子中，第一频率变换部具有用于形成FM接收侧的第一混频器的FM用混频器23。

第二接收电路具有：用于形成对高频信号进行放大，输出第二放大信号的的第二放大部的AM用低噪声放大器(以下称为AM用LNA)32、和将从AM用LNA32输出的第二放大信号频率变换为第二中间频率(IF)信号的第二频率变换部。在图4所示的例子中，第二频率变换部具有用于形成AM接收侧的第二混频器的AM用混频器33。

在图4所示的例子中，接收装置50具有天线11、FM用调谐电路21、AM用低通滤波器(BPF)31以及半导体集成电路(或者IC芯片)80。IC芯片80包含FM用LNA22、第一频率变换部、第二接收电路以及电压生成部16。电压生成部16包含调谐电压生成部以及偏置电压生成部。调谐电压生成部生成用于控制位于FM用LNA22的前级的FM用调谐电路21的调谐动作的调谐电压Vt。调谐电压生成部例如对设定的调谐电压设定数据进行数字/模拟(D/A)变换来生成调谐电压Vt。偏置电压生成部生成用于决定AM用LNA32的特性的偏置电压Vb。偏置电压生成部例如对设定的偏置电压设定数据进行D/A变换来生成偏置电压Vb。调谐电压生成部和偏置电压生成部例如与图5一起如后所述，可以交替使用同一数字/模拟变换器(DAC：Digital-to-AnalogConverter)5进行D/A变换。

另外，天线11可以与接收装置50分开。

接收装置50以及IC芯片80具有如上述的结构，因此能够不增大电路规模地使输入给AM用LNA32的偏置电压Vb变化，能够抑制AM用LNA32的特性的波动。

即，在使用第一接收电路而不使用第二接收电路的第一选择状态的情况下，电压生成部16内的偏置电压生成部不必进行如下处理：通过DAC65对设定用于决定AM用LNA32的特性的偏置电压Vb的偏置电压设定数据进行D/A变换来生成偏置电压Vb。因此，电压生成部16内的调谐电压生成部能够通过DAC65对设定用于控制FM用调谐电路21的调谐动作的调谐电压Vt的调谐电压设定数据进行D/A变换来生成调谐电压Vt。

另一方面，在不使用第一接收电路而使用第二接收电路的第二选择状态的情况下，电压生成部16内的调谐电压生成部不必进行如下处理：通过DAC65对设定用于控制FM用调谐电路21的调谐动作的调谐电压Vt的调谐电压设定数据进行D/A变换来生成调谐电压Vt。因此，电压生成部16内的偏置电压生成部能够通过DAC65对设定用于决定AM用LNA32的特性的偏置电压Vb的偏置电压设定数据进行D/A变换来生成偏置电压Vb。

即，电压生成部16的调谐电压生成部和偏置电压生成部为了进行各自的D/A变换而共用同一DAC/65。由此，在调谐电压生成部在第一选择状态下进行D/A变换的情况下，偏置电压生成部在第二选择状态下进行D/A变换的情况下都不必通过其它的DAC进行各自的D/A变换，因此能够抑制电压生成部16的电路规模的增大。这样，电压生成部16的电路结构变得比较简单，并且能够不增大电路规模以及成本地抑制对高频信号进行放大的放大部的特性的波动。

此外，即使在AM用LNA32的内部电路的特性中存在波动，偏置电压生成部16也可以通过输入到DAC65的偏置电压设定数据使AM用LNA32的偏置电压Vb变化，将AM用LNA32的特性调整到希望的最佳值。

接着，更详细地说明图4所示的接收装置50的结构。IC芯片80包含进行第一选择状态和第二选择状态的切换的电路或者单元。在该例中，IC芯片80包含选择性地切换第一选择状态和第二选择状态的切换电路17。电压生成部16以及切换电路17形成在第一选择状态下将调谐电压Vt供给第一接收电路的FM用调谐电路21，在第二选择状态下将偏置电压Vb供给第二接收电路的AM用LNA32的电压生成单元。

接收装置50具有天线11；通过天线11接收FM广播频带等的FM电波的FM接收部；通过天线11接收AM广播频带等的AM电波的AM接收部；能够选择性地对从FM接收部输出的FM接收信号和从AM接收部输出的AM接收信号进行解调的解调电路13。FM接收部具有输入来自天线11的高频信号的FM用调谐电路21；FM用LNA22；FM用混频器23；FM用IFBPF24。AM接收部具有输入来自天线11的高频信号的AM用BPF31；AM用LNA32；AM用混频器33；AM用IFBPF34。

FM用调谐电路21进行从来自天线11的高频信号中取出应该接收的FM广播频带的高频信号的调谐动作。FM用调谐电路21根据输入的调谐电压Vt，能够使从来自天线11的高频信号中取出的信号成分的频带变化。即，FM用调谐电路21能够从来自天线11的高频信号中取出与调谐电压Vt对应的频带的信号成分。FM用LNA22输出以预定的放大率放大来自FM用调谐电路21的高频信号后的第一放大信号。FM用混频器23对从FM用LNA22输出的第一放大信号和从FM/AM局部振荡电路12输出的局部振荡频率信号进行混频，输出第一中间频率信号。可以将FM/AM局部振荡电路12可以分离成FM侧局部振荡电路和AM侧局部振荡电路。IF带通滤波器24从FM用混频器23输出的第一中间频率信号中取出希望的频带(或者信道)的信号成分。

AM用BPF31进行从来自天线11的高频信号中取出应该接收的AM广播频带的高频信号的频带限制动作。AM用LNA32输出以预定的放大率放大来自AM用BPF31的高频信号后的第二放大信号。AM用混频器33对从AM用LNA32输出的第二放大信号和从FM/AM局部振荡电路12输出的局部振荡频率信号进行混频，输出第二中间频率信号。AM用IFBPF34从AM用混频器33输出的第二中间频率信号中取出希望的频带(或者信道)的信号成分。

在该例中，FM/AM解调电路13把来自FM用IFBPF24或者AM用IFBP34的滤波器输出信号解码为单声道信号或者右侧立体声信号和左侧立体声信号。DAC14、15将通过FM/AM解调电路13解码后的数字声音信号变换为模拟声音信号。

虽然没必要言及，但是，IC芯片80可以是至少包含FM用调谐电路21以及AM用BPF31中的一方的结构。

图5是表示FM用调谐电路21、电压生成部16以及AM用LNA32的结构的一例的图。图5中对于与图2实质上相同的部分赋予相同符号，省略其说明。

在图5中，FM用调谐电路21具有二极管27和线圈(或者电感元件)28的并联电路、和对二极管27的中间端子供给调谐电压Vt的电阻26。N1表示图4所示的FM调谐电路21的输入，N2表示图4所示的FM调谐电路21的输出。二极管27是将两个变容二极管(Varicap)的阴极彼此连接的节点成为中间端子的结构的电压变容元件。FM用调谐电路21在该例子中被设置在IC芯片80的内部，但是，其一部分或全部也可以设置在IC芯片80的外部。

AM用LNA32具有N沟道MOSFET40、对FET40的栅极G供给偏置电压Vb的栅极偏置电路、在FET40的源极S和大地GND之间连接的电阻39、在FET40的漏极D和电源电压VDD之间连接的输出负载电路。栅极偏置电路具有与FET40的栅极G连接的电阻36、38；在连接电阻36、38的节点和大地GND之间插入的电容器37。输出负载电路具有电阻41和线圈(或者电感元件)44的并联电路、与并联电路串联连接的电阻43。例如，电阻39和输出负载电路可以设置在IC芯片80的外部。即，AM用LNA32在该例子中被设置在IC芯片80的内部，但是其一部分或者全部也可以被设置在IC芯片80的外部。

从AM用LNA32输出的第二放大信号从FET40的漏极D输出到输出端子OUT。此外，从图4的AM用BPF31输入到AM用LNA32的高频信号被从输入端子IN输入到FET40的栅极G。

电压生成部16具有一输入一输出的D/A变换器(DAC)65。或者，电压生成部16，作为DAC65的模拟输出电压的设定电路或设定单元具有开关66a、66b、向DAC65输出数字数据的运算器67、存储数字数据的寄存器部68、存储数字数据的ROM(Read Only Memory)70、从ROM70读出数字数据输出到寄存器部68的读出用逻辑电路69。开关66a、66b形成开关单元。运算器67和读出用逻辑电路69例如可以用硬件IP(Intellectual Property)等硬件电路来形成。此外，ROM70可以使用可重写的读出专用存储器，例如可以使用EEPROM(Electrically Erasable Programmable ROM)，闪速存储器(FlashMemory)等。

在该例中，后述的CPU(Central Processing Unit)90被设置在IC芯片80的外部，可与电压生成部16连接。CPU90也可以被包含在接收装置50中。ROM70以及读出用逻辑电路69形成对来自CPU90的指示进行应答，能够将ROM70可改写地存储的数据设定在寄存器部68中的存储单元。

DAC65的输出经由电阻26作为反向电压提供供给FM用调谐电路21的变容二极管27。变容二极管27是通过反向电压使电容值变化的电压变容元件，与并联连接的线圈(或者电感元件)28共振，形成频率可变的带通滤波器(BPF)，选择FM广播频带的高频信号使其通过。即，根据相对于输入的调谐电压设定数据而变化的DAC65的输出电压，来控制FM用调谐电路21的调谐频率。

在DAC65的输出部和FET40的栅极偏置电路之间设置有选择性地将DAC65的模拟输出电压的供给目的地切换到FM用调谐电路21或者AM用LNA32的切换电路17。切换电路17具有开关61、62；逆变器63；用于切换DAC65的模拟输出电压的供给目的地的切换信号的输入端子64。开关61、62例如可以用N沟道MOSFET、双极型晶体管等形成。

在接收FM波时，即在选择使用第一接收电路而不选择使用第二接收电路的第一选择状态下，通过切换信号将端子64例如设定为低电平电压，由此，开关61打开，开关62闭合，将AM用LNA32的FET40的栅极电压设定为大地GND的电位，因此不流过FET40的漏极电流。提供该第一选择状态下的DAC65的输出电压，来作为FM用调谐电路21的调谐电压Vt。

另一方面，接收AM波时，即在选择使用第二接收电路而不选择使用第一接收电路的第二选择状态下，通过切换信号将端子64设定为高电平电压，由此，开关61关合，开关62打开，提供DAC65的输出电压来作为AM用LNA32的偏置电压Vb。通过该偏置电压Vb，在FET40的栅极G供给电压，在FET40中流过漏极电流。

因此，在第二选择状态下，不将输入到DAC65的数字数据变更为调谐电压设定数据，而是变更为可将各个IC芯片80内的AM用LNA32的特性数据调整为预定的规格范围内的偏置电压设定数据，由此，即便在各个IC芯片80之间存在AM用LNA32的内部电路的波动，也能够将AM用LNA32的特性数据调整到该预定的规格范围内。即，能够根据输入到DAC65的偏置电压设定数据的输入值，调整DAC65的模拟输出电压(即，AM用LNA32的偏置电压Vb)，因此，能够将影响AM用LNA32的特性的FET40的漏极电流调整到希望的最佳值。换言之，能够对施加到AM用LNA32的FET40的栅极G的栅极电压施加偏移。

输入到DAC65的偏置电压设定数据以及调谐电压设定数据、以及输入到输入端子64的切换信号根据在寄存器部68中存储的数字数据而变化。在寄存器部68中存储的数字数据通过读出逻辑电路69从ROM70读出。在该例中，寄存器部68包含寄存器68a～68f。

例如，在IC芯片80的出厂前等的初始状态下，能够将各个IC芯片80内的AM用LNA32的特性数据调整到预定的规格范围内的特性调整数据，即，AM用LNA32的偏置电压Vb的偏移数据被存储在ROM70中。因此，在初始状态，CPU90使ROM70存储特性调整数据，因此将寄存器部68设定为AM接收模式。具体来说，CPU90在第二选择状态下(即，AM波的接收时)，设定第一开关设定寄存器68e的开关设定数据的值以及第二开关设定寄存器68f的开关设定数据的值，以便根据切换信号向端子64输入高电平电压，把在偏置电压设定寄存器68d中存储的特性调整数据作为偏置电压设定数据输入到DAC65。在寄存器68e中存储用于设定开关66b的连接目的地以及端子64的输入电压电平的开关设定数据，在寄存器68f中存储用于设定开关66a的连接目的地的开关设定数据。

在寄存器68d中存储输入给DAC65的偏置电压设定数据。通过将在ROM70中存储的特性调整数据存储到寄存器68d中，能够将偏置电压设定数据输入到DAC65。

CPU90为了使AM用LNA32的偏置电压Vb成为在预定的规格范围内，调整偏置电压设定寄存器68d的偏置电压设定数据的值。例如，CPU90为了使测量第二选择状态下的IC芯片80的预定的输出信号而得的测量数据成为预定的规格范围内，调整偏置电压设定寄存器68d的偏置电压设定数据的值。IC芯片80的输出信号的测量以及寄存器68d的偏置电压设定数据的值的调整可以在IC芯片80出厂前通过检查装置(未图示)的CPU来执行，或者在将IC芯片80内置在接收装置10等的产品后，通过内置在该产品中的CPU来执行。CPU90进行将调整到最佳的寄存器68d的偏置电压设定数据的值作为特性调整数据写入到ROM70的控制，因此，ROM70也可以不预先存储偏置电压Vb的偏移数据。

例如在IC芯片80的电源接通时，或者，IC芯片80重置时(包含重置解除时)通过内部控制进行动作的读出用逻辑电路69为了将写入到ROM70中的特性调整数据存储到寄存器68d中，进行将从ROM70中读出的特性调整数据转交给寄存器68d的控制。如果在电源接通或者重置时将从ROM70读出的特性调整数据存储到寄存器68d中，则不必在每切换AM波和FM波的接收时，将特性调整数据从ROM70传送到到寄存器68d。

当在特性调整数据被存储在ROM70的状态下，接收AM波时，CPU90将寄存器部68设定为AM接收模式。与在ROM70中没有存储特性调整数据的情况相同，CPU90为了通过切换信号将高电平的电压输入到端子64，将在偏置电压设定寄存器68d中存储的特性调整数据作为偏置电压设定数据输入到DAC65，设定第一开关设定寄存器68e的开关设定数据的值以及第二开关设定寄存器68f的开关设定数据的值。

与此相对，在接收FM波的情况下，CPU90将寄存器部68设定为FM接收模式。具体来说，CPU90在第一选择状态下(即FM波的接收时)，为了通过切换信号将低电平的电压输入到端子64，把运算器67运算出的调谐电压设定数据输入到DAC65，设定第一开关设定寄存器68e的开关设定数据的值以及第二开关设定寄存器68f的开关设定数据的值。运算器67根据在寄存器68a中存储的接收频率设定数据和在寄存器68b中存储的系数数据，运算用于选择该接收频率的电波的调谐电压设定数据。在寄存器68a中存储表示选择了接收的电波的频率的接收频率设定数据。在寄存器68b中存储根据接收频率运算调谐电压设定数据的运算式的项的系数数据。

在寄存器68c中存储输入给DAC65的调谐电压设定数据。如果在ROM70中存储FM用调谐电路21的调谐电压Vt的数据，则将ROM70中存储的特性调整数据存储在寄存器68c中，由此，能够将调谐电压设定数据输入到DAC65。此时，不是运算器67而是将来自寄存器68c的调谐电压设定数据输入到DAC65即可。

与上述的情况相同，在电源接通时或重置时，如果把从ROM70读出的系数数据存储在寄存器68b中，则不必在每次进行AM波和FM波的接收切换时，将系数数据从ROM70传送到寄存器68b。

这样，根据本实施例，通过输入到DAC65的数字数据，使AM用LNA32的FET40的栅极偏置电压变化，由此能够调整漏极电流。

图6是表示图5所示的AM用LNA32的FET40的DC特性的一例的图。在图6中，纵轴表示FET40的漏极电流(mA)，横轴表示FET40的栅极源极间电压(V)。在图6中，对与图3相同的部分赋予相同符号，省略其说明。

如图6所示，在为电流供给量位于大致设计中心值的FET40的情况下，如用点划线表示的特性I上的点A所示，例如在栅极源极间电压为1.13v时，流过30mA的漏极电流。与此相对，当形成AM用LNA32的FET40等的元件的特性由于IC芯片80的制造工艺的波动而波动时，在为电流供给量位于相对于设计中心值较少的一侧的FET40的情况下，FET40的漏极电流和栅极源极电压的关系为实线所示的特性II。但是，在本实施例中，为使FET40的栅极源极间电压例如成为1.24V，将适当的数字数据输入到DAC65。由此，根据DAC65的输出设定FET40的栅极偏置电压，如特性II上的点C所示，能够将FET40的漏极电流调整为与特性I上的点A相同的30mV。因此，即使由于IC芯片80的制造工艺的波动而使AM用LNA32的特性发生波动，也能够吸收AM用LNA32的特性的波动。

此外，在本实施例中，能够在第二选择状态下，将用于生成提供给FM用调谐电路21的调谐电压Vt的DAC65的电压输出路径经由切换电路17连接在AM用LNA32一侧。因此，通过将DAC65的输出电压用作AM用LNA32的偏置电压Vb，不需要设置用于对AM用LNA32提供偏置电压Vb的专用的偏置电路。在图5的例子中，能够使DAC65的电压输出路径连接在AM用LNA32侧的切换电路17可以通过用两个开关61、62和一个逆变器63形成的比较简单的电路来构成。此外，电压生成部16可以通过用运算部67或寄存器部68形成的比较简单的电路来构成。因此，能够不增大IC芯片80的电路规模以及成本地抑制由于IC芯片80的制造工艺的波动引起的AM用LNA32的特性的波动。

图7是表示温度补偿电路的结构的一例的框图。在图7中，用于进行偏置电压Vb的温度补偿的温度补偿电路经由PTAT(Proportional To AbsoluteTemperature)电路71、电流电压变换部72以及差动放大器73。DAC65对于数字数据的输入输出线性模拟电压。PTAT电路71形成用于输出与绝对温度成比例的电流的电流输出单元。电流电压变换部72根据表示AM用LNA32的漏极电流的温度特性的温度系数，将PTAT电路71的输出电流变换为考虑了AM用LNA32的温度特性的偏置电压Vb后输出。因此，通过将DAC65的输出电压和电流电压变换部72的输出电压输入到差动放大器73，来对另一方减去一方，来输出温度补偿后的偏置电压Vb。

本申请主张2009年9月14日向日本国特许厅提交的专利申请第2009-211948的优先权，参照该日本国申请的全部内容。

以上，通过实施例说明了半导体集成电路以及接收装置，但是本发明并不限于上述实施例，可以在本发明的范围内进行各种变形以及改良。

符号说明

11天线

12局部振荡电路

13解调电路

14、15DAC

16电压生成部

17切换电路

21FM用调谐电路

22FM用LNA

23FM用混频器

24FM用IFBPF

31AM用BPF

32AM用LNA

33AM用混频器

34AM用IFBPF

50接收装置

Claims (15)

1.一种半导体集成电路，其特征在于，

具有：

第一接收电路，其接收来自调谐电路的第一频带的电波；

第二接收电路，其包含第一放大部，接收频率比所述第一频带低的第二频带的电波；以及

电压生成单元，其在接收所述第一频带的电波的第一选择状态下，生成提供给所述调谐电路的调谐电压，在接收所述第二频带的电波的第二选择状态下，生成提供给所述第一放大部的偏置电压，

所述电压生成单元具有：生成所述调谐电压以及所述偏置电压，向输出路径输出的电压生成部、和在所述第二选择状态下将所述输出路径切换到所述第一放大部侧的切换电路。

2.根据权利要求1所述的半导体集成电路，其特征在于，

所述电压生成部具有：包含用于存储数据的多个寄存器的寄存器部；对所述寄存器部的所述数据进行切换输出的开关单元；以及对所述开关单元的输出数据进行数字/模拟变换后，输出电压的数字/模拟变换器，

所述开关单元，在所述第一选择状态下，将所述寄存器部的第一寄存器存储的第一数据输出到所述数字/模拟变换器，生成所述调谐电压，在所述第二选择状态下，将所述寄存器部的第二寄存器存储的第二数据输出到所述数字/模拟变换器，生成所述偏置电压。

3.根据权利要求2所述的半导体集成电路，其特征在于，

所述电压生成部还具有根据所述寄存器部的第三寄存器存储的第三数据，运算使所述数字/模拟变换器生成所述调谐电压的数据的运算器。

4.根据权利要求2或3所述的半导体集成电路，其特征在于，

所述电压生成部还具有存储单元，其可改写地预先存储在所述寄存器部中存储的数据，将用于对指示进行应答而预先存储的数据设定在所述寄存器部中。

5.根据权利要求4所述的半导体集成电路，其特征在于，

所述存储单元，在电源接通时或者重置时，将所述用于对指示进行应答而预先存储的数据设定在所述寄存器部中。

6.根据权利要求1～5的任一项所述的半导体集成电路，其特征在于，

所述第一频带的电波是FM广播电波，所述第一接收电路经由所述调谐电路接收天线接收到的电波，

所述第二频带的电波是AM广播电波，所述第二接收电路经由带通滤波器，通过所述第一放大器接收所述天线接收到的电波。

7.根据权利要求6所述的半导体集成电路，其特征在于，

所述第一接收电路具有：对所述第一频带的电波进行放大的第二放大部、和将所述第二放大部的输出频率变换为第一中间频率信号的第一频率变换部，

所述第二接收电路具有将所述第一放大部的输出频率变换为第二中间频率信号的第二频率变换部，

该半导体集成电路还具有选择性地对所述第一以及第二频率变换部的输出进行解调的解调电路。

8.一种接收装置，其特征在于，

具有：

第一接收电路，其包含调谐电路，接收第一频带的电波；

第二接收电路，其包含第一放大部，接收频率比所述第一频带低的第二频带的电波；以及

电压生成单元，其在接收所述第一频带的电波的第一选择状态下，向所述调谐电路提供调谐电压，并且在接收所述第二频带的电波的第二选择状态下，向所述第一放大部提供偏置电压，

所述电压生成单元具有：生成所述调谐电压以及所述偏置电压，向输出路径输出的电压生成部、和在所述第二选择状态下将所述输出路径切换到所述第一放大部侧的切换电路。

9.根据权利要求8所述的接收装置，其特征在于，

所述电压生成部具有：包含用于存储数据的多个寄存器的寄存器部；对所述寄存器部的所述数据进行切换输出的开关单元；以及对所述开关单元的输出数据进行数字/模拟变换后，输出电压的数字/模拟变换器，

所述开关单元，在所述第一选择状态下，将所述寄存器部的第一寄存器存储的第一数据输出到所述数字/模拟变换器，生成所述调谐电压，在所述第二选择状态下，将所述寄存器部的第二寄存器存储的第二数据输出到所述数字/模拟变换器，生成所述偏置电压。

10.根据权利要求9所述的接收装置，其特征在于，

所述电压生成部还具有根据所述寄存器部的第三寄存器存储的第三数据，运算使所述数字/模拟变换器生成所述调谐电压的数据的运算器。

11.根据权利要求9或10所述的接收装置，其特征在于，

所述电压生成部还具有存储单元，其可改写地预先存储在所述寄存器部中存储的数据，将用于对指示进行应答而预先存储的数据设定在所述寄存器部中。

12.根据权利要求11所述的接收装置，其特征在于，

所述存储单元，在电源接通时或者重置时，将所述用于对指示进行应答而预先存储的数据设定在所述寄存器部中。

13.根据权利要求11所述的接收装置，其特征在于，

还具有用于生成所述指示的处理器。

14.根据权利要求8～13中任一项所述的接收装置，其特征在于，

所述第一频带的电波是FM广播电波，所述第一接收电路经由所述调谐电路接收天线接收到的电波，

所述第二频带的电波是AM广播电波，所述第二接收电路经由带通滤波器，通过所述第一放大器接收所述天线接收到的电波。

15.根据权利要求14所述的接收装置，其特征在于，

所述第一接收电路具有：对来自所述调谐电路的所述第一频带的电波进行放大的第二放大部、和将所述第二放大部的输出频率变换为第一中间频率信号的第一频率变换部，

所述第二接收电路具有将所述第一放大部的输出频率变换为第二中间频率信号的第二频率变换部，

该半导体集成电路还具有选择性地对所述第一以及第二频率变换部的输出进行解调的解调电路。

Images