CN102594753A

CN102594753A - 数模混合解调器及解调方法

Info

Publication number: CN102594753A
Application number: CN2012100626482A
Authority: CN
Inventors: 王琴; 郭筝; 时锴; 李宝骐
Original assignee: Shanghai Jiaotong University
Current assignee: Shanghai Jiaotong University
Priority date: 2012-03-09
Filing date: 2012-03-09
Publication date: 2012-07-18

Abstract

本发明实施例提供了一种数模混合解调器及解调方法，其中该数模混合解调器包括：第一单锁相环、第二单锁相环、模拟滤波器、模数转换器和数字滤波器，其中，所述第一单锁相环的输出和需要解调的信号作为所述第二单锁相环的输入；所述第二单锁相环的输出作为所述模拟滤波器的输入；所述模拟滤波器的输出作为所述模数转换器的输入，所述模数转换器的输出作为所述数字滤波器的输入；所述数字滤波器的输出即为解调后得到的信号。本本发明实施例所提的数模混合解调器采用的双PLL高速高性能数模混合解调系统能够有效的避免上述传统解调系统的缺点，实现高速、高性能的特点。

Description

数模混合解调器及解调方法

技术领域

本发明涉及集成电路领域，尤其涉及数模混合解调器及解调方法。

背景技术

在传统的无线解调系统包括单锁相环(Phase Locked Loop，PLL)和数字滤波器。其中，PLL由鉴相器PFD、电荷泵(Charge Pump)、环路滤波器LPF、压控振荡器VCO和分频器组成。在传统的无线解调系统中，PFD对传输信号和参考信号进行鉴频鉴相，并通过电荷泵(Charge Pump)对电容充放电产生压控振荡器(VCO)的控制电压，在这个环路中采集到的VCO控制电压就是解调过的输入信号。数字滤波器是对输入的信号采用高速时钟进行采样滤波，解调滤波到所要的有用信号。

采用传统的无线解调系统，由于其采用了单个PLL结构，因此存在工作速度比较慢，并且产生的解调信号误码率较高，功耗大等缺点。

发明内容

为解决现有技术传统的无线解调系统功耗大，误码率高的缺点，本发明实施例提供了一种数模混合解调器及解调方法。

本发明实施例提供了一种数模混合解调器，包括：第一单锁相环、第二单锁相环、模拟滤波器、模数转换器和数字滤波器，其中，

所述第一单锁相环的输出和需要解调的信号作为所述第二单锁相环的输入；所述第二单锁相环的输出作为所述模拟滤波器的输入；所述模拟滤波器的输出作为所述模数转换器的输入，所述模数转换器的输出作为所述数字滤波器的输入；所述数字滤波器的输出即为解调后的信号。

本发明实施例还提供了一种信号解调的方法，包括：

第二单锁相环接收需要解调的模拟信号，以及第一单锁相环的输出频率的频差和相差；

所述第二单锁相环将所述接收到的模拟信号和第一单锁相环的输出频率的频差和相差来产生压控振荡器的控制电压，在所述压控振荡器的控制电压的控制下对所述需要解调的信号进行解调；

所述第二单锁相环将所述解调后的信号发送给模拟滤波器滤除进行第一次过滤；

所述模拟滤波器将所述第一次过滤后的模拟信号发送给模数转换器；

所述模数转换器将所述模拟信号转换为数字信号，并将所述转换后的数字信号发送给所述数字滤波器，进行第二次过滤；

所述数字滤波器输出的数字信号即为解调后的信号。

本发明实施例所提供的数模混合解调器及解调方法，第二PLL中的VCO由两个环路同时控制，第一PLL能够通过环路锁定产生稳定的输出频率，同时产生的控制电压也会去控制第二PLL中的VCO，这样第二PLL能够在第一PLL稳定的基础上工作，实现两个PLL的协调工作，从而达到优越的解调性能。

附图说明

图1是本发明实施例数模混合解调器的电路示意图；

图2是本发明实施例数模混合解调器中模拟滤波器的电路示意图；

图3是本发明实施例数模混合解调器中模数转换器的电路示意图；

图4是本发明实施例数模混合解调器中数字滤波器的电路示意图。

具体实施方式

下面结合附图对本发明实施例所提供的方法和装置进行详细的描述。

实施例一：

本发明实施例所提供的数模混合解调器，具体的可以是低中频高斯频移键控(Gauss frequency Shift Keying，GFSK)GFSK数模混合解调器，包括第一PLL100、第二PLL200、模拟滤波器300、模数转换器400(该模数转换器可以是Δ-∑ADC)、数字滤波器500组成，参见图1。

其中在上述低中频GFSK数模混合解调器中，第一个PLL是用来稳定输出频率与参考频率绝对同步，第二个PLL用第一个PLL稳定的输出频率与输入信号的频差和相差来产生VCO的控制电压，从而达到对信号的解调作用。将解调出来的模拟信号使用模拟滤波器进行滤波(第一次过滤)，过滤掉模拟信号中的干扰项，然后将过滤后的模拟信号通过Δ-∑ADC进行数模转换，得到所要的数字信号，为了再次滤除干扰，可以将得到的数字信号再次通过数字滤波器进行过滤(第二次过滤)，过滤掉数字信号中的干扰，这样就得到有用的数字信号，解调过程宣告完成。

本发明实施例所提供的低中频GFSK数模混合解调器，由于采用了两个PLL协调工作，可以实现高速、高性能的优点，同时采用了两个滤波器，因此可以实现低误码率，解调准确的优点。

下面结合附图对本发明实施例所提供的低中频GFSK数模混合解调器中的各个单元进行详细的介绍：

一、第一PLL100和第二PLL200

本发明实施例所提供的低中频GFSK数模混合解调器是集成在CMOS集成电路上的。其中，所述第一单锁相环(第一PLL)100包括：第一鉴相器(第一PFD)/电荷泵(Charge Pump)101、环路滤波器(LPF)103和第一压控振荡器(第一VCO)102，所述第二单锁相环(第二PLL)200包括：第二鉴相器(第二PFD)201和第二压控振荡器(第二VCO)202；其中：

所述第一鉴相器的输出作为所述电荷泵的输入，所述电荷泵的输出作为所述环路滤波器的输入，所述环路滤波器的输出作为第一压控振荡器和第二压控振荡器的输入，所述第一压控振荡器的输出作为所述鉴相器的输入；所述第二压控振荡器的输入为所述第二鉴相器的输出，所述第二鉴相器的输出还作为所述模拟滤波器的输入，所述第二压控振荡器的输出作为所述第二鉴相器的输入。

第一PFD是带有延迟复位的双D触发器实现的，复位信号加上延迟可以消除死区，使鉴相器产生较少的误差。Charge Pump采用差分共漏结构，减少电流失配和时钟馈通等影响，同时采用运放来稳定输出点电压，减少电荷共享的影响。LPF采用两阶无源滤波器，调节电阻电容的大小，对电路起到滤波和稳定的作用。第一VCO采用电压控制电流比较量化的结构，产生不断变化的输出频率，直到达到锁相环最终能够锁定的目的。其中第二PFD是由一个异或门构来产生电压脉冲，去控制第二VCO的电流量，同样不断的产生不断变化的输出频率，直到第二PLL达到稳定。其中第一VCO和第二VCO具有相同的结构。

该数模混合解调器的优点在于第二PLL中的VCO由两个环路同时控制，第一PLL能够通过环路锁定产生稳定的输出频率，同时产生的控制电压也会去控制第二PLL中的VCO，这样第二PLL能够在第一PLL稳定的基础上工作，实现两个PLL的协调工作，从而达到优越的解调性能。另外分频器采用D触发器来实现，由于VCO输出频率比较低，采用D触发器速度较快，功耗较低。

二、模拟滤波器300

在本发明实施例中，模拟滤波器是由有源滤波器实现，如图2所示，模拟滤波器的高电平输入端，由三个电阻R0、R1、R2并联而成，每个电阻前面都分别有一个开关，即S0、S1、S2；模拟滤波器的低电平输入端，也由三个电阻R0、R1、R2并联而成，每个电阻前面都分别有一个开关，即S0、S1、S2。该模拟滤波器的高电平输入端和高电平输出端，由电阻R3和电容C3组成的滤波电路进行滤波，该模拟滤波器的低电平输入端和低电平输出端，也由电阻R3和电容C3组成的滤波电路进行滤波。由于该模拟电路的高电平和低电平输入端分别有三个电阻并联而成，并且电阻都有开关控制，因此可以实现调整并联电阻的大小，进而调整该滤波器的带宽，也可以调整其增益，因此可以降低功耗，提高整个系统的性能。

三、模数转换器400

模数转换器ADC采用Δ-∑结构，如图3所示，具体来说，Δ-∑ADC的工作原理是差分放大器、积分器、比较器(该比较器可以是1位模/数转换器A/D)和数/模转换器D/A(该D/A可以是1位D/A)构成，他们构成一个反馈电路。模拟输入与反馈信号(基准电压信号)进行差动(Delta，“Δ”)比较。该比较产生的差动输出馈送到积分器(sigma，“∑”)中，然后将积分器的输出馈送到比较器中。比较器的输出结果去控制1位D/A，将反馈信号(正或者负的基准电压信号)传送到差分放大器，而自身被馈送到数字滤波器中。这种反馈环路的目的是使反馈信号最后积分趋于零。比较器输出的结果就是1/0流。该流如果1密度高，则意味着模拟输入电压较高；反之，0密度较高，则意味着模拟输入电压较低。接着1/0流馈送到数字滤波器中，该滤波器通过过采样与抽样，将1/0流从高速率、低精度位流转换成低速率、高精度数字输出。

四、数字滤波器500

数字滤波器的结构如图4所示，该数字滤波器采用有限长脉冲响应滤波器(FIR滤波器)，该FIR滤波器采用了直接型结构，这种结构的滤波器传输函数为：

它是由M+1个乘法器、M个延时器和M个加法器组成，其中M的取值可以是自然数，在本发明实施例中，M＝8。

该滤波器是由全数字Verilog硬件描述语言(Hard Description Language，HDL)实现，从而使整个解调器系统成为数模混合系统，加快了解调器的工作速度。另外FIR滤波器最重要的优点就是由于不存在系统极点，是绝对稳定的系统。而且FIR滤波器还确保了线性相位，这在信号处理中也非常重要。

Δ-∑ADC的速率比较慢，精度比较高，与数字滤波其配合，可以实现高速高精度数据采集，实现较好的滤波效果，得到准确的数字信号。

实施例二：

本发明实施例提供了一种信号解调的方法，应用于附图1所提供的架构中，该方法包括：

所述数字滤波器输出的数字信号即为解调后的信号。

参照附图3，在本发明的另外一个实施例中，当所述模数转换器包括差分放大器、积分器、比较器和数/模转换器时，所述模数转换器将所述模拟信号转换为数字信号，包括：

所述差分放大器接收所述模拟信号和所述数/模转换器发送的基准信号进行差动比较，并将所述比较的结果发送给所述积分器；

所述积分器进行积分后，将所述积分结果发送给所述比较器；

所述比较器进行比较后，输出数字信号，并且比较器的输出也反馈给模数转换器。

在本发明的另外一个实施例中，所述比较器的输出结果为1/0流，如果所述1/0中1密度高，则模拟输入电压较高；或者，如果0密度较高，则模拟输入电压较低。

在本发明的另外一个实施例中，所述1/0流被发送到所述数字滤波器中，所述数字滤波器将所述1/0流转换为数字信号。

本发明实施例所提供的解调方法，第二PLL中的VCO由两个环路同时控制，第一PLL能够通过环路锁定产生稳定的输出频率，同时产生的控制电压也会去控制第二PLL中的VCO，这样第二PLL能够在第一PLL稳定的基础上工作，实现两个PLL的协调工作，从而达到优越的解调性能。

以上是本发明实施例一些较佳的实施方式而已，任何人在熟悉本领域技术的前提下，在不背离本发明的精神和不超出本发明涉及的技术范围的前提下，可以对本发明描述的细节作各种补充和修改。本发明的保护范围不限于实施例所列举的范围，本发明的保护范围以权利要求为准。

Claims

1.一种数模混合解调器，其特征在于，包括：第一单锁相环、第二单锁相环、模拟滤波器、模数转换器和数字滤波器，其中，

2.如权利要求1的数模混合解调器，其特征在于，所述第一单锁相环包括：第一鉴相器、电荷泵、环路滤波器和第一压控振荡器，所述第二单锁相环包括：第二鉴相器和第二压控振荡器；其中

所述第一鉴相器的输出作为所述电荷泵的输入，所述电荷泵的输出作为所述环路滤波器的输入，所述环路滤波器的输出作为第一压控振荡器和第二压控振荡器的输入，所述第一压控振荡器的输出作为所述鉴相器的输入；

所述第二压控振荡器的输入为所述第二鉴相器的输出，所述第二鉴相器的输出还作为所述模拟滤波器的输入，所述第二压控振荡器的输出作为所述第二鉴相器的输入。

3.如权利要求1所述的数模混合解调器，其特征在于，所述模拟滤波器的高电平输入端和低电平输入端，分别与电阻R0、R1和R2并联；所述电阻R0、R1和R2分别由开关S0、S1和S2控制；所述模拟滤波器的高电平输入端和高电平输出端与电容C1和电阻R3组成的电路并联，所述模拟滤波器的低电平输入端和低电平输出端与电容C1和电阻R3组成的电路并联。

4.如权利要求1所述的数模混合解调器，其特征在于，所述模数转换器包括差分放大器、积分器、比较器和数/模转换器，其中

所述差分放大器的输出作为所述积分器的输入，所述积分器的输出作为所述比较器的输入，所述比较器的输出作为所述数/模转换器的输入，所述数模转换器的输出作为所述差分放大器的输入。

5.一种信号解调的方法，其特征在于，包括：

所述数字滤波器输出的数字信号即为解调后的信号。

6.根据权利要求5所述的方法，其特征在于，当所述模数转换器包括差分放大器、积分器、比较器和数/模转换器时，所述模数转换器将所述模拟信号转换为数字信号，包括：

7.根据权利要求6所述的的方法，其特征在于，所述比较器的输出结果为1/0流，如果所述1/0中1密度高，则模拟输入电压较高；或者，如果0密度较高，则模拟输入电压较低。

8.根据权利要求7所述的方法，其特征在于，所述1/0流被发送到所述数字滤波器中，所述数字滤波器将所述1/0流转换为数字信号。