CN104467825B - 一种基于Clean-up数字锁相环自适应快速锁定晶振的方法 - Google Patents
一种基于Clean-up数字锁相环自适应快速锁定晶振的方法 Download PDFInfo
- Publication number
- CN104467825B CN104467825B CN201410765676.XA CN201410765676A CN104467825B CN 104467825 B CN104467825 B CN 104467825B CN 201410765676 A CN201410765676 A CN 201410765676A CN 104467825 B CN104467825 B CN 104467825B
- Authority
- CN
- China
- Prior art keywords
- phase
- crystal oscillator
- road
- pid
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种基于Clean‑up数字锁相环自适应快速锁定晶振的方法。主要解决现有锁相环电路复杂、且无法满足较高的应用需求的问题。该方法基于Clean‑Up数字锁相环的锁相原理,首先经过鉴频鉴相计算得到参考与被测信号之间的相差,在软件处理相差的过程中,设计了锁相是自适应变化的,依靠软件算法同时调节频率差和相位差,然后控制一个高精度的模数转换器输出压控电压控制晶振,该方法简单,能够快速锁相,且当参考信号受干扰影响时,软件中能够自适应调节系数,使输出平稳过渡。本发明软件处理的方式简单有效,大大缩短锁定时间。
Description
技术领域
本发明涉及一种基于Clean-up数字锁相环自适应快速锁定晶振的方法,属于时频同步领域的锁相技术。
背景技术
锁相环是一种反馈控制系统,利用外部输入的参考信号控制环路内部振荡信号的频率和相位,通过检测输入信号与输出信号的相位差,达到降低输入信号相位噪声,同步输入输出信号的目的,高精度时频设备的核心是具有高准确度和高稳定度的标准频率信号,主要由铷原子钟和恒温石英晶振产生;然而铷原子钟的短稳差,具有明显的频漂特性。GPS系统长期特性极为出色,所以一般选择利用GPS授时信息驯服铷原子钟,选用铷钟产生的频率信号通过锁相环技术去锁定低相噪的晶振,得到具有长期高准确度又具低相噪特性的高精度时频信号,而晶振是一种对振动极为敏感的器件,外界环境稍差对输出的频率信号影响极大,且在某些场合要求输出的频率信号能够快速锁定,因此锁相环的自适应设计成为输出高长稳、低相噪特性频率信号急需解决的问题。
现有的锁相环设计方法主要有模拟锁相环和数字锁相环两种方法:
传统的模拟锁相环在环路滤波器等电路参数已确定的情况下,环路带宽参数固定不可调,考虑到晶体元件易受外界环境干扰,如温度、声音等导致环路噪声带宽也是一个变化的量,这样若采用模拟锁相环,为实现频率快速跟踪锁定、低带宽锁相等不同环路带宽的锁相过程,必须考虑结合多个锁相环电路,同时增加环路切换电路,这必然导致硬件电路面积的大大增加,增加了电路的复杂度,而且模拟锁相环要用到组成很复杂的时间常数积分器,会产生热漂移,电容容量随时间的推移也将发生变化,运算放大器自身也存在零点偏移等问题。
传统的数字锁相环系统是希望通过采用具有低通特性的环路滤波器,获得稳定的振荡控制数据。对于高阶全数字锁相环,其数字滤波器常常采用基于DSP的运算电路。这种结构的锁相环,当环路带宽很窄时,环路滤波器的实现将需要很大的电路量,这给专用集成电路的应用和片上系统SOC(system on chip)的设计带来一定困难。另一种类型的全数字锁相环是采用脉冲序列低通滤波计数电路作为环路滤波器,如随机徘徊序列滤波器、先N后M序列滤波器等。这些电路通过对鉴相模块产生的相位误差脉冲进行计数运算,获得可控振荡器模块的振荡控制参数。由于脉冲序列低通滤波计数方法是一个比较复杂的非线性处理过程,难以进行线性近似,因此,无法采用系统传递函数的分析方法确定锁相环的设计参数,不能实现对高阶数字锁相环性能指标的解耦控制和分析,无法满足较高的应用需求。
发明内容
本发明的目的在于提供一种基于Clean-up数字锁相环自适应快速锁定晶振的方法,锁频锁相同时进行,通过软件算法自适应达到快速锁定晶振,主要解决现有锁相环电路复杂、且无法满足较高的应用需求的问题。
为了实现上述目的,本发明采用的技术方案如下:
一种基于Clean-up数字锁相环自适应快速锁定晶振的方法,包括如下步骤:
(1)系统上电,计算参考频率信号准确度,若满足指标进入步骤(2);
(2)调节参考频率信号相位,产生相位超前90°的正余弦函数信号,并将调节前与调节后的正余弦函数信号分别与输入信号混频,产生I路和Q路;
(3)A/D采样I路和Q路输出,并通过指数滤波滤除高频分量;
(4)通过反正切函数计算I路和Q路输出的相位角Φ;
(5)将相邻两次求得的相位角求二者斜率将与设定门限δth的大小比较,若进入PID粗调模式,反之进入PID细调模式,完成锁定。
具体地,所述PID细调模式为通过PID算法,利用步骤(4)求得相位差、频率差信息,得到压控电压控制晶振产生频率信号,使其向参考源的频率和相位不断收敛,直到达到锁定状态此时PID系数较小,以保证晶振的稳定锁定、平稳输出。
进一步地,所述PID粗调模式为通过PID算法,利用步骤(4)求得相位差、频率差信息,得到压控电压控制晶振产生频率信号,使其向参考源的频率和相位不断收敛,直到达到锁定状态此时PID系数较PID细调模式大,以保证晶振的快速捕获,当达到条件时,进入PID细调。
在具体的过程中,当相位差较大时,适当提高相位差系数;当频率差较大时,并适当提高频率差系数,以达到对压控电压的精调;当检测到晶振或参考频率信号受干扰较大时,立即进入PID粗调模式,进入快速捕获晶振状态,使晶振输出信号保持平稳。
再进一步地,所述步骤(4)中,通过反正切函数计算I路和Q路输出的相位角Φ的具体步骤为:通过步骤(3)滤除高频分量后得到的I路的信号sin((ω0-ω1)t+(Φ0-Φ1))和Q路信号cos((ω0-ω1)t+(Φ0-Φ1)),利用公式求反正切,求得该时刻的相位角(ω0-ω1)t+(Φ0-Φ1)。传统数字锁相环中在计算相位角过程中采用比较I和Q值以及正负来计算相位角,这种采用分象限的方法计算相位角的方式,计算量偏大,锁定时间较长,本发明所采用的方式与传统方式不同,本发明通过求相位角斜率的方式,来判断进入PID粗调模式还是PID细调模式,从而达到锁定状态,在未达到锁定状态时,斜率较大,当达到锁定状态时,其斜率近似为零,在实际处理过程中,门限δth的取值要根据采样时间间隔,锁定时间以及环路噪声等因素综合考虑。
再进一步地,所述PID算法,以锁频和锁相同时进行的方式进行锁定,具体锁频锁相算法采用如下方案:
pid_perror=0-angle; (1-1)
pid_ierror=last_pid_perror-pid_perror; (1-2)
last_pid_perror=pid_perror; (1-3)
pllTune=pid_perror*P+pid_ierror*I+0x8000; (1-4)
其中angle是指数滤波后的相位角,pllTune是写入到DA数模芯片的值,P和I分别是比例系数,0x8000是调节晶振的DA数模芯片中间值。pid_perror是前后两次采样相位角相对于0度的相位差,pid_ierror是前后两次采样所得的频率差,其中P是调节相位差的系数,I是调节频率差的系数,在PID细调模式中,当频率差相对于相位差较大时,适当增大系数I,反之增大系数P,保证锁频锁相的同时进行,最终以达到晶振输出与参考的频率差和相位差均为0。
与现有技术相比,本发明具有以下有益效果:
(1)本发明通过求相位角斜率的方式来判断进入粗调还是细调模式,从而达到锁定状态,在未达到锁定状态时,斜率较大,当达到锁定状态时,其斜率近似为零,该法避免了传统方法中采用分象限计算相位角的方式,从而降低了计算量,缩短了锁定时间。
(2)本发明Clean-up数字锁相环的主要计算在处理器中通过软件实现,环路参数、滤波器带宽、增益等通过软件设置,相比于模拟锁相环而言,Clean-up数字锁相环具有两个重要的优势,一是锁相环在参考信号丢失、跌落以及突变情况下具有保持特性,可使输出信号保持相位、频率的稳定;二是Clean-up锁相环具有mHz量级的环路带宽,可以对参考信号相噪进行“提纯”;利用Clean-up数字锁相环可以自由调整锁相环环路带宽和环路时间常数的优点,即可将环路带宽控制在mHz水平,这样既实现了环路的快速锁定,又可以滤掉参考频谱上附着的大部分杂散信号,提高输出信号的相位噪声水平。
(3)本发明在软件中采用锁频锁相同时进行的PID算法,通过PID粗调和细调模式达到了对压控电压的精调,保证了晶振输出信号的平稳和精确。
附图说明
图1为本发明的流程图。
图2为锁频过程中相位角变化趋势示意图。
图3为锁相环应用实例模型示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步说明,本发明的实施方式包括但不限于下列实施例。
实施例
如图1至图3所示,一种基于Clean-up数字锁相环自适应快速锁定晶振的方法,在本实施例中,采用10M参考频率信号,具体的步骤为:
(1)系统上电,计算参考频率信号准确度,若满足指标进入步骤(2)。
参考频率信号的准确度计算过程为:在初始上电时,外部10M参考频率信号(铷钟未锁定)和晶振都不能满足入锁条件,因此系统采用两个系统计数器计算外部10M参考频率信号相对晶振的频率准确度。
具体计算原理为:第一定时器捕获外部10M参考频率信号,通过预分频产生1Hz信号,定时时间公式如下:
定时时间=(预分频数+1)*(计数值+1)/定时器1时钟;
第四定时器捕获1Hz信号,获取定时器计数值并计算频率准确度。
(2)调节参考频率信号相位,产生相位超前90°的正余弦函数信号,并将调节前与调节后的正余弦函数信号分别与输入信号混频,产生I路和Q路。
设10M参考频率信号:对一般正弦形信号有sin(ω0t+Φ0);(1-5)
晶振信号(即被测信号):sin(ω1t+Φ1); (1-6)
经过相位调整后(超前90°)得到的I路信号为:即cos(ω1t+Φ1);
而Q路信号与晶体振荡器信号一致:sin(ω1t+Φ1);
对于I路:
对于Q路:
式(1-7)与(1-8)中均由两项构成,其中sin((ω0+ω1)t+(Φ0+Φ1))或cos((ω0+ω1)t+(Φ0+Φ1))为高频分量。
(3)A/D采样I路和Q路输出,并通过指数滤波滤除高频分量。
通过ARM自带的A/D采样并经过低通滤波器后,可以把I路与Q项整理为(忽略系数1/2,在随后的运算中可以抵消):
I路:sin((ω0-ω1)t+(Φ0-Φ1))
Q路:cos((ω0-ω1)t+(Φ0-Φ1))
(4)通过反正切函数计算I路和Q路输出的相位角Φ。
对式(1-9)求反正切,可以得到该时刻的相位角:(ω0-ω1)t+(Φ0-Φ1)。其中,ω0与ω1分别表示10M参考频率信号与晶体振荡器信号的频率信息,Φ0与Φ1表示0时刻相位初始值,锁相环的控制目标即为将表达式(1-10)控制到设定点(例如0相位)。
(5)将相邻两次求得的相位角求二者斜率将与设定门限δth的大小比较,若进入PID粗调模式,反之进入PID细调模式,完成锁定。
PID细调模式:通过PID算法,利用步骤(4)求得相位差、频率差信息,得到压控电压控制晶振产生频率信号,使其向参考源的频率和相位不断收敛,直到达到锁定状态此时PID系数较小,以保证晶振的稳定锁定、平稳输出。
PID粗调模式:通过PID算法,利用步骤(4)求得相位差、频率差信息,步骤(4)求得相位角:(ω0-ω1)t+(Φ0-Φ1),可知频率差为(ω0-ω1)t,相位差为(Φ0-Φ1),得到压控电压控制晶振产生频率信号,使其向参考源的频率和相位不断收敛,直到达到锁定状态此时PID系数较PID细调模式大,以保证晶振的快速捕获,当达到条件时,进入PID细调。
在具体的过程中,当相位差较大时,适当提高相位差系数;当频率差较大时,并适当提高频率差系数,以达到对压控电压的精调;当检测到晶振或参考频率信号受干扰较大时,立即进入PID粗调模式,进入快速捕获晶振状态,使晶振输出信号保持平稳。
传统数字锁相环中在计算相位角过程中采用比较I和Q值以及正负来计算相位角,这种采用分象限的方法计算相位角的方式,计算量偏大,锁定时间较长,本发明所采用的方式与传统方式不同,本发明通过求相位角斜率的方式,来判断进入PID粗调模式还是PID细调模式,从而达到锁定状态,在未达到锁定状态时,斜率较大,当达到锁定状态时,其斜率近似为零,在实际处理过程中,门限δth的取值要根据采样时间间隔,锁定时间以及环路噪声等因素综合考虑。
本发明中采用PID算法控制相位角,其中PID算法分为PID粗调模式和PID细调模式,开始时一般进入PID粗调模式,此时PID算法中PID系数较大,以达到对晶振的快捕状态,通过式(1-1)至式(1-4)将频率差和相位差信息转换成电压值,调节内部晶振,从而使内部晶振频率快速跟上外部10M参考频率信号;当达到条件时,进入细调模式,细调过程中PID系数较小,频率差和相位差的系数也在随着二者相对大小,进行自适应变化,达到锁频锁相同时完成,待锁频完成的时候,减小环路带宽,保持PID算法比例系数;当晶振输出受外部干扰影响时,自适应调节环路,进入PID粗调模式,再次快速锁定晶振。这样的方式大大缩短锁定时间,10秒钟内部晶振频率即可跟踪上外部10M参考频率,且能保证晶振输出信号平稳。
按照上述实施例,便可很好地实现本发明。值得说明的是,基于上述结构设计的前提下,为解决同样的技术问题,即使在本发明上做出的一些无实质性的改动或润色,所采用的技术方案的实质仍然与本发明一样,故其也应当在本发明的保护范围内。
Claims (5)
1.一种基于Clean-up数字锁相环自适应快速锁定晶振的方法,其特征在于,包括如下步骤:
(1)系统上电,计算参考频率信号准确度,若满足指标进入步骤(2);
(2)调节参考频率信号相位,产生相位超前90°的正余弦函数信号,并将调节前与调节后的正余弦函数信号分别与输入信号混频,产生I路和Q路;
(3)A/D采样I路和Q路输出,并通过指数滤波滤除高频分量;
(4)通过反正切函数计算I路和Q路输出的相位角Φ;
(5)将相邻两次求得的相位角求二者斜率将与设定门限δth比较,若进入PID粗调模式,反之进入PID细调模式,完成锁定。
2.根据权利要求1所述的一种基于Clean-up数字锁相环自适应快速锁定晶振的方法,其特征在于,所述PID细调模式为通过PID算法,利用步骤(4)求得相位差、频率差信息,得到压控电压控制晶振产生频率信号,使其向参考源的频率和相位不断收敛,直到达到锁定状态。
3.根据权利要求2所述的一种基于Clean-up数字锁相环自适应快速锁定晶振的方法,其特征在于,所述PID粗调模式为通过PID算法,利用步骤(4)求得相位差、频率差信息,得到压控电压控制晶振产生频率信号,使其向参考源的频率和相位不断收敛,直到达到PID细调模式的条件。
4.根据权利要求3所述的一种基于Clean-up数字锁相环自适应快速锁定晶振的方法,其特征在于,当检测到晶振或参考频率信号受干扰较大时,立即进入PID粗调模式,使晶振输出信号保持平稳。
5.根据权利要求4所述的一种基于Clean-up数字锁相环自适应快速锁定晶振的方法,其特征在于,所述步骤(4)中,通过反正切函数计算I路和Q路输出的相位角Φ的具体步骤为:通过步骤(3)滤除高频分量后得到的I路的信号和Q路信号,利用公式求反正切,求得该时刻的相位角。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410765676.XA CN104467825B (zh) | 2014-12-12 | 2014-12-12 | 一种基于Clean-up数字锁相环自适应快速锁定晶振的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410765676.XA CN104467825B (zh) | 2014-12-12 | 2014-12-12 | 一种基于Clean-up数字锁相环自适应快速锁定晶振的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104467825A CN104467825A (zh) | 2015-03-25 |
CN104467825B true CN104467825B (zh) | 2019-01-22 |
Family
ID=52913298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410765676.XA Active CN104467825B (zh) | 2014-12-12 | 2014-12-12 | 一种基于Clean-up数字锁相环自适应快速锁定晶振的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104467825B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10965415B2 (en) * | 2017-03-25 | 2021-03-30 | Lg Electronics Inc. | Method for assigning PTRS for phase noise removal in wireless communication system, and device therefor |
CN108923782B (zh) * | 2018-07-19 | 2021-09-07 | 深圳大学 | 一种全数字锁相环及其快速锁相方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101435866A (zh) * | 2008-11-26 | 2009-05-20 | 苏州莱迪斯特电子有限公司 | 一种gps粗/捕获码信号的载波跟踪系统及其方法 |
CN101582692A (zh) * | 2009-06-12 | 2009-11-18 | 东南大学 | 一种提高数字锁相环性能的方法 |
-
2014
- 2014-12-12 CN CN201410765676.XA patent/CN104467825B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101435866A (zh) * | 2008-11-26 | 2009-05-20 | 苏州莱迪斯特电子有限公司 | 一种gps粗/捕获码信号的载波跟踪系统及其方法 |
CN101582692A (zh) * | 2009-06-12 | 2009-11-18 | 东南大学 | 一种提高数字锁相环性能的方法 |
Non-Patent Citations (2)
Title |
---|
一种新型PID控制的全数字锁相环的设计与实现;卢辉斌;《电子技术应用》;20101130;第36卷(第11期);第57页右栏19行-27行、附图1 |
基于锁频环与锁相环相结合的载波跟踪技术;许志鹏;《电讯技术》;20120430;第52卷(第4期);全文 |
Also Published As
Publication number | Publication date |
---|---|
CN104467825A (zh) | 2015-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10707854B2 (en) | Clock screening with programmable counter-based clock interface and time-to-digital converter with high resolution and wide range operation | |
US8724765B2 (en) | Locking system and method thereof | |
US20170077932A1 (en) | Auto frequency calibration method | |
US20100271140A1 (en) | Supply-Regulated Phase-Locked Loop (PLL) and Method of Using | |
CN104901686B (zh) | 一种低相位噪声的锁相环 | |
KR101532502B1 (ko) | 전압 제어 발진기를 이용한 불균일 샘플링 기술 | |
US9853807B2 (en) | Automatic detection of change in PLL locking trend | |
TW201318349A (zh) | 時脈資料回復電路 | |
CN105281752A (zh) | 一种基于数字锁相环实现的时钟数据恢复系统 | |
US7714669B2 (en) | Phase alignment circuit for a TDC in a DPLL | |
CN101714875B (zh) | 锁相回路电路 | |
US20180006635A1 (en) | Circuit and method for reducing mismatch for combined clock signal | |
CN104467825B (zh) | 一种基于Clean-up数字锁相环自适应快速锁定晶振的方法 | |
Wu et al. | A low-jitter synchronous clock distribution scheme using a DAC based PLL | |
JP2007142791A (ja) | 周波数シンセサイザ | |
US20140354262A1 (en) | Lock detector for digital phase-locked loop | |
CN205249184U (zh) | 一种频率合成器 | |
US11558059B2 (en) | Concept for a digital controlled loop and a digital loop filter | |
CN204886924U (zh) | 一种具有初始相位同步功能的频率综合器 | |
CN104639158B (zh) | 同步双锁相环调节方法 | |
CN113193868A (zh) | 锁相检测装置和锁相检测方法、锁相环 | |
CN204068935U (zh) | 低相位噪声的集成化小数微波频率合成器 | |
CN111800127A (zh) | 锁相环电路 | |
Kavyashree et al. | Implementation of all digital phase locked loop | |
CN104378107A (zh) | 一种改善锁相调频电路宽带调制平坦度的数字处理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |