CN102593010A - 芯片背面披覆锡共晶工艺及其装片方法 - Google Patents
芯片背面披覆锡共晶工艺及其装片方法 Download PDFInfo
- Publication number
- CN102593010A CN102593010A CN2012100506885A CN201210050688A CN102593010A CN 102593010 A CN102593010 A CN 102593010A CN 2012100506885 A CN2012100506885 A CN 2012100506885A CN 201210050688 A CN201210050688 A CN 201210050688A CN 102593010 A CN102593010 A CN 102593010A
- Authority
- CN
- China
- Prior art keywords
- chip
- tin
- silver
- load
- eutectic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Die Bonding (AREA)
Abstract
本发明涉及一种芯片背面披覆锡共晶工艺及其装片方法，所述方法包括以下工艺步骤：步骤一、将芯片背面进行背银或背金处理；步骤二、将步骤一完成背银或背金处理的芯片的背银或背金面上进行镀锡或锡合金作业；步骤三、将步骤二背银或背金面完成镀锡或锡合金作业的芯片进行切割；步骤四、将步骤三切割完后的芯片采用共晶工艺安装到基岛上，完成装片。本发明一种芯片背面披覆锡共晶工艺及其装片方法，它对芯片尺寸无要求，而且芯片背面披覆上一层锡或锡合金以后，由于锡或锡合金的厚度可以控制，锡或锡合金层厚度可以有效吸收芯片与基岛间不同的应力，解决了传统共晶芯片的分层和破裂问题。
Description
技术领域
本发明涉及一种芯片背面披覆锡共晶工艺及其装片方法，属于半导体封装技术领域。
背景技术
在中大功率的半导体封装领域，传统的装片技术主要由三种：一是共晶装片，二是导电胶装片，三是铅锡钎焊装片，而铅锡钎焊装片又可细分为铅锡丝装片和铅锡胶装片，而目前这几种装片方法都存在各自的缺陷：
1、共晶装片
共晶装片需要在芯片背面镀上一层金或金砷合金或者银合金，然后在基岛装片位置一般也镀上一层银，然后可以进行共晶装片。共晶装片时需要控制装片温度达到上下金属层能共晶的高温（一般需要400℃以上），然后在一定的压力和震动摩擦下，使芯片背面的金属原子与基岛镀银层的金属原子进行交换，达到两者形成共晶结合的目的。共晶装片的优点是导电和导热性能较好，但由于芯片和基岛的热膨胀系数差异较，金属基岛面积越大热应力也越大，而传统共晶装片芯片与基岛之间仅有薄薄的一层金属层，无法吸收芯片与基岛之间的热应力变化，也无法吸收基岛外露产品基岛所受到的外力冲击，一旦产品受到温度变化的影响或受到外力冲击时，由于热应力或外力的影响，非常容易造成芯片破裂导致产品失效；
2、导电胶装片
导电胶装片是利用导电胶内含有的粘性胶状物质将芯片和基岛粘结在一起，再通过导电胶内部的金属物质将芯片背面的功能和热量传导到基岛上，导电胶装片能够在一定程度上吸收芯片与基岛之间的热应力变化和基岛所受到的外力冲击，但其导电和导热特性相对较差，比较适用于对导热和导电性能要求不高而芯片面积较大的产品；
3、铅锡钎焊装片
目前的铅锡钎焊装片有两种工艺可以实现，一种是先在基岛上融化上一层铅锡合金焊料，并在铅锡合金焊料融化的情况下安装上芯片，并在高温下铅锡焊料与基岛和背面带有金属层的芯片结合，冷却后形成铅锡钎焊装片效果；另一种是在常温下基岛上点上铅锡膏后装上背面带有金属层的芯片，然后将产品放入高温炉经过回流焊，使铅锡胶充分融化并与基岛和芯片结合，从而形成铅锡钎焊装片效果。铅锡钎焊装片可以兼具共晶装片和导电胶装片的优点，这种装片方法的主要缺陷是对芯片尺寸有要求，如果芯片尺寸过小，在装片和回流焊时，芯片就会发生旋转或扭动，产生不良及报废。
随着半导体行业的发展，对封装体的各种安全可靠性，尤其是体积等方面的要求越来越严格，所以以上三种装片方式已经显现出越来越多的缺陷。
发明内容
本发明的目的在于克服上述不足，提供一种芯片背面披覆锡共晶工艺及其装片方法，它不存在铅锡钎焊装片的困扰，对芯片尺寸无要求；而且芯片背面披覆上一层锡或锡合金以后，由于锡或锡合金的厚度可以控制，锡或锡合金层厚度可以有效吸收芯片与基岛间不同的应力，解决了传统共晶芯片的分层和破裂问题。
本发明的目的是这样实现的：一种芯片背面披覆锡共晶工艺及其装片方法，所述方法包括以下工艺步骤：
步骤一、将芯片背面进行背银或背金处理；
步骤二、将步骤一完成背银或背金处理的芯片的背银或背金面上进行披覆锡或锡合金作业；
步骤三、将步骤二背银或背金面完成镀锡或锡合金作业的芯片进行切割；
步骤四、将步骤三切割完后的芯片采用共晶工艺安装到基岛上，完成装片。
所述步骤二中芯片放置于工装夹具上进行背银或背金面的镀锡或镀锡合金作业，工装夹具连同芯片一起进行镀锡或锡合金作业。
所述工装夹具包括夹具本体，所述夹具本体呈圆环状，所述圆环状的夹具本体的外缘上均布有多个电镀引脚，所述电镀引脚上连接有导线，所述芯片正面朝上放置于夹具本体上。
所述步骤二还可采用掩模板刷锡膏的方式对芯片背银或背金面进行披覆锡或锡合金作业，然后经过回流焊使锡膏固化并对固化后的锡或锡合金表面进行平整处理。
与现有技术相比，本发明的有益效果是：
1、芯片背面的锡层或锡合金层可以是采用电镀的方法镀上去的，采用掩膜板刷锡膏后经过回流焊固化，保证了锡层或锡合金层厚度均匀并可控制，并且在切割后镀层的面积大小与芯片完全一致，完美地解决了传统铅锡钎焊装片对芯片尺寸的限制，使得再小的芯片也可以安全装片，同时也避免了铅锡银膏装片时会发生的一系列问题，例如锡膏的扩散污染、芯片扭转漂移等；
2、芯片背面的镀锡或锡合金的厚度可以控制，锡或锡合金层可以起到吸收应力的作用，可以有效地避免分层，芯片破裂等情况，因此装片质量得到了大大的提高，封装可靠性得到增强。
附图说明
图1为本发明中芯片放置于工装夹具上的示意图。
其中：
夹具本体1
电镀引脚2
导线3
芯片4。
具体实施方式
本发明一种芯片背面披覆锡共晶工艺及其装片方法，它包括以下工艺步骤：
步骤一、利用现有成熟工艺，将芯片背面进行背银或背金处理；
步骤二、将完成背银或背金处理的芯片放置于工装夹具上（如图1所示），将工装夹具连同芯片一起进行电镀锡或锡合金作业，这时候芯片背银或背金面就会被镀上一层锡或锡合金，镀层的厚度及速度皆可得到控制；
所述工装夹具包括夹具本体1，所述夹具本体1呈圆环状，所述圆环状的夹具本体1的外缘上均布有多个电镀引脚2，电镀时，所述电镀引脚2与导线相连接，所述芯片4正面朝上放置于夹具本体1上。
所述芯片4背银或背金面与夹具本体1需有良好的电性连接。
步骤三、将步骤二镀完锡或锡合金的芯片从工装夹具上取下进行切割；
步骤四、将步骤三切割完后的芯片采用共晶工艺安装到基岛上，完成装片。
其中步骤二还可采用掩模板刷锡膏的方式对芯片背银或背金面进行披覆锡或锡合金作业，采用这种方式时还需要经过回流焊使锡膏固化并对固化后的锡或锡合金表面进行平整处理。
Claims (4)
1.一种芯片背面披覆锡共晶工艺及其装片方法，其特征在于所述方法包括以下工艺步骤：
步骤一、将芯片背面进行背银或背金处理；
步骤二、将步骤一完成背银或背金处理的芯片的背银或背金面上进行披覆锡或锡合金作业；
步骤三、将步骤二背银或背金面完成披覆锡或锡合金作业的芯片进行切割；
步骤四、将步骤三切割完后的芯片采用共晶工艺安装到基岛上，完成装片。
2.根据权利要求1所述的一种芯片背面披覆锡共晶工艺及其装片方法，其特征在于：所述步骤二中芯片放置于工装夹具上进行背银或背金面的电镀锡或镀锡合金作业，工装夹具连同芯片一起进行电镀锡或锡合金作业。
3.根据权利要求2所述的一种芯片背面披覆锡共晶工艺及其装片方法，其特征在于：所述工装夹具包括夹具本体（1），所述夹具本体（1）呈圆环状，所述圆环状的夹具本体（1）的外缘上均布有多个电镀引脚（2），所述电镀引脚（2）上连接有导线（3），所述芯片（4）正面朝上放置于夹具本体（1）上。
4.根据权利要求1所述的一种芯片背面披覆锡共晶工艺及其装片方法，其特征在于：所述步骤二采用掩模板刷锡膏的方式对芯片背银或背金面进行披覆锡或锡合金作业，然后经过回流焊使锡膏固化并对固化后的锡或锡合金表面进行平整处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100506885A CN102593010A (zh) | 2012-03-01 | 2012-03-01 | 芯片背面披覆锡共晶工艺及其装片方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100506885A CN102593010A (zh) | 2012-03-01 | 2012-03-01 | 芯片背面披覆锡共晶工艺及其装片方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102593010A true CN102593010A (zh) | 2012-07-18 |
Family
ID=46481482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012100506885A Pending CN102593010A (zh) | 2012-03-01 | 2012-03-01 | 芯片背面披覆锡共晶工艺及其装片方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102593010A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105965120A (zh) * | 2016-06-03 | 2016-09-28 | 湖北三江航天险峰电子信息有限公司 | 一种GaAs微波功放芯片的半自动共晶焊接方法及产品 |
| CN110942998A (zh) * | 2019-12-06 | 2020-03-31 | 西安中车永电电气有限公司 | 一种ipm模块的芯片焊接方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1466172A (zh) * | 2002-06-13 | 2004-01-07 | 衡阳科晶微电子有限公司 | 共晶焊背面金属化工艺 |
| CN1529343A (zh) * | 2003-10-13 | 2004-09-15 | 华中科技大学 | 一种基于金锡共晶的硅/硅键合方法 |
-
2012
- 2012-03-01 CN CN2012100506885A patent/CN102593010A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1466172A (zh) * | 2002-06-13 | 2004-01-07 | 衡阳科晶微电子有限公司 | 共晶焊背面金属化工艺 |
| CN1529343A (zh) * | 2003-10-13 | 2004-09-15 | 华中科技大学 | 一种基于金锡共晶的硅/硅键合方法 |
Non-Patent Citations (2)
| Title |
|---|
| 《Journal of ELECTRONIC MATERIALS》 20061231 Qian Wang等 "Application of Au-Sn Eutectic Bonding in Hermetic Radio-Frequency Microelectromechanical System Wafer Level Packaging" , * |
| QIAN WANG等: ""Application of Au-Sn Eutectic Bonding in Hermetic Radio-Frequency Microelectromechanical System Wafer Level Packaging"", 《JOURNAL OF ELECTRONIC MATERIALS》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105965120A (zh) * | 2016-06-03 | 2016-09-28 | 湖北三江航天险峰电子信息有限公司 | 一种GaAs微波功放芯片的半自动共晶焊接方法及产品 |
| CN110942998A (zh) * | 2019-12-06 | 2020-03-31 | 西安中车永电电气有限公司 | 一种ipm模块的芯片焊接方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3730412B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| EP2312622B1 (en) | Power semiconductor device with a power semiconductor element bonded to a substrate by a Sn-Sb-Cu solder and with a terminal bonded to the substrate by a Sn-Ag-based or Sn-Ag-Cu-based solder and manufacturing method therefor | |
| JP6088950B2 (ja) | スタッドバンプ構造およびその製造方法 | |
| US20110096507A1 (en) | Microelectronic thermal interface | |
| JPH04127456A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| CN101442035A (zh) | 一种扁平无引线封装件及其生产方法 | |
| CN105027277A (zh) | 功率模块用基板的制造方法 | |
| US10840212B2 (en) | Bonding package components through plating | |
| JP6408431B2 (ja) | リードフレーム、リードフレームの製造方法、および半導体装置 | |
| CN102163591A (zh) | 一种球型光栅阵列ic芯片封装件及其生产方法 | |
| US20130277828A1 (en) | Methods and Apparatus for bump-on-trace Chip Packaging | |
| WO2021233333A1 (zh) | 半导体封装结构及其封装方法 | |
| CN102593010A (zh) | 芯片背面披覆锡共晶工艺及其装片方法 | |
| CN202549829U (zh) | 四边扁平无引脚封装件 | |
| CN102593067A (zh) | 焊点高度可控的平面栅格阵列封装互连结构及其制造方法 | |
| JP2011211159A (ja) | 半導体装置の製造方法 | |
| JP4840769B2 (ja) | 半導体パッケージの製造方法 | |
| CN102623364A (zh) | 基岛披覆锡共晶工艺及其装片方法 | |
| CN103247539B (zh) | 引线框架的环氧树脂流出防止方法及用其制造的引线框架 | |
| JP2013165125A (ja) | 半導体パッケージ、および半導体パッケージの製造方法 | |
| CN103887183B (zh) | 金/硅共晶芯片焊接方法及晶体管 | |
| KR101663695B1 (ko) | 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법 | |
| CN100466209C (zh) | 半导体器件及其加工和封装方法 | |
| CN219435873U (zh) | 一种防止倒装芯片旋转偏移的引线框架结构 | |
| CN108321127A (zh) | 一种塑封方法及采用该塑封方法制备的封装体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120718 |