CN102591801A - 存储器管理单元引导的对系统接口的接入 - Google Patents

存储器管理单元引导的对系统接口的接入 Download PDF

Info

Publication number
CN102591801A
CN102591801A CN2011104048218A CN201110404821A CN102591801A CN 102591801 A CN102591801 A CN 102591801A CN 2011104048218 A CN2011104048218 A CN 2011104048218A CN 201110404821 A CN201110404821 A CN 201110404821A CN 102591801 A CN102591801 A CN 102591801A
Authority
CN
China
Prior art keywords
virtual address
address
physical address
interface
transactions requests
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104048218A
Other languages
English (en)
Other versions
CN102591801B (zh
Inventor
阿贾伊·阿南塔·英格尔
克里斯托弗·爱德华·科布
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102591801A publication Critical patent/CN102591801A/zh
Application granted granted Critical
Publication of CN102591801B publication Critical patent/CN102591801B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明涉及存储器管理单元引导的对系统接口的接入。本发明描述一种用于服务于来自一个或一个以上处理器线程的事务请求的存储器管理单元(MMU)。所述MMU可包括翻译旁视缓冲器(TLB)。所述TLB可包括存储模块及逻辑电路。所述存储模块可存储指示多个接口中的一者的位。所述位可与物理地址范围相关联。所述逻辑电路可将处于所述物理地址范围内的物理地址路由到所述多个接口中的所述一者。

Description

存储器管理单元引导的对系统接口的接入
分案申请的相关信息
本申请为发明名称为“存储器管理单元引导的对系统接口的接入”的原中国发明专利申请的分案申请。原申请的申请号为200980123384.3；原申请的申请日为2009年6月18日；原发明专利申请案的优先权日为2008年6月26日。
技术领域
本文中所揭示的发明概念的实施例大体来说涉及数据处理系统的领域。更特定来说，本文中所揭示的发明概念的实施例涉及可引导对一个或一个以上接口的接入的存储器管理单元。
背景技术
数据处理系统可包括彼此间交互以处理指令的各种组件。一个组件可为存储器管理单元(MMU)，其可根据处理单元的一个或一个以上处理器线程的事务请求而管理从物理存储器的数据及/或指令的检索。一些数据处理系统使用虚拟地址来改善检索效率。举例来说，线程可产生包括数据或指令的虚拟地址的事务请求并将所述虚拟地址供应到MMU。MMU可将所述虚拟地址翻译成其对应物理地址，以存取物理存储器中的数据。在一些MMU中，查找表将虚拟地址映射到物理地址(例如，在翻译旁视缓冲器(TLB)中)。
可经由接口(也被称为通道，例如总线)将事务请求路由到包括对应于物理地址的页的资源。数据处理系统可包括用于接入不同系统资源的不同接口。缓冲器(例如，先进先出(FIFO))可管理物理地址并确定待将每一物理地址提供到的以用于存取资源的接口。举例来说，可将缓冲器耦合到TLB以接收物理地址并将其提供到识别接口(将在所述接口上提供每一物理地址以接入资源)的地址解码器。
所述接口耦合到所述资源。每一接口可具有不同特性(例如，速度或带宽)以用于路由事务请求的物理地址。不同特性可使物理地址在缓冲器中积滞并延迟处理，即使TLB提供了针对不同资源的新的事务请求也是如此。举例来说，用以接入第一接口的物理地址可填入所述缓冲器，因为所述第一接口正用于接入资源。用于在其它接口或所述第一接口上路由的物理地址可被积滞，因为缓冲器已满。此外，针对使用物理地址进行的对接口中的一者的每次接入而激活地址解码器，从而对于每一接入均消耗功率。
因此，需要一种可将物理地址路由到接口并降低处理延迟、减少功率消耗且/或向处理器提供较好质量的服务的存储器管理单元系统及过程。
发明内容
在一实施例中，描述一种包括翻译旁视缓冲器(TLB)的存储器管理单元。TLB包括存储模块及逻辑电路。所述存储模块可存储指示多个接口中的一者的位。所述位可与物理地址范围相关联。逻辑电路可基于所述位将处于物理地址范围内的物理地址路由到所述多个接口中的所述一者。
提及此说明性实施例并非为了限制或界定本文所揭示的发明概念，而是为了提供实例以帮助对其的理解。在审阅整个申请案之后，本发明的其它方面、优点及特征将变得显而易见，整个申请案包括以下部分：附图说明、具体实施方式及权利要求书。
附图说明
在参看附图阅读以下具体实施方式时较佳地理解本文所揭示的本发明的概念的这些及其它特征、方面及优势，附图中：
图1为说明具有引导对接口的接入的存储器管理单元的实施例的数据处理系统的实例的总图。
图2为说明图1中的示范性存储器管理单元及接口的总图。
图3为说明用于针对事务请求引导对接口的接入的示范性过程的流程图。
图4为引导对接口的接入的第二示范性存储器管理单元的总图。
图5为说明可包括存储器管理单元的实例便携式通信装置的总图。
图6为说明可包括存储器管理单元的实例蜂窝式电话的总图。
图7为说明可包括存储器管理单元的实例无线因特网协议电话的总图。
图8为说明可包括存储器管理单元的实例便携式数字助理的总图。
图9为说明可包括存储器管理单元的实例音频文件播放器的总图。
具体实施方式
贯穿描述，出于解释的目的而陈述众多具体细节，以便提供对本文所揭示的发明概念的详尽理解。然而，对于所属领域的技术人员来说将显而易见的是，可在无这些具体细节中的一些的情况下实践本文所揭示的发明概念。在其它实例中，以框图形式展示众所周知的结构及装置，以避免混淆本文所揭示的发明概念的基本原理。
本文所揭示的发明概念的实施例涉及一种存储器管理单元(MMU)，其包括一个或一个以上翻译旁视缓冲器(TLB)以用于基于所述TLB中的至少一者中的信息来管理事务请求。所述信息可包括从地址解码器接收的位，所述位识别待将对应于事务请求的虚拟地址的物理地址提供到的接口。所述位可用于确定将在上面路由物理地址以用于接入资源的接口而不需要在TLB之后使用缓冲器及地址解码器(其可能延迟处理或消耗功率)。接口的实例包括紧密耦合存储器(TCM)、高速缓冲存储器总线(例如，ARM有限公司制造的AXI/L2)及先进的高性能总线(AHB)。物理地址可包括识别具有预定大小的存储器块的物理页号码。
在一个实施例中，MMU包括作为微翻译旁视缓冲器(μTLB)的TLB。所述μTLB可从地址解码器接收一位并将其与所述μTLB中的物理地址范围相关联。举例来说，地址解码器可使用芯片上系统(SOC)存储器映射带来分析物理地址并基于所述SOC存储器映射带而产生识别接口的位。SOC存储器映射带可为与内建于半导体装置(例如，集成电路)上的存储器相关联的预界定特性。存储器映射带的实例包括针对存储器页位置的芯片引出线、在制造期间在芯片中烧制的熔线及由芯片制造者添加的经编程逻辑。当μTLB接收到包括虚拟地址的事务请求时，使用位来识别将在上面路由物理地址以用于接入资源的接口。
不存在缓冲器可提高物理地址可用于接入资源的速度。图1展示用于使用物理地址引导接入的MMU的一个实施例的实施的框图。MMU 100可服务于可包括向MMU 100提供事务请求106的一个或一个以上处理器线程104的处理器单元102。事务请求106可为对来自系统资源108的数据、指令或其它信息的请求。MMU 100可识别资源108的物理地址并使用所述物理地址经由接口110接入资源108。
举例来说，事务请求106各自包括处理器线程104正接入的资源或资源的部分的虚拟地址。MMU 100可包括识别与所述虚拟地址相关联的物理地址的表或其它映射。所述物理地址可用于经由接口110中的一者接入资源。图1说明可为任一类型的接口的接口A、接口B、接口C，且接口110可包括额外接口或比所展示接口少的接口。接口A与资源1相关联、接口B与资源2相关联且接口C与资源3相关联。然而，接口110中的每一者可与资源108中的一者以上相关联，且可包括任何数目的资源108。
MMU 100可包括识别将在上面使用特定物理地址接入资源的接口的组件。在图1所展示的实施例中，MMU 100含有包括存储模块114及逻辑电路116的TLB 112。TLB112可为指令TLB、数据TLB或联合TLB且包括一μTLB、多个TLB或者一个或一个以上μTLB及TLB。指令TLB可经配置以服务于取出事务请求，数据TLB可经配置以服务于加载或存储事务请求，且联合TLB可经配置以服务于取出事务请求以及加载或存储事务请求。
存储模块114可存储虚拟地址及对应于所述虚拟地址的物理地址。在一些实施例中，存储模块114包括可存储虚拟地址及对应于每一虚拟地址的物理地址的寄存器或其它存储装置。存储模块114也可存储针对物理地址范围的位或其它指示符。存储模块114可包括各自与一位相关联的多个物理地址范围。位可指示接口110中的待将物理地址范围内的物理地址提供到以用于接入资源的一者。如下文较详细描述，可通过地址解码器118将位提供到TLB 112，所述地址解码器118可使用物理地址及芯片上系统(SOC)存储器映射带来识别将在上面路由物理地址的接口。逻辑电路116可使用所述位来经由经识别的接口路由物理地址以用于接入资源。在一些实施例中，逻辑电路116包括识别存储于TLB 112中的物理地址的选择符及用于提供物理地址并将其路由到由位所识别的接口的多路复用器。
根据各种实施例的MMU可包括TLB及μTLB以用于提高使用事务请求的虚拟地址确定物理地址的速度。举例来说，μTLB可比TLB小且用于使用事务请求的虚拟地址快速地定位一些物理地址(例如，最近或经常使用的物理地址)。如果使用事务请求的虚拟地址在μTLB中进行的查找未定位虚拟地址，则对大于μTLB并包括额外虚拟与物理地址映射的TLB进行查找。如果虚拟地址位于TLB中，则将虚拟地址及物理地址写入到μTLB中的条目中。
如下文中较详细解释，指示符可由地址解码器产生并提供到μTLB或(另外)首先提供到TLB以用于与物理地址一同存储。指示符可识别在上面路由物理地址以接入资源的接口。图2为用于使用指示符识别待将物理地址路由到以用于接入资源的接口的MMU100的实施例的总图。在图2中，MMU 100包括各自耦合到μTLB 202的TLB 200及地址解码器218。TLB 200包括TLB内容可存取存储器(TCAM)204及TLB随机存取存储器(TRAM)206。TCAM 204包括可存储虚拟地址VA1到VAn的多个条目。在一些实施例中，所述条目中的一者或一者以上为空的且不包括虚拟地址。每一虚拟地址可对应于存储于TRAM 206中的条目中的物理地址PA1到PAn中的一者。举例来说，虚拟地址VA1可对应于物理地址PA1。TRAM 206中的每一条目还可包括可(例如)识别位于物理地址处的存储器页的大小的掩码。
当从μTLB 202接收到事务请求的虚拟地址时(例如，在于μCAM 210中进行查找且“未命中”之后)，在TLB 200中执行查找。“未命中”可为在μCAM 210中不存在匹配于事务请求的虚拟地址的虚拟地址。在TLB查找中，将事务请求的虚拟地址与虚拟地址VA1到VAn中的每一者比较。如果发现匹配或“命中”，则将识别与匹配虚拟地址相关联的物理地址的条目的输出作为选择符而提供到多路复用器208。多路复用器208经配置以基于所述选择符输出与匹配虚拟地址相关联的物理地址。
如果在TCAM 204中发生“未命中”，即在TCAM 204中未发现匹配于事务请求的虚拟地址的虚拟地址，则将事务请求的虚拟地址提供到异常引擎216。异常引擎216经配置以针对事务请求的虚拟地址识别物理地址及掩码。在一些实施例中，异常引擎216将条目中的虚拟地址及其对应物理地址写入到TCAM 204及TRAM 206两者中。举例来说，异常引擎216可将虚拟地址写入到TCAM 204中的条目中并将物理地址及掩码写入到TRAM 206中的对应条目中。在其它实施例中，异常引擎216将虚拟地址、其对应物理地址及掩码输出到TLB 200以存储于条目中。在于TLB 200中进行的针对虚拟地址的下一查找中，在TCAM 204中识别出所述虚拟地址，将识别具有物理地址的条目的输出作为选择符而提供到多路复用器208，且可将物理地址提供到μTLB 202。
μTLB 202可包括μTLB内容可存取存储器(μCAM)210及μTLB随机存取存储器(μRAM)212。μCAM 210可包括存储虚拟地址VA1到VAn-k的条目。μCAM 210可与TCAM 204类似，但可经配置以存储比TCAM 204少k个的虚拟地址。μRAM 212可包括存储物理地址PA1到PAn-k的条目。存储于μRAM 212中的每一物理地址可对应于μCAM 210中的虚拟地址VA1到VAn-k中的一者。μRAM 212可与TCAM 206类似，但可经配置以存储比TRAM 206少k个的物理地址。
μRAM 212经配置以存储用于每一所存储物理地址的掩码。掩码可指示与物理地址相关联的存储器位置的页大小。μRAM 212还经配置以存储针对物理地址范围的指示符。每一指示符可识别接口110中的待将处于与所述指示符相关联的物理地址范围内的物理地址路由到的一者。在一些实施例中，含有物理地址的每一条目包括识别接口110中的一者的指示符。
所述指示符可为从地址解码器218接收的识别接口的位。举例来说，地址解码器218可从TLB 200接收物理地址并使用芯片上系统(SOC)存储器映射带来确定与所述物理地址相关联的接口。SOC存储器映射带可为与内建于半导体装置(例如，集成电路)上的存储器相关联的预界定特性。在一些实施例中，SOC存储器映射带可为数据处理系统中的经编程逻辑。SOC存储器映射带的实例包括针对存储器页位置的芯片引出线及/或包括经编程逻辑的软件。举例来说，物理地址的范围可经由SOC存储器映射带(例如，经由芯片引出线)而与接口相关联。当地址解码器218从TLB 200接收到物理地址时，所述地址解码器218可识别包括所接收物理地址的物理地址范围并确定与所述所识别物理地址范围相关联的接口。地址解码器218可经配置以将识别相关联接口的指示符(例如，位)提供到μTLB 202(在其中所述指示符可被存储或者以其它方式对应于条目中的物理地址)。
如上文中所陈述，μTLB 202可比TLB 200小。举例来说，μTLB 202可包括比TLB200少的条目且因此包括比TLB 200少的虚拟及物理地址。在一些实施例中，在于TCAM204中执行查找之前在μCAM 210中执行针对事务请求的虚拟地址的查找。如果发生“未命中”(例如，事务请求的虚拟地址不匹配于μCAM 210中的虚拟地址)，则将虚拟地址提供到TLB 200以在TCAM 204中进行查找。如果在μCAM 210中发生“命中”(例如，事务请求的虚拟地址匹配于μCAM 210中的虚拟地址)，则μCAM 210将识别与匹配虚拟地址相关联的物理地址的条目的输出作为选择符而提供到多路复用器214。多路复用器214可经配置以基于所述选择符从μRAM 212输出与匹配虚拟地址相关联的物理地址。
在一些实施例中，多路复用器214基于位将物理地址路由到接口110中的一者。接口110可包括任何类型及数目的接口。出于示范性目的，图2说明三个接口：紧密耦合存储器(TCM)220、AXI/L2222及先进的高性能总线(AHB)224。在一些实施例中，接口110中的每一者确定是替代于多路复用器214基于位来路由物理地址而基于位来路由物理地址还是除多路复用器214基于位来路由物理地址之外也基于位来路由物理地址。举例来说，TCM 220可路由与识别其的位相关联的物理地址并忽略与识别另一接口的位相关联的物理地址。替代于在μTLB 202与接口110之间使用缓冲器或地址解码器(此可消耗功率并造成事务请求处理中的积滞)，特定实施例可在μTLB 202中使用指示符(例如，位)来识别待将特定物理地址路由到的接口。
图3说明根据所揭示的发明概念的一些实施例的用于使用MMU基于位来将物理地址引导到接口的方法。参看图2中所说明的组件描述图3的流程图。然而，其它实施方案是可能的。
所述方法开始于框302中，此时MMU 100从处理器线程接收事务请求的虚拟地址。举例来说，处理线程可提供包括对来自资源的数据、指令或其它信息的请求的事务请求。所述事务请求可包括资源的虚拟地址，可从所述资源接入由处理器线程所请求的数据、指令或其它信息。
在框304中，MMU 100确定虚拟地址是否处于μTLB 202中。在一些实施例中，对μCAM 210执行查找以确定存储于μCAM 210中的条目中的虚拟地址是否匹配于事务请求的虚拟地址。举例来说，将μCAM 210中的每一虚拟地址与事务请求的虚拟地址比较，直到发现匹配或μCAM 210中的每一虚拟地址与事务请求的虚拟地址已进行比较而无匹配为止。
如果发生“未命中”(例如，未发现匹配)，则在框306中，MMU 100确定虚拟地址是否处于TLB 200中。举例来说，可在TCAM 204中执行查找以确定存储于TCAM 204中的条目中的虚拟地址是否匹配于事务请求的虚拟地址。
如果在TCAM 204中发生“未命中”，则在框308中，异常引擎216确定针对虚拟地址的物理地址并将所述虚拟地址及所述物理地址写入到TLB 200中的条目。举例来说，异常引擎216可将虚拟地址写入到TCAM 204中的条目并将物理地址写入到TRAM 206中的对应条目。在一些实施例中，指示与物理地址相关联的存储器的页大小的掩码由异常引擎216产生且与TRAM 206中的物理地址相关联。
在写入所述条目之后，所述方法返回到框304且以所述虚拟地址对μTLB 202执行查找。可能再次发生“未命中”，且在框306中针对虚拟地址对TLB 200执行查找。如果发生“命中”(例如，存储于TCAM 204中的虚拟地址匹配于事务请求的虚拟地址)，则由TLB 200提供对应物理地址。举例来说，TCAM 204可将指示对应物理地址及/或其条目位置的输出作为选择符而提供到与TRAM 206相关联的多路复用器208。多路复用器208可经配置以基于所述选择符而输出来自TRAM 206的物理地址。
在框310中，地址解码器218使用SOC存储器映射带对来自TRAM 206的物理地址进行解码，以产生指示与所述物理地址相关联的接口的位。举例来说，地址解码器218可使用芯片引出线或预界定物理特性来识别与包括所述物理地址的物理地址范围相关联的接口。如上文所陈述，MMU 100的一些实施例可在将条目写入到TLB时而非在写入到μTLB 202时识别与物理地址相关联的接口。
在框312中，MMU 100针对虚拟地址、其对应物理地址及指示与所述物理地址相关联的接口的位而在μTLB 202中写入条目。举例来说，MMU 100可将虚拟地址存储于μCAM 210中的条目中并将物理地址存储于μRAM 212中的条目中。MMU 100也可将掩码及指示与物理地址相关联的接口的位存储于μRAM 212中。
所述方法可返回到框304，其中MMU 100在μTLB 202中执行查找。如果发生“命中”，则在框314中，μTLB 202可基于位将用于接入资源的物理地址路由到接口。举例来说，所述查找可导致μCAM 210中的虚拟地址的匹配。μCAM 210将指示对应物理地址及/或其条目位置的输出作为选择符提供到与μRAM 212相关联的多路复用器214。多路复用器214可经配置以基于所述选择符而输出来自μRAM 212的物理地址。在一些实施例中，μTLB 202将物理地址路由到由位识别的接口。在其它实施例中，位是与所述物理地址一同提供，且由所述位识别的接口路由所述物理地址而其它接口忽略所述物理地址。
根据一些实施例的地址解码器可位于MMU中以除了向μTLB之外还向TLB提供识别待将物理地址路由到的接口的指示符。图4说明MMU 100的第二实施例，所述MMU100具有可在TLB 400中的条目被写入时将识别针对物理地址的接口的位提供到TLB400的配置。图4中的MMU 100包括一μTLB 402，而μTLB 402包括一可在其中以来自事务请求的虚拟地址执行查找的μCAM 410。如果发生“未命中”，则将虚拟地址提供到TCAM 404并对TLB 400执行查找。
如果在TCAM 404中发生“未命中”，则将虚拟地址提供到识别针对虚拟地址的物理地址的异常引擎416。在一些实施例中，异常引擎416还可确定识别与物理地址相关联的存储器的页大小的用于物理地址的掩码。可将物理地址提供到使用SOC存储器映射带来产生识别用于所述物理地址的接口的位的地址解码器418。可将虚拟地址写入于TCAM 404中的条目中，且可将物理地址连同位及掩码写入于TRAM 406中的对应条目中。当在TCAM 404中发生“命中”时，可使用多路复用器408将物理地址、位及掩码提供到μTLB 402。可将虚拟地址写入于μCAM 410中的条目中，且可将物理地址、位及掩码写入于μRAM 412中的对应条目中。
当在μCAM 410中发生“命中”时，可使用多路复用器414将物理地址路由到接口110中的一者。可使用位来确定将物理地址路由到哪一接口以接入资源。
包括上述特征的实例装置
存储器管理单元(MMU)可包括于任何处理器(例如，数字信号处理器)中。图5到图9的总图说明可并入有用于通过由处理器的一线程或多线程处理器的若干线程提供到装置资源的事务请求而管理对接口的接入的MMU的实例装置。
图5为说明便携式通信装置500的示范性实施例的图。如图5的总图中所说明，所述便携式通信装置包括一包括数字信号处理器(DSP)504的芯片上系统502。图5的总图还展示耦合到数字信号处理器504及显示器508的显示器控制器506。此外，输入装置510耦合到DSP 504。如所展示，存储器512耦合到DSP 504。此外，编码器/解码器(CODEC)514可耦合到DSP 504。扬声器516及麦克风518可耦合到CODEC 514。
图5的总图进一步说明耦合到数字信号处理器504及无线天线522的无线控制器520。在特定实施例中，电源524耦合到芯片上系统502。此外，在特定实施例中，如图5中所说明，显示器526、输入装置530、扬声器516、麦克风518、无线天线522及电源524在芯片上系统502外部。然而，每一者耦合到芯片上系统502的组件。
在特定实施例中，DSP 504包括可通过来自线程的事务请求引导对接口的接入的存储器管理单元(MMU)526。举例来说，MMU 526可为如参看图2或图4所描述且包括微翻译旁视缓冲器(μTLB)，所述微翻译旁视缓冲器(μTLB)可接收指示待将事务请求引导到的接口的位以降低处理延迟。
图6为说明蜂窝式电话600的示范性实施例的图。如所展示，蜂窝式电话600包括一包括经耦合于一起的数字基带处理器604及模拟基带处理器606的芯片上系统602。在特定实施例中，数字基带处理器604为数字信号处理器。如图6的总图中所说明，显示器控制器608及触摸屏幕控制器610耦合到数字基带处理器604。又，在芯片上系统602外部的触摸屏幕显示器612耦合到显示器控制器608及触摸屏幕控制器610。
图6的总图进一步说明视频编码器614(例如，逐行倒相(PAL)编码器、顺序传送彩色与存储(SECAM)编码器或国家电视系统委员会(NTSC)编码器)耦合到数字基带处理器604。此外，视频放大器616耦合到视频编码器614及触摸屏幕显示器612。又，视频端口618耦合到视频放大器616。通用串行总线(USB)控制器620耦合到数字基带处理器604。又，USB端口622耦合到USB控制器620。存储器624及订户身份模块(SIM)卡626也可耦合到数字基带处理器604。此外，如图6的总图中所展示，数字相机628可耦合到数字基带处理器604。在示范性实施例中，数字相机628为电荷耦合装置(CCD)相机或互补金属氧化物半导体(CMOS)相机。
如图6的总图中所进一步说明，立体声音频CODEC 630可耦合到模拟基带处理器606。此外，音频放大器632可耦合到立体声音频CODEC 630。在示范性实施例中，第一立体声扬声器634及第二立体声扬声器636耦合到音频放大器632。麦克风放大器638也可耦合到立体声音频CODEC 630。此外，麦克风640可耦合到麦克风放大器638。在特定实施例中，调频(FM)无线电调谐器642可耦合到立体声音频CODEC 630。FM天线644可耦合到FM无线电调谐器642。此外，立体声耳机646可耦合到立体声音频CODEC 630。
图6的总图进一步说明可耦合到模拟基带处理器606的射频(RF)收发器648。RF开关650可耦合到RF收发器648及RF天线652。小键盘654可耦合到模拟基带处理器606。又，具有麦克风的单声道头戴耳机656可耦合到模拟基带处理器606。此外，振动器装置658可耦合到模拟基带处理器606。图6的总图还展示可耦合到芯片上系统602的电源660。在特定实施例中，电源660为将电力提供到蜂窝式电话600的各种组件的直流(DC)电源。此外，在特定实施例中，电源为可再充电DC电池或从耦合到AC电源的交流(AC)到DC变压器导出的DC电源。
如图6的总图中所描绘，触摸屏幕显示器612、视频端口618、USB端口622、相机628、第一立体声扬声器634、第二立体声扬声器636、麦克风640、FM天线644、立体声耳机646、RF开关648、RF天线650、小键盘652、单声道头戴耳机656、振动器658及电源660可处于芯片上系统602的外部。
在特定实施例中，数字基带处理器604包括可通过来自线程的事务请求引导对接口的接入的存储器管理单元(MMU)626。举例来说，MMU 662可为如参看图2或图4所描述且包括微翻译旁视缓冲器(μTLB)，所述微翻译旁视缓冲器(μTLB)可接收指示待将事务请求引导到的接口的位以降低处理延迟。
图7为说明无线因特网协议(IP)电话700的示范性实施例的图。如所展示，无线IP电话700包括一包括数字信号处理器(DSP)704的芯片上系统702。显示器控制器706可耦合到DSP 704且显示器708耦合到显示器控制器706。在示范性实施例中，显示器708为液晶显示器(LCD)。图7进一步展示可耦合到DSP 704的小键盘710。
快闪存储器712可耦合到DSP 704。同步动态随机存取存储器(SDRAM)714、静态随机存取存储器(SRAM)716及电可擦除可编程只读存储器(EEPROM)718也可耦合到DSP 704。图7的总图还展示可耦合到DSP 704的发光二极管(LED)720。此外，在特定实施例中，语音CODEC 722可耦合到DSP 704。放大器724可耦合到语音CODEC722且单声道扬声器726可耦合到放大器724。图7的总图进一步说明耦合到语音CODEC722的单声道头戴耳机728。在特定实施例中，单声道头戴耳机728包括麦克风。
无线局域网(WLAN)基带处理器730可耦合到DSP 704。RF收发器732可耦合到WLAN基带处理器730且RF天线734可耦合到RF收发器732。在特定实施例中，蓝牙控制器736也可耦合到DSP 704且蓝牙天线738可耦合到控制器736。图7的总图还展示USB端口740也可耦合到DSP 704。此外，电源742耦合到芯片上系统702并将电力提供到无线IP电话700的各种组件。
如图7的总图中所指示，显示器708、小键盘710、LED 720、单声道扬声器726、单声道头戴耳机728、RF天线734、蓝牙天线738、USB端口740及电源742可处于芯片上系统702的外部且耦合到芯片上系统702的一个或一个以上组件。在特定实施例中，DSP 704包括可通过来自线程的事务请求引导对接口的接入的存储器管理单元(MMU)726。举例来说，MMU 762可为如参看图2或图4所描述且包括微翻译旁视缓冲器(μTLB)，所述微翻译旁视缓冲器(μTLB)可接收指示待将事务请求引导到的接口的位以降低处理延迟。
图8为说明便携式数字助理(PDA)800的示范性实施例的图。如所展示，PDA 800包括一包括数字信号处理器(DSP)804的芯片上系统802。触摸屏幕控制器806及显示器控制器808耦合到DSP 804。此外，触摸屏幕显示器810耦合到触摸屏幕控制器806及显示器控制器808。图8的总图还指示小键盘812可耦合到DSP 804。
在特定实施例中，立体声音频CODEC 826可耦合到DSP 804。第一立体声放大器828可耦合到立体声音频CODEC 826且第一立体声扬声器830可耦合到第一立体声放大器828。此外，麦克风放大器832可耦合到立体声音频CODEC 826且麦克风834可耦合到麦克风放大器832。图8的总图进一步展示可耦合到立体声音频CODEC 826的第二立体声放大器836及可耦合到第二立体声放大器836的第二立体声扬声器838。在特定实施例中，立体声耳机840也可耦合到立体声音频CODEC 826。
图8的总图还说明可耦合到DSP 804的802.11控制器842及可耦合到802.11控制器842的802.11天线844。此外，蓝牙控制器846可耦合到DSP 804且蓝牙天线848可耦合到蓝牙控制器846。USB控制器850可耦合到DSP 804且USB端口852可耦合到USB控制器850。此外，智能卡854(例如，多媒体卡(MMC)或安全数字卡(SD))可耦合到DSP 804。此外，电源856可耦合到芯片上系统802并可将电力提供到PDA 800的各种组件。
如图8的总图中所指示，显示器810、小键盘812、IrDA端口822、数字相机824、第一立体声扬声器830、麦克风834、第二立体声扬声器838、立体声耳机840、802.11天线844、蓝牙天线848、USB端口852及电源850可处于芯片上系统802的外部且耦合到芯片上系统802上的一个或一个以上组件。在特定实施例中，DSP 804包括可通过来自线程的事务请求引导对接口的接入的存储器管理单元(MMU)862。举例来说，MMU862可为如参看图2或图4所描述且包括微翻译旁视缓冲器(μTLB)，所述微翻译旁视缓冲器(μTLB)可接收指示待将事务请求引导到的接口的位以降低处理延迟。
图9为说明音频文件播放器(例如，MP3播放器)900的示范性实施例的图。如所展示，音频文件播放器900包括一包括数字信号处理器(DSP)904的芯片上系统902。显示器控制器906可耦合到DSP 904且显示器908耦合到显示器控制器906。在示范性实施例中，显示器908为液晶显示器(LCD)。小键盘910可耦合到DSP 904。
如图9的总图中所进一步描绘，快闪存储器912及只读存储器(ROM)914可耦合到DSP 904。此外，在特定实施例中，音频CODEC 916可耦合到DSP 904。放大器918可耦合到音频CODEC 916且单声道扬声器920可耦合到放大器918。图9的总图进一步指示，麦克风输入922及立体声输入924也可耦合到音频CODEC 916。在特定实施例中，立体声耳机926也可耦合到音频CODEC 916。
USB端口928及智能卡930可耦合到DSP 904。此外，电源932可耦合到芯片上系统902且可将电力提供到音频文件播放器900的各种组件。
如图9的总图中所指示，显示器908、小键盘910、单声道扬声器920、麦克风输入922、立体声输入924、立体声耳机926、USB端口928及电源932处于芯片上系统902的外部且耦合到芯片上系统902上的一个或一个以上组件。在特定实施例中，DSP 904包括可通过来自线程的事务请求引导对接口的接入的存储器管理单元(MMU)926。举例来说，MMU 962可为如参看图2或图4所描述且包括微翻译旁视缓冲器(μTLB)，所述微翻译旁视缓冲器(μTLB)可接收指示待将事务请求引导到的接口的位以降低处理延迟。
概要
本文中所揭示的发明概念的实施例的上述描述已仅出于说明及描述的目的而经呈现且既定不是详尽的或将本文中所揭示的发明概念限制于所揭示的精确形式。对于所属领域的技术人员来说，在不脱离本文中所揭示的发明概念的精神及范围的情况下进行的众多修改及改动是显而易见的。

Claims (14)

1.一种方法，其包括：
提供存储模块，所述存储模块能够存储多个虚拟地址，并针对每个虚拟地址存储与所述虚拟地址关联的物理地址和与所述物理地址相关联的接口指示符，其中所述接口指示符指示来自多个不同接口中的一个接口；
接收事务请求的虚拟地址；
确定所述存储模块是否包括与所述事务请求的虚拟地址匹配的虚拟地址，如果确定了匹配的虚拟地址，则输出与所述虚拟地址相关联的所述物理地址，并将输出的所述物理地址路由至与所述物理地址相关联的所述接口指示符指示的所述一个接口。
2.根据权利要求1所述的方法，其中，提供所述存储模块包括：
提供用于存储多个第一表条目的第一表，每个第一表条目包括虚拟地址、与所述虚拟地址相关联的物理地址以及与所述物理地址相关联的接口指示符，其中所述接口指示符指示来自给定的多个不同接口中的一个接口；以及
提供用于存储多个第二表条目的第二表，每个第二表条目具有虚拟地址和与所述虚拟地址相关联的物理地址。
3.根据权利要求2所述的方法，其中，确定所述存储模块是否包括与所述事务请求的虚拟地址匹配的虚拟地址的步骤包括：将所述事务请求的虚拟地址与所述第一表条目进行比较，如果任一个第一表条目包括与所述事务请求的虚拟地址匹配的虚拟地址，则将所述第一表条目的物理地址作为与所述虚拟地址相关联的物理地址输出，并将输出的所述物理地址路由至第一表条目的接口指示符指示的接口。
4.根据权利要求3所述的方法，其进一步包括：如果比较的结果指示不存在包括与所述事务请求的虚拟地址匹配的虚拟地址的第一表条目，则基于所述事务请求的虚拟地址更新所述第一表。
5.根据权利要求4所述的方法，其中，更新所述第一表包括：
将所述事务请求的虚拟地址与所述第二表条目进行比较，且如果任何第二表条目包括与所述事务请求的虚拟地址匹配的虚拟地址，则
产生针对包括在所述匹配的第二表条目的所述物理地址的接口指示符，并
更新所述第一表，以使第一表条目包括匹配的第二表条目中的所述物理地址和虚拟地址，以及包括所述产生的接口指示符，其中所产生的接口指示符作为与所述物理地址相关联的接口指示符。
6.根据权利要求5所述的方法，其进一步包括：如果所述事务请求的虚拟地址与所述第二表条目比较的结果指示不存在具有与所述事务请求的虚拟地址匹配的虚拟地址的第二表条目，则更新所述第二表以包括所述事务请求的虚拟地址。
7.根据权利要求6所述的方法，其中，更新所述第二表包括：
产生与所述事务请求的虚拟地址相关联的物理地址；
将具有所述事务请求的虚拟地址和所产生的物理地址的第二表条目存储在所述第二表中。
8.一种设备，其包括：
用于存储多个虚拟地址、并针对每个虚拟地址存储与所述虚拟地址相关联的物理地址以及与所述物理地址相关联的接口指示符的装置，其中所述接口指示符指示来自多个不同接口中的一个接口；
用于接收事务请求的虚拟地址的装置；
用于确定所述存储模块是否包括与所述事务请求的虚拟地址匹配的虚拟地址的装置，如果确定了匹配的虚拟地址，则输出与所述虚拟地址相关联的所述物理地址，并将输出的所述物理地址路由至与所述物理地址相关联的所述接口指示符指示的所述一个接口。
9.根据权利要求8所述的设备，其中，所述用于存储多个虚拟地址的装置包括：
用于存储多个第一表条目的装置，每个第一表条目具有虚拟地址、与所述虚拟地址相关联的物理地址以及与所述物理地址相关联的接口指示符，所述接口指示符指示来自给定多个不同接口的一个接口；以及
用于存储多个第二表条目的装置，每个第二表条目包括虚拟地址和与所述虚拟地址相关联的物理地址。
10.根据权利要求9所述的设备，其中，确定所述存储模块是否包括与所述事务请求的虚拟地址匹配的虚拟地址包括：将所述事务请求的虚拟地址与所述第一表条目进行比较，如果任一个第一表条目包括与所述事务请求的虚拟地址匹配的虚拟地址，则将所述第一表条目的物理地址作为与所述虚拟地址相关联的物理地址输出，并将所输出的物理地址路由至第一条目的接口指示符指示的接口。
11.根据权利要求10所述的设备，其进一步包括：如果所述比较的结果指示不存在具有与所述事务请求的虚拟地址匹配的虚拟地址的第一表条目，则基于所述事务请求的虚拟地址更新所述第一表的装置。
12.根据权利要求11所述的设备，其中，更新所述第一表包括将所述事务请求的虚拟地址与所述第二表条目进行比较，如果任何第二表条目包括与所述事务请求的虚拟地址匹配的虚拟地址，则
针对包括在所述匹配的第二表条目的所述物理地址产生接口指示符，并
更新所述第一表，以使第一表条目包括所匹配的第二表条目中的所述物理地址和虚拟地址，以及包括所产生的接口指示符，其中所产生的接口指示符作为与所述物理地址相关联的所述接口指示符。
13.根据权利要求12所述的设备，其进一步包括：如果将所述事务请求的虚拟地址与所述第二表条目比较的结果指示不存在具有与所述事务请求的虚拟地址匹配的虚拟地址的第二表条目，则用于更新所述第二表以包括所述事务请求的虚拟地址的装置。
14.根据权利要求13所述的设备，其中更新所述第二表包括：
产生与所述事务请求的虚拟地址相关联的物理地址；以及
将具有所述事务请求的虚拟地址和所述产生的物理地址的第二表条目存储在所述第二表中。
CN201110404821.8A 2008-06-26 2009-06-18 存储器管理单元引导的对系统接口的接入 Active CN102591801B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/146,657 2008-06-26
US12/146,657 US9239799B2 (en) 2008-06-26 2008-06-26 Memory management unit directed access to system interfaces
CN200980123384.3A CN102067092B (zh) 2008-06-26 2009-06-18 存储器管理单元引导的对系统接口的接入

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200980123384.3A Division CN102067092B (zh) 2008-06-26 2009-06-18 存储器管理单元引导的对系统接口的接入

Publications (2)

Publication Number Publication Date
CN102591801A true CN102591801A (zh) 2012-07-18
CN102591801B CN102591801B (zh) 2015-08-19

Family

ID=41010384

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200980123384.3A Active CN102067092B (zh) 2008-06-26 2009-06-18 存储器管理单元引导的对系统接口的接入
CN201110404821.8A Active CN102591801B (zh) 2008-06-26 2009-06-18 存储器管理单元引导的对系统接口的接入

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200980123384.3A Active CN102067092B (zh) 2008-06-26 2009-06-18 存储器管理单元引导的对系统接口的接入

Country Status (7)

Country Link
US (1) US9239799B2 (zh)
EP (1) EP2307966A1 (zh)
JP (3) JP5680533B2 (zh)
KR (3) KR20110031350A (zh)
CN (2) CN102067092B (zh)
TW (1) TW201015320A (zh)
WO (1) WO2009158269A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103777926A (zh) * 2012-10-25 2014-05-07 辉达公司 多线程处理单元中的高效存储器虚拟化
CN111133422A (zh) * 2017-09-20 2020-05-08 高通股份有限公司 用于存储器管理单元的事务调度器
CN111221465A (zh) * 2018-11-23 2020-06-02 中兴通讯股份有限公司 Dsp处理器、系统以及外部存储空间访问方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5433349B2 (ja) * 2009-08-27 2014-03-05 ルネサスエレクトロニクス株式会社 データプロセッサ
US8429378B2 (en) * 2010-07-06 2013-04-23 Qualcomm Incorporated System and method to manage a translation lookaside buffer
CN101950279B (zh) * 2010-09-30 2012-09-19 华为技术有限公司 均衡数据信息流量的方法、总线系统和译码器
US9405700B2 (en) * 2010-11-04 2016-08-02 Sonics, Inc. Methods and apparatus for virtualization in an integrated circuit
KR101218684B1 (ko) 2011-01-07 2013-01-21 엘지전자 주식회사 이동 단말기 및 이동 단말기의 데이터 출력 방법
US9152572B2 (en) * 2011-12-30 2015-10-06 Intel Corporation Translation lookaside buffer for multiple context compute engine
US9043612B2 (en) * 2013-03-12 2015-05-26 International Business Machines Coropration Protecting visible data during computerized process usage
US9645934B2 (en) * 2013-09-13 2017-05-09 Samsung Electronics Co., Ltd. System-on-chip and address translation method thereof using a translation lookaside buffer and a prefetch buffer
US9645941B2 (en) 2013-09-26 2017-05-09 Cavium, Inc. Collapsed address translation with multiple page sizes
US9639476B2 (en) 2013-09-26 2017-05-02 Cavium, Inc. Merged TLB structure for multiple sequential address translations
US9268694B2 (en) 2013-09-26 2016-02-23 Cavium, Inc. Maintenance of cache and tags in a translation lookaside buffer
US9208103B2 (en) 2013-09-26 2015-12-08 Cavium, Inc. Translation bypass in multi-stage address translation
US9417656B2 (en) * 2014-01-09 2016-08-16 Netronome Systems, Inc. NFA byte detector
US9836410B2 (en) * 2015-04-15 2017-12-05 Qualcomm Incorporated Burst translation look-aside buffer
US10331569B2 (en) 2016-01-05 2019-06-25 Friday Harbor Llc Packet router buffer management
US10120812B2 (en) * 2016-02-03 2018-11-06 Nutanix, Inc. Manipulation of virtual memory page table entries to form virtually-contiguous memory corresponding to non-contiguous real memory allocations
WO2020168522A1 (zh) * 2019-02-21 2020-08-27 华为技术有限公司 一种片上系统、访问命令的路由方法及终端
KR20220032808A (ko) 2020-09-08 2022-03-15 삼성전자주식회사 프로세싱-인-메모리, 메모리 액세스 방법 및 메모리 액세스 장치
US20240012709A1 (en) * 2020-12-03 2024-01-11 Rambus Inc. Dynamically configurable memory error control schemes

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0817059A1 (en) * 1996-06-25 1998-01-07 Sun Microsystems, Inc. Auxiliary translation lookaside buffer for assisting in accessing data in remote address spaces
CN1554055A (zh) * 2001-07-23 2004-12-08 �Ƚ�΢װ�ù�˾ 高可用性集群虚拟服务器系统
CN1708742A (zh) * 2002-01-23 2005-12-14 思科技术公司 在存储区域网中实现存储虚拟化的方法与装置
US20060085588A1 (en) * 2004-09-30 2006-04-20 Ravi Rajwar Transactional memory execution utilizing virtual memory

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63188251A (ja) * 1987-01-31 1988-08-03 Toshiba Corp アドレス変換方式
US5386527A (en) 1991-12-27 1995-01-31 Texas Instruments Incorporated Method and system for high-speed virtual-to-physical address translation and cache tag matching
US5784706A (en) * 1993-12-13 1998-07-21 Cray Research, Inc. Virtual to logical to physical address translation for distributed memory massively parallel processing systems
JP3133732B2 (ja) * 1998-11-25 2001-02-13 甲府日本電気株式会社 マルチスレーブバスラインシステム及びシリアル転送方法
JP2001034537A (ja) 1999-07-23 2001-02-09 Toshiba Corp アドレス変換回路
US6412043B1 (en) 1999-10-01 2002-06-25 Hitachi, Ltd. Microprocessor having improved memory management unit and cache memory
JP2002132581A (ja) * 2000-10-25 2002-05-10 Mitsubishi Electric Corp メモリ管理機構
DE10127198A1 (de) 2001-06-05 2002-12-19 Infineon Technologies Ag Vorrichtung und Verfahren zum Ermitteln einer physikalischen Adresse aus einer virtuellen Adresse unter Verwendung einer hierarchischen Abbildungsvorschrift mit komprimierten Knoten
GB2386441B (en) * 2002-03-12 2006-09-27 Advanced Risc Mach Ltd Bus interface selection by page table attributes
GB2396930B (en) * 2002-11-18 2005-09-07 Advanced Risc Mach Ltd Apparatus and method for managing access to a memory
US20040128574A1 (en) * 2002-12-31 2004-07-01 Franco Ricci Reducing integrated circuit power consumption
US6912644B1 (en) * 2003-03-06 2005-06-28 Intel Corporation Method and apparatus to steer memory access operations in a virtual memory system
US20040225840A1 (en) 2003-05-09 2004-11-11 O'connor Dennis M. Apparatus and method to provide multithreaded computer processing
JP2005310072A (ja) 2004-04-26 2005-11-04 Matsushita Electric Ind Co Ltd アドレス変換装置、及びメモリアクセス方法
US7426626B2 (en) * 2005-08-23 2008-09-16 Qualcomm Incorporated TLB lock indicator
JP5300407B2 (ja) * 2008-10-20 2013-09-25 株式会社東芝 仮想アドレスキャッシュメモリ及び仮想アドレスキャッシュ方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0817059A1 (en) * 1996-06-25 1998-01-07 Sun Microsystems, Inc. Auxiliary translation lookaside buffer for assisting in accessing data in remote address spaces
US5860146A (en) * 1996-06-25 1999-01-12 Sun Microsystems, Inc. Auxiliary translation lookaside buffer for assisting in accessing data in remote address spaces
CN1554055A (zh) * 2001-07-23 2004-12-08 �Ƚ�΢װ�ù�˾ 高可用性集群虚拟服务器系统
CN1708742A (zh) * 2002-01-23 2005-12-14 思科技术公司 在存储区域网中实现存储虚拟化的方法与装置
US20060085588A1 (en) * 2004-09-30 2006-04-20 Ravi Rajwar Transactional memory execution utilizing virtual memory

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103777926A (zh) * 2012-10-25 2014-05-07 辉达公司 多线程处理单元中的高效存储器虚拟化
CN103777926B (zh) * 2012-10-25 2019-09-06 辉达公司 多线程处理单元中的高效存储器虚拟化
CN111133422A (zh) * 2017-09-20 2020-05-08 高通股份有限公司 用于存储器管理单元的事务调度器
CN111221465A (zh) * 2018-11-23 2020-06-02 中兴通讯股份有限公司 Dsp处理器、系统以及外部存储空间访问方法
CN111221465B (zh) * 2018-11-23 2023-11-17 中兴通讯股份有限公司 Dsp处理器、系统以及外部存储空间访问方法

Also Published As

Publication number Publication date
CN102067092B (zh) 2014-02-12
JP5680533B2 (ja) 2015-03-04
JP2015072696A (ja) 2015-04-16
KR20110031350A (ko) 2011-03-25
KR20150109490A (ko) 2015-10-01
EP2307966A1 (en) 2011-04-13
JP2017084389A (ja) 2017-05-18
JP2011526042A (ja) 2011-09-29
KR20140028151A (ko) 2014-03-07
US9239799B2 (en) 2016-01-19
WO2009158269A1 (en) 2009-12-30
TW201015320A (en) 2010-04-16
CN102067092A (zh) 2011-05-18
CN102591801B (zh) 2015-08-19
US20090327647A1 (en) 2009-12-31
JP6305905B2 (ja) 2018-04-04

Similar Documents

Publication Publication Date Title
CN102067092B (zh) 存储器管理单元引导的对系统接口的接入
CN105868128B (zh) 用于高速缓冲存储器线替代的系统和方法
US8443162B2 (en) Methods and apparatus for dynamically managing banked memory
EP1691288A2 (en) Memory management for a mobile multimedia processor
CN104272278B (zh) 用于更新共享高速缓冲存储器的方法和多线程处理系统
CN103475972B (zh) 一种用于耳机插头的连接部件、耳机插孔及终端
US8117420B2 (en) Buffer management structure with selective flush
CN102971720A (zh) 管理翻译旁视缓冲器的系统和方法
US9037831B2 (en) Memory management unit and apparatuses having same
US9652396B2 (en) Cache element processing for energy use reduction
TWI351863B (en) Method and system for digital rights management in
CN102713868B (zh) 存取二级存储器的一部分及一级存储器的系统及方法
CN102884506A (zh) 使用用于转换并存储数据值的指令来配置替代存储器存取代理
US11782837B2 (en) Systems and methods for fast memory access
US20060212605A1 (en) Serial host interface and method for operating the same
KR100710626B1 (ko) 데이터 버스 확장 구조를 갖는 디지털 처리 장치 및 그방법
US20150286269A1 (en) Method and system for reducing power consumption while improving efficiency for a memory management unit of a portable computing device
US20150286270A1 (en) Method and system for reducing power consumption while improving efficiency for a memory management unit of a portable computing device
CN102222050A (zh) 高效数据处理和安全存储方法及安全智能密码存储芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant