KR20220032808A - 프로세싱-인-메모리, 메모리 액세스 방법 및 메모리 액세스 장치 - Google Patents

프로세싱-인-메모리, 메모리 액세스 방법 및 메모리 액세스 장치 Download PDF

Info

Publication number
KR20220032808A
KR20220032808A KR1020200114582A KR20200114582A KR20220032808A KR 20220032808 A KR20220032808 A KR 20220032808A KR 1020200114582 A KR1020200114582 A KR 1020200114582A KR 20200114582 A KR20200114582 A KR 20200114582A KR 20220032808 A KR20220032808 A KR 20220032808A
Authority
KR
South Korea
Prior art keywords
memory
physical address
offset information
internal processor
processing
Prior art date
Application number
KR1020200114582A
Other languages
English (en)
Inventor
윤호상
이승원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200114582A priority Critical patent/KR20220032808A/ko
Priority to US17/201,539 priority patent/US11442851B2/en
Priority to CN202110295385.9A priority patent/CN114153755A/zh
Publication of KR20220032808A publication Critical patent/KR20220032808A/ko
Priority to US17/882,088 priority patent/US11921626B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7821—Tightly coupled to memory, e.g. computational memory, smart memory, processor in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1045—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache
    • G06F12/1063—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache the data cache being concurrently virtually addressed
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1045—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache
    • G06F12/1054—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache the data cache being concurrently physically addressed
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30047—Prefetch instructions; cache control instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30101—Special purpose registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1056—Simplification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/45—Caching of specific data in cache memory
    • G06F2212/452—Instruction code
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

프로세싱-인-메모리, 메모리 액세스 장치 및 메모리 액세스 방법이 개시된다. 프로세싱-인-메모리는 내부 프로세서, 메모리 및 오프셋 정보를 저장하는 레지스터를 포함한다. 내부 프로세서는 메모리 컨트롤러로부터 메모리의 기준 물리 주소 및 인스트럭션을 수신하고, 오프셋 정보를 기초로 메모리의 오프셋 물리 주소를 계산하고, 기준 물리 주소 및 오프셋 물리 주소를 기초로 메모리의 목적 물리 주소를 계산하고, 목적 물리 주소에 액세스하여 인스트럭션을 수행한다.

Description

프로세싱-인-메모리, 메모리 액세스 방법 및 메모리 액세스 장치{PROCESSING-IN-MEMORY, METHOD AND APPARUTUS FOR ACCESSING MEMORY}
프로세싱-인-메모리에 관한 것으로, 프로세싱-인-메모리에서 메모리에 액세스 하는 기술에 관한 것이다.
폰 노이만 아키텍처로 알려진 표준 모델에서 데이터는 메모리에 저장된다. 프로세서와 메모리는 분리되어 있으며 데이터는 둘 사이에서 이동한다. 이러한 구조에서는 데이터의 잦은 이동으로 인한 지연이 불가피하다. 프로세서의 속도의 증가에 따라 메모리의 개선이 있었지만, 메모리의 개선은 대부분 전송 속도보다는 더 적은 공간에 더 많은 데이터를 저장할 수 있는 능력의 향상에 있었다. 메모리에서 프로세서로 데이터를 가져올 때까지 기다리는 시간이 늘어나며, 이에 따라, 프로세서의 속도는 병목 지점의 전송 속도로 제한될 수 있다. 이처럼, 표준적인 컴퓨터 아키텍처에서는 대기 시간으로 인해 처리량이 제한되는 폰 노이만 병목 현상이 발생될 수 있다. 프로세싱-인-메모리는 이러한 병목 현상을 해결하기 위해 단일 칩의 메모리 안에서 연산을 수행할 수 있는 구조를 제안한다.
일 실시예에 따른 프로세싱-인-메모리는, 내부 프로세서; 메모리; 및 오프셋 정보를 저장하는 레지스터를 포함하고, 상기 내부 프로세서는, 메모리 컨트롤러로부터 상기 메모리의 기준 물리 주소 및 인스트럭션을 수신하고, 상기 오프셋 정보를 기초로 상기 메모리의 오프셋 물리 주소를 계산하고, 상기 기준 물리 주소 및 상기 오프셋 물리 주소를 기초로 상기 메모리의 목적 물리 주소를 계산하고, 상기 목적 물리 주소에 액세스하여 상기 인스트럭션을 수행한다.
프로세싱-인-메모리는 캐쉬(cache)를 더 포함하고, 상기 캐쉬는 상기 오프셋 정보와 상기 목적 물리 주소를 저장할 수 있다.
상기 내부 프로세서는, 상기 오프셋 정보를 기초로 상기 캐쉬를 검색하고, 상기 캐쉬에 상기 오프셋 정보에 대응하는 상기 목적 물리 주소가 검색된 경우, 상기 목적 물리 주소에 액세스하여 상기 인스트럭션을 수행할 수 있다.
일 실시예에 따른 메모리 액세스 장치는, 내부 프로세서; 메모리; 및 레지스터를 포함하는 프로세싱-인-메모리; 메모리 컨트롤러; 외부 프로세서; 및 메모리 관리 장치(Memory management unit, MMU)를 포함하고, 상기 외부 프로세서는, 상기 프로세싱-인-메모리로 오프셋 정보를 전송하고, 상기 메모리 컨트롤러로 인스트럭션을 전송하고, 상기 메모리 관리 장치로 기준 가상 주소를 전송하고, 상기 메모리 관리 장치는 상기 기준 가상 주소를 상기 메모리의 기준 물리 주소로 변환하고, 상기 기준 물리 주소를 상기 메모리 컨트롤러로 전송하고, 상기 레지스터는 상기 오프셋 정보를 저장하고, 상기 내부 프로세서는, 상기 메모리 컨트롤러로부터 상기 기준 물리 주소 및 상기 인스트럭션을 수신하고, 상기 오프셋 정보를 기초로 상기 메모리의 오프셋 물리 주소를 계산하고, 상기 기준 물리 주소 및 상기 오프셋 물리 주소를 기초로 상기 메모리의 목적 물리 주소를 계산하고, 상기 목적 물리 주소에 액세스하여 상기 인스트럭션을 수행한다.
상기 프로세싱-인-메모리는 캐쉬(cache)를 더 포함하고, 상기 캐쉬는 상기 오프셋 정보와 상기 목적 물리 주소를 저장할 수 있다.
상기 내부 프로세서는, 상기 오프셋 정보를 기초로 상기 캐쉬를 검색하고, 상기 캐쉬에 상기 오프셋 정보에 대응하는 상기 목적 물리 주소가 검색된 경우, 상기 목적 물리 주소에 액세스하여 상기 인스트럭션을 수행할 수 있다.
일 실시예에 따른 메모리 액세스 방법은, 내부 프로세서, 메모리 및 오프셋 정보를 저장하는 레지스터를 포함 프로세싱-인-메모리에 의해 수행되며, 상기 내부 프로세서에 의해, 메모리 컨트롤러로부터 상기 메모리의 기준 물리 주소 및 인스트럭션을 수신하는 단계; 상기 내부 프로세서에 의해, 상기 오프셋 정보를 기초로 상기 메모리의 오프셋 물리 주소를 계산하는 단계; 상기 내부 프로세서에 의해, 상기 기준 물리 주소 및 상기 오프셋 물리 주소를 기초로 상기 메모리의 목적 물리 주소를 계산하는 단계; 및 상기 내부 프로세서에 의해, 상기 목적 물리 주소에 액세스하여 상기 인스트럭션을 수행하는 단계를 포함한다.
상기 프로세싱-인-메모리에 포함된 캐쉬(cache)에 상기 오프셋 정보와 상기 목적 물리 주소를 저장하는 단계를 더 포함할 수 있다.
상기 방법은, 상기 내부 프로세서에 의해, 상기 오프셋 정보를 기초로 상기 캐쉬를 검색하는 단계; 및 상기 캐쉬에 상기 오프셋 정보에 대응하는 상기 목적 물리 주소가 검색된 경우, 상기 내부 프로세서에 의해, 상기 목적 물리 주소에 액세스하여 상기 인스트럭션을 수행하는 단계를 더 포함할 수 있다.
일 실시예에 따른 메모리 액세스 방법은, 내부 프로세서, 메모리 및 레지스터를 포함하는 프로세싱-인-메모리, 메모리 컨트롤러, 외부 프로세서 및 메모리 관리 장치를 포함하는 프로세싱 장치에 의해 수행되며, 상기 외부 프로세서에 의해, 상기 프로세싱-인-메모리로 오프셋 정보를 전송하고, 상기 메모리 컨트롤러로 인스트럭션을 전송하고, 상기 메모리 관리 장치로 기준 가상 주소를 전송하는 단계; 상기 메모리 관리 장치에 의해, 상기 기준 가상 주소를 상기 메모리의 기준 물리 주소로 변환하고, 상기 기준 물리 주소를 상기 메모리 컨트롤러로 전송하는 단계; 상기 레지스터에 의해, 상기 오프셋 정보를 저장하는 단계; 상기 내부 프로세서에 의해, 상기 메모리 컨트롤러로부터 상기 기준 물리 주소 및 상기 인스트럭션을 수신하는 단계; 상기 내부 프로세서에 의해, 상기 오프셋 정보를 기초로 상기 메모리의 오프셋 물리 주소를 계산하는 단계; 상기 내부 프로세서에 의해, 상기 기준 물리 주소 및 상기 오프셋 물리 주소를 기초로 상기 메모리의 목적 물리 주소를 계산하는 단계; 및 상기 내부 프로세서에 의해, 상기 목적 물리 주소에 액세스하여 상기 인스트럭션을 수행하는 단계를 포함한다.
상기 방법은, 상기 프로세싱-인-메모리에 포함된 캐쉬에 의해, 상기 오프셋 정보와 상기 목적 물리 주소를 저장하는 단계를 더 포함할 수 있다.
상기 방법은, 상기 내부 프로세서에 의해, 상기 오프셋 정보를 기초로 상기 캐쉬를 검색하는 단계; 및 상기 캐쉬에 상기 오프셋 정보에 대응하는 상기 목적 물리 주소가 검색된 경우, 상기 내부 프로세서에 의해, 상기 목적 물리 주소에 액세스하여 상기 인스트럭션을 수행하는 단계를 더 포함할 수 있다.
일 실시예에 따른 컴퓨터 판독 가능한 기록 매체는 상기 방법을 컴퓨터에서 실행하기 위한 프로그램을 기록할 수 있다.
도 1은 일 실시예에 따른 프로세싱-인-메모리의 전체 구성을 도시한 도면이다.
도 2는 일 실시예에 따른 프로세싱-인-메모리에 의해 수행되는 메모리 액세스 방법의 동작을 도시한 순서도이다.
도 3은 일 실시예에 따른 메모리 액세스 장치의 전체 구성을 도시한 도면이다.
도 4는 일 실시예에 따른 메모리 액세스 장치에 의해 수행되는 메모리 액세스 방법의 동작을 도시한 순서도이다.
이하에서, 첨부된 도면을 참조하여 실시예들을 상세하게 설명한다. 그러나, 실시예들에는 다양한 변경이 가해질 수 있어서 특허출원의 권리 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 실시예들에 대한 모든 변경, 균등물 내지 대체물이 권리 범위에 포함되는 것으로 이해되어야 한다.
실시예에서 사용한 용어는 단지 설명을 목적으로 사용된 것으로, 한정하려는 의도로 해석되어서는 안된다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
또한, 실시 예의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
어느 하나의 실시 예에 포함된 구성요소와, 공통적인 기능을 포함하는 구성요소는, 다른 실시 예에서 동일한 명칭을 사용하여 설명하기로 한다. 반대되는 기재가 없는 이상, 어느 하나의 실시 예에 기재한 설명은 다른 실시 예에도 적용될 수 있으며, 중복되는 범위에서 구체적인 설명은 생략하기로 한다.
도 1은 일 실시예에 따른 프로세싱-인-메모리의 전체 구성을 도시한 도면이다.
일 실시예에 따르면, 프로세싱-인-메모리(100)는 메모리(110)의 목적 물리 주소를 빠르게 계산함으로써 메모리(110)에 빠르게 액세스할 수 있다. 이를 통해, 프로세싱-인-메모리(100)는 메모리(110)의 특정 주소에 저장된 PIM 연산을 빠르게 수행할 수 있다.
프로세싱-인-메모리(100)는 반도체 칩으로 구현될 수 있다. 프로세싱-인-메모리(100)는 다른 반도체의 내부에 배치될 수도 있다. 예를 들어, 프로세싱-인-메모리(100)는 GPU 또는 모바일 프로세서와 같은 반도체 칩의 내부에 탑재될 수 있다. 다만, 이들은 예시에 불과하며, 프로세싱-인-메모리(100)는 메모리를 사용하는 모든 장치에 적용될 수 있다.
메모리에 접근하기 위해서는 메모리의 물리 주소에 접근해야 하며, 메모리의 물리 주소에 대한 계산이 필요하다. 주소 정보는 보통 기준 물리 주소와 오프셋 물리 주소를 알면 계산될 수 있다. 여기서, 기준 물리 주소는 메모리 내의 절대적인 위치를 나타내며, 오프셋 물리 주소는 기준 물리 주소로부터 얼마나 떨어져 있는지를 나타내는 상대적인 위치를 의미한다. 오프셋 물리 주소는 오프셋 정보를 기초로 계산될 수 있으며, 오프셋 정보는 오프셋 물리 주소를 계산하기 위한 기초 정보를 의미할 수 있다. 오프셋 정보는 메모리의 랭크(rank), 채널(channel), 뱅크(bank), 로우(row) 및 칼럼(column) 등의 정보를 포함할 수 있다.
프로세싱-인-메모리의 메모리에 접근하기 위해 외부의 소프트웨어를 이용하는 경우, 외부의 프로세서에 복수의 오프셋 정보를 전달하고 계산하는 과정이 수반되게 된다. 프로세싱-인-메모리의 메모리에 대한 접근 횟수가 증가하면 오프셋 주소의 계산에 많은 오버헤드가 발생하게 된다.
한편, 메모리 관리 장치(Memory Management Unit, MMU)는 가상 주소를 물리 주소로 변환하는 장치이다. 프로세싱-인-메모리의 메모리에 접근하기 위해 일반적인 MMU를 이용하는 경우, 가상 주소를 물리 주소로 변환하는 MMU의 특성상 오프셋 정보로부터 물리 주소를 계산하는 방법이 적용되기 어려운 측면이 있다.
일 실시예에 따르면, 프로세싱-인-메모리(100)는 내부 프로세서(120)를 통해 메모리(110)의 물리 주소를 계산할 수 있다. 프로세싱-인-메모리(100)의 내부의 레지스터(130)에 저장된 오프셋 정보를 이용하여 물리 주소를 계산하기 때문에 오버헤드를 줄일 수 있다.
프로세싱-인-메모리(100)는 PIM 연산을 위한 메모리(110)의 읽기 또는 쓰기의 인스트럭션을 발생시킬 수 있다. 이를 위해 먼저 메모리(110)의 어느 주소에 접근할 것인지를 결정하기 위해 메모리(110)의 목적 물리 주소의 계산이 수행될 수 있다.
프로세싱-인-메모리(100)는 액세스할 메모리(110)의 목적 물리 주소를 프로세싱-인-메모리(100)의 내부 프로세서(120)을 통해 계산할 수 있다. 내부 프로세서(120)는 목적 물리 주소를 계산하기에 적합하도록 제조된 것일 수 있다. 프로세싱-인-메모리(100)는 별도의 소프트웨어를 이용하여 계산하는 대신 목적 물리 주소를 계산하기에 적합하도록 제조된 프로세싱-인-메모리(100)의 내부 프로세서(120)를 이용하여 목적 물리 주소를 계산할 수 있다. 이를 통해, 프로세싱-인-메모리(100)는 목적 물리 주소의 계산을 가속하는 동시에 PIM 연산의 속도를 높일 수 있다.
이를 위하여, 프로세싱-인-메모리(100)는 메모리(110), 내부 프로세서(120) 및 레지스터(130)를 포함한다. 메모리(110)의 각각의 주소에는 단순한 데이터가 저장될 수도 있고, PIM 연산을 위한 오퍼레이터 및 오퍼랜드의 정보가 저장될 수도 있다.
레지스터(130)는 메모리(110)의 목적 물리 주소를 계산하기 위해 필요한 정보인 오프셋 정보를 저장한다. 레지스터(130)는 요청 신호에 반응하여 내부 프로세서(120)로 오프셋 정보를 전달할 수 있다. 여기서 전달되는 오프셋 정보는 메모리의 랭크(rank), 채널(channel), 뱅크(bank), 로우(row) 및 칼럼(column) 등일 수 있다. 오프셋 정보는 하나의 변수로 표시될 수 있다.
내부 프로세서(120)는 메모리 컨트롤러로부터 메모리의 기준 물리 주소 및 인스트럭션을 수신한다. 내부 프로세서(120)는 레지스터(130)로부터 오프셋 정보를 수신할 수 있다. 오프셋 정보를 수신하면 내부 프로세서(120)는 오프셋 정보를 기초로 메모리(110)의 오프셋 물리 주소를 계산할 수 있다.
내부 프로세서(120)는 오프셋 물리 주소와 기준 물리 주소를 이용하여 액세스하고자 하는 목적 물리 주소를 계산할 수 있다. 목적 물리 주소가 계산되면 프로세싱-인-메모리(100)는 PIM 연산을 위해 필요한 위치의 메모리에 액세스할 수 있다.
이후에, 내부 프로세서(120)는 목적 물리 주소에 액세스하여 인스트럭션을 수행한다. 프로세싱-인-메모리(100)는 목적 물리 주소의 메모리에 액세스하여 읽기 또는 쓰기의 인스트럭션을 수행할 수 있다. 인스트럭션이 수행된 목적 물리 주소에 저장된 컨텐츠에 따라 PIM 연산이 수행될 수 있다.
다른 실시예에 따르면, 프로세싱-인-메모리(100)는 캐쉬(cache)(140)를 더 포함할 수 있다. 프로세싱-인-메모리(100)는 계산된 목적 물리 주소를 캐쉬(140)에 저장할 수 있다. 캐쉬(140)는 오프셋 정보와 목적 물리 주소를 저장할 수 있다.
호스트(150)로부터 메모리(110)에 대한 액세스 요청이 있을 경우에, 프로세싱-인-메모리(100)는 먼저 캐쉬(140)를 검색할 수 있다. 내부 프로세서(120)는 오프셋 정보를 기초로 캐쉬(140)를 검색할 수 있다. 캐쉬(140)에 오프셋 정보에 대응하는 목적 물리 주소가 검색된 경우, 내부 프로세서(120)는 목적 물리 주소에 액세스하여 인스트럭션을 수행할 수 있다.
해당 액세스 요청에 대응하는 목적 물리 주소가 검색될 경우에, 프로세싱-인-메모리(100)는 검색된 목적 물리 주소에 액세스함으로써 보다 효율적으로 메모리에 대한 액세스 요청을 처리할 수 있다. 해당 액세스 요청에 대응하는 목적 물리 주소가 검색되지 않을 경우에, 프로세싱-인-메모리(100)는 내부 프로세서(120)를 통하여 목적 물리 주소를 계산하고, 계산된 목적 물리 주소에 액세스할 수 있다.
이처럼, 캐쉬(140)를 적용한다면, 반복적으로 접근되는 주소 또는 그에 인접한 주소를 직접 계산을 하지 않더라도 캐쉬(140)를 통해 바로 메모리(110)에 접근할 수 있으므로 수행 속도는 더 빨라질 수 있다.
도 2는 일 실시예에 따른 프로세싱-인-메모리에 의해 수행되는 메모리 액세스 방법의 동작을 도시한 순서도이다.
일 실시예에 따르면, 단계(201)에서, 내부 프로세서는 메모리 컨트롤러로부터 메모리의 기준 물리 주소 및 인스트럭션을 수신한다. 기준 물리 주소는 액세스할 목적 물리 주소의 계산에 필요한 기준이 되는 물리 주소를 의미한다. 인스트럭션은 메모리에 저장된 정보의 읽기 또는 쓰기 등의 커맨드를 포함할 수 있다.
일 실시예에 따르면, 단계(203)에서, 내부 프로세서는 오프셋 정보를 기초로 메모리의 오프셋 물리 주소를 계산한다. 오프셋 정보는 외부의 호스트로부터 레지스터로 전달되어 레지스터에 저장될 수 있다. 메모리에 대한 액세스 요청에 반응하여 내부 프로세서는 레지스터로부터 오프셋 정보를 수신할 수 있다. 내부 프로세서는 오프셋 정보를 기초로 오프셋 물리 주소를 계산할 수 있다.
일 실시예에 따르면, 단계(205)에서, 내부 프로세서는 기준 물리 주소 및 오프셋 물리 주소를 기초로 메모리의 목적 물리 주소를 계산한다. 오프셋 물리 주소는 기준 물리 주소로부터 목적 물리 주소가 얼마나 떨어져 있는지를 나타내는 상대적인 주소이다. 내부 프로세서는 절대적 주소인 기준 물리 주소와 상대적 주소인 오프셋 물리 주소를 기초로 목적 물리 주소를 계산할 수 있다.
일 실시예에 따르면, 단계(207)에서, 내부 프로세서는 목적 물리 주소에 액세스하여 인스트럭션을 수행한다. 내부 프로세서는 목적 물리 주소에 액세스하여 읽기 또는 쓰기 등의 커맨드를 수행할 수 있다. 목적 물리 주소에는 단순한 데이터 또는 오퍼레이터 및 오퍼랜드의 정보가 포함될 수 있으며, 후자의 경우 포함된 정보에 따라 PIM 연산이 수행될 수 있다.
다른 실시예에 따르면, 내부 프로세서는 프로세싱-인-메모리에 포함된 캐쉬(cache)에 오프셋 정보와 목적 물리 주소를 저장할 수 있다. 메모리에 대한 액세스 요청이 있으면, 내부 프로세서는 먼저 오프셋 정보를 기초로 캐쉬를 검색할 수 있다. 캐쉬에 오프셋 정보에 대응하는 목적 물리 주소가 검색된 경우, 내부 프로세서는 목적 물리 주소에 액세스하여 인스트럭션을 수행할 수 있다.
도 3은 일 실시예에 따른 메모리 액세스 장치의 전체 구성을 도시한 도면이다.
일 실시예에 따르면, 메모리 액세스 장치는 프로세싱-인-메모리(100)를 포함하며, 프로세싱-인-메모리(100)의 내부 프로세서(120)를 통해 메모리(110)의 물리 주소를 계산할 수 있다. 메모리 액세스 장치는 프로세싱-인-메모리(100)의 내부의 레지스터(130)에 저장된 오프셋 정보를 이용하여 물리 주소를 계산하기 때문에 오버헤드를 줄일 수 있다.
메모리 액세스 장치는 PIM 연산을 위한 메모리(110)의 읽기 또는 쓰기의 인스트럭션을 발생시킬 수 있다. 이를 위해 먼저 메모리(110)의 어느 주소에 접근할 것인지를 결정하기 위해 메모리(110)의 목적 물리 주소의 계산이 수행될 수 있다.
메모리 액세스 장치는 액세스할 메모리(110)의 목적 물리 주소를 프로세싱-인-메모리(100)의 내부 프로세서(120)을 통해 계산할 수 있다. 내부 프로세서(120)는 목적 물리 주소를 계산하기에 적합하도록 제조된 것일 수 있다. 프로세싱-인-메모리(100)는 별도의 소프트웨어를 이용하여 계산하는 대신 목적 물리 주소를 계산하기에 적합하도록 제조된 프로세싱-인-메모리(100)의 내부 프로세서(120)를 이용하여 목적 물리 주소를 계산할 수 있다. 이를 통해, 메모리 액세스 장치는 목적 물리 주소의 계산을 가속하는 동시에 PIM 연산의 속도를 높일 수 있다.
이를 위하여, 메모리 액세스 장치는 프로세싱-인-메모리(100), 메모리 컨트롤러(310), 외부 프로세서(320) 및 메모리 관리 장치(330)를 포함한다. 프로세싱-인-메모리(100)는 메모리(110), 내부 프로세서(120) 및 레지스터(130)를 포함한다. 메모리 액세스 장치는 프로세싱-인-메모리(100), 메모리 컨트롤러(310), 외부 프로세서(320) 및 메모리 관리 장치(330)를 포함하는 모든 종류의 장치를 포함할 수 있다. 예를 들어, 메모리 액세스 장치는 모바일 단말기, 컴퓨터 및 서버 등을 포함할 수 있다.
메모리(110)의 각각의 주소에는 단순한 데이터가 저장될 수도 있고, PIM 연산을 위한 오퍼레이터 및 오퍼랜드의 정보가 저장될 수도 있다. 레지스터(130)는 메모리(110)의 목적 물리 주소를 계산하기 위해 필요한 정보인 오프셋 정보를 저장한다. 레지스터(130)는 요청 신호에 반응하여 내부 프로세서(120)로 오프셋 정보를 전달할 수 있다.
외부 프로세서(320)는 메모리 액세스 장치의 목적에 따라 다양한 연산을 수행할 수 있다. 외부 프로세서(320)는 레지스터(130)로 오프셋 정보를 전달할 수 있다. 외부 프로세서(320)는 메모리 관리 장치(330)로 기준 가상 주소를 전달할 수 있다. 외부 프로세서(320)는 메모리 컨트롤러(310)로 인스트럭션을 전달할 수 있다. 메모리 관리 장치(330)는 기준 가상 주소를 기준 물리 주소로 변환하여 내부 프로세서(120)로 전달할 수 있다.
내부 프로세서(120)는 메모리 컨트롤러(310)로부터 메모리의 기준 물리 주소 및 인스트럭션을 수신한다. 내부 프로세서(120)는 레지스터(130)로부터 오프셋 정보를 수신할 수 있다. 오프셋 정보를 수신하면 내부 프로세서(120)는 오프셋 정보를 기초로 메모리(110)의 오프셋 물리 주소를 계산할 수 있다.
내부 프로세서(120)는 오프셋 물리 주소와 기준 물리 주소를 이용하여 액세스하고자 하는 목적 물리 주소를 계산할 수 있다. 목적 물리 주소가 계산되면 프로세싱-인-메모리(100)는 PIM 연산을 위해 필요한 위치의 메모리에 액세스할 수 있다.
이후에, 내부 프로세서(120)는 목적 물리 주소에 액세스하여 인스트럭션을 수행한다. 프로세싱-인-메모리(100)는 목적 물리 주소의 메모리에 액세스하여 읽기 또는 쓰기의 인스트럭션을 수행할 수 있다. 인스트럭션이 수행된 목적 물리 주소에 저장된 컨텐츠에 따라 PIM 연산이 수행될 수 있다.
다른 실시예에 따르면, 메모리 액세스 장치는 캐쉬(140)를 더 포함할 수 있다. 메모리 액세스 장치는 계산된 목적 물리 주소를 캐쉬(140)에 저장할 수 있다. 캐쉬(140)는 오프셋 정보와 목적 물리 주소를 저장할 수 있다.
호스트로부터 메모리(110)에 대한 액세스 요청이 있을 경우에, 메모리 액세스 장치는 먼저 캐쉬(140)를 검색할 수 있다. 내부 프로세서(120)는 오프셋 정보를 기초로 캐쉬(140)를 검색할 수 있다. 캐쉬(140)에 오프셋 정보에 대응하는 목적 물리 주소가 검색된 경우, 내부 프로세서(120)는 목적 물리 주소에 액세스하여 인스트럭션을 수행할 수 있다.
해당 액세스 요청에 대응하는 목적 물리 주소가 검색될 경우에, 메모리 액세스 장치는 검색된 목적 물리 주소에 액세스함으로써 보다 효율적으로 메모리에 대한 액세스 요청을 처리할 수 있다. 해당 액세스 요청에 대응하는 목적 물리 주소가 검색되지 않을 경우에, 메모리 액세스 장치는 내부 프로세서(120)를 통하여 목적 물리 주소를 계산하고, 계산된 목적 물리 주소에 액세스할 수 있다.
이처럼, 캐쉬(140)를 적용한다면, 반복적으로 접근되는 주소 또는 그에 인접한 주소를 직접 계산을 하지 않더라도 캐쉬(140)를 통해 바로 메모리(110)에 접근할 수 있으므로 수행 속도는 더 빨라질 수 있다.
도 4는 일 실시예에 따른 메모리 액세스 장치에 의해 수행되는 메모리 액세스 방법의 동작을 도시한 순서도이다.
일 실시예에 따르면, 단계(401)에서, 메모리 액세스 장치의 외부 프로세서는 프로세싱-인-메모리로 오프셋 정보를 전송하고, 메모리 컨트롤러로 인스트럭션을 전송하고, 메모리 관리 장치로 기준 가상 주소를 전송한다.
일 실시예에 따르면, 단계(403)에서, 메모리 액세스 장치의 메모리 관리 장치는 기준 가상 주소를 메모리의 기준 물리 주소로 변환하고, 기준 물리 주소를 메모리 컨트롤러로 전송한다.
일 실시예에 따르면, 단계(405)에서, 메모리 액세스 장치의 레지스터는 오프셋 정보를 저장한다. 레지스터는 액세스 요청 신호에 반응하여 내부 프로세서로 오프셋 정보를 전달할 수 있다.
일 실시예에 따르면, 단계(407)에서, 내부 프로세서는 메모리 컨트롤러로부터 메모리의 기준 물리 주소 및 인스트럭션을 수신한다. 기준 물리 주소는 액세스할 목적 물리 주소의 계산에 필요한 기준이 되는 물리 주소를 의미한다. 인스트럭션은 메모리에 저장된 정보의 읽기 또는 쓰기 등의 커맨드를 포함할 수 있다.
일 실시예에 따르면, 단계(409)에서, 내부 프로세서는 오프셋 정보를 기초로 메모리의 오프셋 물리 주소를 계산한다. 오프셋 정보는 외부의 호스트로부터 레지스터로 전달되어 레지스터에 저장될 수 있다. 메모리에 대한 액세스 요청에 반응하여 내부 프로세서는 레지스터로부터 오프셋 정보를 수신할 수 있다. 내부 프로세서는 오프셋 정보를 기초로 오프셋 물리 주소를 계산할 수 있다.
일 실시예에 따르면, 단계(411)에서, 내부 프로세서는 기준 물리 주소 및 오프셋 물리 주소를 기초로 메모리의 목적 물리 주소를 계산한다. 오프셋 물리 주소는 기준 물리 주소로부터 목적 물리 주소가 얼마나 떨어져 있는지를 나타내는 상대적인 주소이다. 내부 프로세서는 절대적 주소인 기준 물리 주소와 상대적 주소인 오프셋 물리 주소를 기초로 목적 물리 주소를 계산할 수 있다.
일 실시예에 따르면, 단계(413)에서, 내부 프로세서는 목적 물리 주소에 액세스하여 인스트럭션을 수행한다. 내부 프로세서는 목적 물리 주소에 액세스하여 읽기 또는 쓰기 등의 커맨드를 수행할 수 있다. 목적 물리 주소에는 단순한 데이터 또는 오퍼레이터 및 오퍼랜드의 정보가 포함될 수 있으며, 후자의 경우 포함된 정보에 따라 PIM 연산이 수행될 수 있다.
다른 실시예에 따르면, 내부 프로세서는 프로세싱-인-메모리에 포함된 캐쉬(cache)에 오프셋 정보와 목적 물리 주소를 저장할 수 있다. 메모리에 대한 액세스 요청이 있으면, 내부 프로세서는 먼저 오프셋 정보를 기초로 캐쉬를 검색할 수 있다. 캐쉬에 오프셋 정보에 대응하는 목적 물리 주소가 검색된 경우, 내부 프로세서는 목적 물리 주소에 액세스하여 인스트럭션을 수행할 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 청구범위의 범위에 속한다.

Claims (13)

  1. 내부 프로세서;
    메모리; 및
    오프셋 정보를 저장하는 레지스터를 포함하고,
    상기 내부 프로세서는,
    메모리 컨트롤러로부터 상기 메모리의 기준 물리 주소 및 인스트럭션을 수신하고,
    상기 오프셋 정보를 기초로 상기 메모리의 오프셋 물리 주소를 계산하고,
    상기 기준 물리 주소 및 상기 오프셋 물리 주소를 기초로 상기 메모리의 목적 물리 주소를 계산하고,
    상기 목적 물리 주소에 액세스하여 상기 인스트럭션을 수행하는,
    프로세싱-인-메모리(Processing in memory).
  2. 제1항에 있어서,
    캐쉬(cache)를 더 포함하고,
    상기 캐쉬는 상기 오프셋 정보와 상기 목적 물리 주소를 저장하는,
    프로세싱-인-메모리.
  3. 제2항에 있어서,
    상기 내부 프로세서는,
    상기 오프셋 정보를 기초로 상기 캐쉬를 검색하고,
    상기 캐쉬에 상기 오프셋 정보에 대응하는 상기 목적 물리 주소가 검색된 경우, 상기 목적 물리 주소에 액세스하여 상기 인스트럭션을 수행하는,
    프로세싱-인-메모리.
  4. 내부 프로세서;
    메모리; 및
    레지스터
    를 포함하는 프로세싱-인-메모리;
    메모리 컨트롤러;
    외부 프로세서; 및
    메모리 관리 장치(Memory management unit, MMU)
    를 포함하고,
    상기 외부 프로세서는, 상기 프로세싱-인-메모리로 오프셋 정보를 전송하고, 상기 메모리 컨트롤러로 인스트럭션을 전송하고, 상기 메모리 관리 장치로 기준 가상 주소를 전송하고,
    상기 메모리 관리 장치는 상기 기준 가상 주소를 상기 메모리의 기준 물리 주소로 변환하고, 상기 기준 물리 주소를 상기 메모리 컨트롤러로 전송하고,
    상기 레지스터는 상기 오프셋 정보를 저장하고,
    상기 내부 프로세서는,
    상기 메모리 컨트롤러로부터 상기 기준 물리 주소 및 상기 인스트럭션을 수신하고,
    상기 오프셋 정보를 기초로 상기 메모리의 오프셋 물리 주소를 계산하고,
    상기 기준 물리 주소 및 상기 오프셋 물리 주소를 기초로 상기 메모리의 목적 물리 주소를 계산하고,
    상기 목적 물리 주소에 액세스하여 상기 인스트럭션을 수행하는,
    메모리 액세스 장치.
  5. 제4항에 있어서,
    상기 프로세싱-인-메모리는 캐쉬(cache)를 더 포함하고,
    상기 캐쉬는 상기 오프셋 정보와 상기 목적 물리 주소를 저장하는,
    메모리 액세스 장치.
  6. 제5항에 있어서,
    상기 내부 프로세서는,
    상기 오프셋 정보를 기초로 상기 캐쉬를 검색하고,
    상기 캐쉬에 상기 오프셋 정보에 대응하는 상기 목적 물리 주소가 검색된 경우, 상기 목적 물리 주소에 액세스하여 상기 인스트럭션을 수행하는,
    메모리 액세스 장치.
  7. 내부 프로세서, 메모리 및 오프셋 정보를 저장하는 레지스터를 포함 프로세싱-인-메모리에 의한 프로세싱 방법에 있어서,
    상기 내부 프로세서에 의해, 메모리 컨트롤러로부터 상기 메모리의 기준 물리 주소 및 인스트럭션을 수신하는 단계;
    상기 내부 프로세서에 의해, 상기 오프셋 정보를 기초로 상기 메모리의 오프셋 물리 주소를 계산하는 단계;
    상기 내부 프로세서에 의해, 상기 기준 물리 주소 및 상기 오프셋 물리 주소를 기초로 상기 메모리의 목적 물리 주소를 계산하는 단계; 및
    상기 내부 프로세서에 의해, 상기 목적 물리 주소에 액세스하여 상기 인스트럭션을 수행하는 단계
    를 포함하는, 메모리 액세스 방법.
  8. 제7항에 있어서,
    상기 프로세싱-인-메모리에 포함된 캐쉬(cache)에 상기 오프셋 정보와 상기 목적 물리 주소를 저장하는 단계를 더 포함하는,
    메모리 액세스 방법.
  9. 제8항에 있어서,
    상기 내부 프로세서에 의해, 상기 오프셋 정보를 기초로 상기 캐쉬를 검색하는 단계; 및
    상기 캐쉬에 상기 오프셋 정보에 대응하는 상기 목적 물리 주소가 검색된 경우, 상기 내부 프로세서에 의해, 상기 목적 물리 주소에 액세스하여 상기 인스트럭션을 수행하는 단계를 더 포함하는,
    메모리 액세스 방법.
  10. 내부 프로세서, 메모리 및 레지스터를 포함하는 프로세싱-인-메모리, 메모리 컨트롤러, 외부 프로세서 및 메모리 관리 장치를 포함하는 프로세싱 장치에 의해 수행되는 메모리 액세스 방법에 있어서,
    상기 외부 프로세서에 의해, 상기 프로세싱-인-메모리로 오프셋 정보를 전송하고, 상기 메모리 컨트롤러로 인스트럭션을 전송하고, 상기 메모리 관리 장치로 기준 가상 주소를 전송하는 단계;
    상기 메모리 관리 장치에 의해, 상기 기준 가상 주소를 상기 메모리의 기준 물리 주소로 변환하고, 상기 기준 물리 주소를 상기 메모리 컨트롤러로 전송하는 단계;
    상기 레지스터에 의해, 상기 오프셋 정보를 저장하는 단계;
    상기 내부 프로세서에 의해, 상기 메모리 컨트롤러로부터 상기 기준 물리 주소 및 상기 인스트럭션을 수신하는 단계;
    상기 내부 프로세서에 의해, 상기 오프셋 정보를 기초로 상기 메모리의 오프셋 물리 주소를 계산하는 단계;
    상기 내부 프로세서에 의해, 상기 기준 물리 주소 및 상기 오프셋 물리 주소를 기초로 상기 메모리의 목적 물리 주소를 계산하는 단계; 및
    상기 내부 프로세서에 의해, 상기 목적 물리 주소에 액세스하여 상기 인스트럭션을 수행하는 단계
    를 포함하는, 메모리 액세스 방법.
  11. 제10항에 있어서,
    상기 프로세싱-인-메모리에 포함된 캐쉬에 의해, 상기 오프셋 정보와 상기 목적 물리 주소를 저장하는 단계를 더 포함하는,
    메모리 액세스 방법.
  12. 제11항에 있어서,
    상기 내부 프로세서에 의해, 상기 오프셋 정보를 기초로 상기 캐쉬를 검색하는 단계; 및
    상기 캐쉬에 상기 오프셋 정보에 대응하는 상기 목적 물리 주소가 검색된 경우, 상기 내부 프로세서에 의해, 상기 목적 물리 주소에 액세스하여 상기 인스트럭션을 수행하는 단계를 더 포함하는,
    메모리 액세스 방법.
  13. 제7항 내지 제12항의 방법을 컴퓨터에서 실행하기 위한 프로그램을 기록하는 컴퓨터 판독 가능한 기록 매체.
KR1020200114582A 2020-09-08 2020-09-08 프로세싱-인-메모리, 메모리 액세스 방법 및 메모리 액세스 장치 KR20220032808A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200114582A KR20220032808A (ko) 2020-09-08 2020-09-08 프로세싱-인-메모리, 메모리 액세스 방법 및 메모리 액세스 장치
US17/201,539 US11442851B2 (en) 2020-09-08 2021-03-15 Processing-in-memory and method and apparatus with memory access
CN202110295385.9A CN114153755A (zh) 2020-09-08 2021-03-19 存储器内处理器、存储器访问设备以及存储器访问方法
US17/882,088 US11921626B2 (en) 2020-09-08 2022-08-05 Processing-in-memory and method and apparatus with memory access

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200114582A KR20220032808A (ko) 2020-09-08 2020-09-08 프로세싱-인-메모리, 메모리 액세스 방법 및 메모리 액세스 장치

Publications (1)

Publication Number Publication Date
KR20220032808A true KR20220032808A (ko) 2022-03-15

Family

ID=80460899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200114582A KR20220032808A (ko) 2020-09-08 2020-09-08 프로세싱-인-메모리, 메모리 액세스 방법 및 메모리 액세스 장치

Country Status (3)

Country Link
US (2) US11442851B2 (ko)
KR (1) KR20220032808A (ko)
CN (1) CN114153755A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240211393A1 (en) * 2022-12-27 2024-06-27 Advanced Micro Devices, Inc. Leveraging Processing in Memory Registers as Victim Buffers

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020060419A (ko) 2001-01-11 2002-07-18 최웅림 메모리 접근 방법
US7545382B1 (en) 2006-03-29 2009-06-09 Nvidia Corporation Apparatus, system, and method for using page table entries in a graphics system to provide storage format information for address translation
JP5032172B2 (ja) 2007-03-28 2012-09-26 株式会社東芝 統合メモリ管理装置及び方法並びにデータ処理システム
US9239799B2 (en) 2008-06-26 2016-01-19 Qualcomm Incorporated Memory management unit directed access to system interfaces
KR20120129695A (ko) * 2011-05-20 2012-11-28 삼성전자주식회사 메모리 관리 유닛, 이를 포함하는 장치들 및 이의 동작 방법
US9268681B2 (en) * 2012-08-30 2016-02-23 Apple Inc. Heterogeneous data paths for systems having tiered memories
US9478315B2 (en) * 2014-06-03 2016-10-25 Sandisk Technologies Llc Bit error rate mapping in a memory system
GB2539429B (en) 2015-06-16 2017-09-06 Advanced Risc Mach Ltd Address translation
KR101805028B1 (ko) 2016-06-28 2017-12-06 고려대학교 산학협력단 물리 영역과 가상 영역을 근거로 결함 리페어를 적용하는 메모리 장치 및 그의 제어 방법
EP3553665B1 (en) * 2016-12-28 2024-05-15 Huawei Technologies Co., Ltd. Non-volatile memory access method, device, and system
US10169261B1 (en) 2017-08-29 2019-01-01 International Business Machines Corporation Address layout over physical memory
KR102540964B1 (ko) 2018-02-12 2023-06-07 삼성전자주식회사 입출력 장치의 활용도 및 성능을 조절하는 메모리 컨트롤러, 애플리케이션 프로세서 및 메모리 컨트롤러의 동작
KR102665410B1 (ko) 2018-07-30 2024-05-13 삼성전자주식회사 메모리 장치의 내부 프로세싱 동작 방법

Also Published As

Publication number Publication date
US20220075713A1 (en) 2022-03-10
US11921626B2 (en) 2024-03-05
CN114153755A (zh) 2022-03-08
US11442851B2 (en) 2022-09-13
US20220382676A1 (en) 2022-12-01

Similar Documents

Publication Publication Date Title
WO2016169318A1 (zh) 扩展内存的访问方法、设备以及系统
US10133675B2 (en) Data processing apparatus, and a method of handling address translation within a data processing apparatus
US20190121540A1 (en) Controller hardware automation for host-aware performance booster
RU2483347C2 (ru) Установка, способ и система кэширования
CN111143234B (zh) 存储设备、包括这种存储设备的系统及其操作方法
US11188256B2 (en) Enhanced read-ahead capability for storage devices
US10303608B2 (en) Intelligent data prefetching using address delta prediction
TW201312461A (zh) 微處理器及縮短尋訪時間之方法
US20150143045A1 (en) Cache control apparatus and method
CN112416817B (zh) 预取方法、信息处理装置、设备以及存储介质
US9292443B2 (en) Multilevel cache system
US20190065384A1 (en) Expediting cache misses through cache hit prediction
CN114238167B (zh) 信息预取方法、处理器、电子设备
US9064030B2 (en) Tree traversal in a memory device
US10534562B2 (en) Solid state drive
TWI805831B (zh) 用於減少由於位址轉譯未命中而引起的流水線停頓的方法、裝置和電腦可讀取媒體
US10649814B2 (en) Device, method, and medium for executing a computing process within an accessed monitoring region
KR20220032808A (ko) 프로세싱-인-메모리, 메모리 액세스 방법 및 메모리 액세스 장치
JP7558274B2 (ja) 仮想メモリ・ベース・システムにおいて仮想アドレスを変換する方法およびシステム
US11080195B2 (en) Method of cache prefetching that increases the hit rate of a next faster cache
CN110941565B (zh) 用于芯片存储访问的内存管理方法和装置
JP7170093B2 (ja) 記憶デバイスのための改良された先読み能力
US20200409852A1 (en) Enhanced read-ahead capability for storage devices
US9529721B2 (en) Control device, and storage system
CN114358179B (zh) 处理器的预取训练方法、处理装置、处理器和计算设备