CN102577124A - 高压开关配置 - Google Patents

Abstract

本发明涉及一种高压开关配置(10)，具有接收输入信号(Vin)以驱动负载的输入端子(IN)，以及发出输出信号(Vout)至所述负载的输出端子(OUT)。有利地，根据本发明，所述高压开关配置(10)至少包括第一二极管和第二二极管(D1、D2)，所述第一和第二二极管反向串联地布置在所述输入端子和输出端子(IN、OUT)之间，并且具有对应于第一内部电路节点(Xc1)的一对共用的相应端子。

Description

高压开关配置

技术领域

本发明涉及一种高压(HV)开关配置。

本发明特别地但是并非排他地涉及一种将用于超声装置中的HV开关配置，并且仅仅为了解释方便而参照申请的该领域做出以下说明。

背景技术

众所周知，通常借由能够管理在其漏极和源极端子之间并且相对于衬底电势的高电压的高压MOS或DMOS晶体管来实现高压(HV)开关。然而高压MOS或DMOS晶体管的栅极和源极端子之间的最高电压值Vgs限于几个伏特(3V或5V)。

特别地，当高压开关断开时，其必须能够独立于在其端部的电压电极中断电流通路。然而，对于本体端子至源极端子的连接而言，在源极和漏极端子之间形成结，这防止了高压开关上极性的反转而没有触发由此形成的本征二极管中的电流通路，即使相应的沟道截断时也是如此。

为了克服这个缺点，由包括串联布置的两个MOS或DMOS晶体管的配置来实现高压开关，从而相关的本征二极管反向串联偏置，也即具有一对对应端子共用，例如相应的阳极共用，如图1中所示，高压开关配置标识为1。

高压开关配置1包括第一DMOS晶体管和第二DMOS晶体管，分别为DM 1和DM2，DM1和DM2串联连接，其中对应的本征二极管反向串联。以此方式，高压开关配置1的至少一个本征二极管总是反向偏压。两个DMOS晶体管为N沟道HV晶体管并且具有共用的源极端子X1。

此外，驱动器件或驱动器2提供为能够遵循高压开关配置1的导通/断开指令，并且能够当导通高压开关配置1时在包含在高压开关配置1中的晶体管的栅极和源极端子之间施加第一导通电压值(例如等于5V)，并且当断开高压开关配置1时在晶体管的栅极和源极端子之间施加第二断开电压值(例如等于0V)。

特别地，驱动器2在图1中示意性表示为连接DM1和DM2晶体管的相应的共用源极端子X1和栅极端子X2的发生器Ge。DM1和DM2晶体管也具有分别连接至高压开关配置1的输出端子OUT和输入端子IN的漏极端子。

驱动器2应当为DM1和DM2晶体管向共用栅极端子X2提供合适的栅极电压，该栅极电压应当动态地跟随施加至高压开关配置1的输入端子IN的输入信号Vin，并且能够正确地限定如上所述的高压开关配置1的导通/断开状态。

已观察到图1的高压开关配置1具有非常好的动态特性。

特别地，在超声装置中，使用多个高压开关，向其输入端子施加HV梯形波形信号Vin。该HV输入信号Vin通常介于-100V至+100V之间，并且具有从3000至10000V/μs的非常快的上升和下降边沿，例如如图2所示。

在用于超声装置的示例情形中，高压开关配置1的输出端子OUT连接至作为负载的压电换能器PZ，输出信号Vout施加至该PZ，并且输入端子IN连接至脉冲输入信号的发生器，脉冲输入信号的发生器在图1中标识为HV脉冲器并且能够将HV梯形波形提供作为输入信号Vin。

根据在超声领域中的示例应用，压电换能器PZ的等效电容值Cload约等于15pF，并且高压开关配置1的DM1和DM2晶体管的相应的饱和电流Id_sat约等于35mA。

在规定了这些值之后，高压开关配置1的输出端子OUT处以及因此的负载(也即压电换能器PZ)端部之间的输出信号Vout的最大斜率应当等于：

斜率(Slope)＝Id_sat/Cload＝35mA/15pF＝2333v/μs，

如图2中虚线所示。

从理论角度而言，根据图3A中虚线所示的电流路径P1，在输入信号Vin的正半波期间，电流将在高压开关配置1内流过第二晶体管DM2的沟道以及第一晶体管DM1的、直接偏置的本征本体-漏极二极管路径。

类似地，根据图3B中虚线所示的电流路径P2，在输入信号Vin的负半波期间，预期电流在高压开关配置1内流过第一晶体管DM1的沟道以及第二晶体管DM2的、直接偏置的本征本体-漏极二极管路径。

在这两个情形中，流入高压开关配置1的电流值将由DM1和DM2晶体管之一的饱和电流Id_sat来限定，也即约为35mA。

本发明的技术问题在于提供一种具有如下结构和功能性特征的高压开关配置，该结构和功能特征允许克服仍影响根据现有技术实现的设备的限制。

发明内容

本发明的构思方案在于使用一种高压开关配置，其实质上包括在其输入和输出端子之间反向串联连接的两个二极管，并且被合适地偏置用于导通结电荷并且自身触发高压开关配置。

基于该构思方案，通过高压开关配置来解决该技术问题，该高压开关配置具有接收输入信号的输入端子以及发出输出信号至负载的输出端子，其特征在于高压开关配置至少包括第一二极管和第二二极管，该第一二极管和第二二极管反向串联地布置在所述输入和输出端子之间，并且具有对应于第一内部电路节点的一对共用的对应端子。

有利地，根据本发明的一个方面，高压开关配置进一步包括连接至所述第一内部电路节点并且对所述高压开关配置提供触发的触发电路，以便在所述第一二极管和第二二极管中存储电荷并且在施加所述输入信号至所述高压开关配置的所述输入端子之前导通通过所述第一二极管和第二二极管的导电路径。

根据本发明的另一方面，所述触发电路插入在电压电源参考和所述第一内部电路节点之间，并且具有接收作为导通/断开短脉冲的起始信号的触发端子。

根据本发明的这个方面，所述触发电路包括在所述电压电源参考和所述第一内部电路节点之间相互串联插入的、第三DMOS晶体管、第三二极管以及电阻器的串联，所述第三DMOS晶体管也具有连接至所述触发端子的控制端子。

此外，根据本发明的这个方面，所述第三DMOS晶体管具有与所述第三二极管反向串联的本征本体-源极二极管，并且具有一对共用的对应端子。

特别地，所述第三DMOS晶体管是P沟道高压晶体管。

根据本发明的另一方面，所述起始信号为所述第三DMOS晶体管提供短脉冲，该短脉冲通过所述电阻器迫使在所述第二二极管中形成触发电流导通所述高压开关配置。

此外，根据本发明的这个方面，所述起始信号提供所述第一二极管和第二二极管的结电荷，该结电荷的量足以在施加所述输入信号至所述输入端子以触发所述高压开关配置之前导通所述二极管。

根据本发明的另一方面，所述电压电源参考是低压电源参考。

此外，根据本发明的又一方面，所述输出端子连接至作为负载的压电换能器，并且所述输入端子连接至脉冲输入信号的发生器，脉冲输入信号具体为HV梯形波。

根据本发明的另一方面，所述第一二极管和第二二极管具有共用的阳极。

最后，根据本发明的又一方面，所述第三DMOS晶体管的所述本征本体-源极二极管以及所述第三二极管具有共用的阳极。

借由参照附图的指示性和非限定性示例，由以下实施例说明书将明确根据本发明的高压开关配置的特征和优点。

附图说明

在这些附图中：

图1示意性显示了根据现有技术实现的高压开关配置；

图2示意性显示了图1的高压开关配置的特性的理论结果；

图3A和图3B根据图1的高压开关配置的理论特性示意性显示了图1的高压开关配置内电流路径；

图4示意性显示了关于图1的高压开关配置执行的仿真结果；以及

图5示意性显示了根据本发明一个实施例实现的高压开关配置。

具体实施方式

在以下的描述中，很多特定细节用于提供全面理解实施例。实施例可以不采用一个或多个特定细节来实施，或者采用其他方法、组件、材料等来实施。在其他示例中，未显示或详细描述已知的结构、材料或操作，例如晶体管和二极管的细节，以避免模糊实施例的方面。

该说明书中全文中涉及的“一个实施例”或“一实施例”意味着与该实施例相关所述的特定特征、结构或特性包括在至少一个实施例中。因此，短语“在一个实施例中”、“根据一个实施例”或“在一个实施例中”以及类似短语在该说明书全文中多处出现并非必须涉及相同的实施例。此外，特定的特征、结构或特性可能以任何合适的方式组合在一个或多个实施例中。

本发明源自如下观察，图1的已知高压开关配置1的、施加至压电负载PZ的输出信号Vout实际上比通过高压开关配置1的仿真验证的理论结果要更尖锐，该仿真的结果在图4中显示，输出信号Vout标识为虚线。

换言之，如在超声装置的情形中，在输入信号Vin具有非常快转变的情况(具体是等于10000V/μs)下，输出信号Vout也以非预期的和非常合适的形式跟随输入信号Vin。

这应当意味着在已知高压开关配置1内流动的实际电流Ireal高于DM1和DM2晶体管的饱和电流Id_sat，并且具体地等于：

Ireal＝10000V/μs*15pF＝150mA

此外，输出信号Vout的近距离观察显示，在输入信号Vin的第一上升边沿期间，输出信号Vout实际上具有对应于理论值的斜率，也即等于Id_sat/Cload。这意味着图3A中显示的电流路径P 1是正确的，并且输出信号Vout因此受限于第二晶体管DM2的饱和电流Id_sat。

然而，在输入信号Vin的随后的下降边沿期间，这种输出信号Vout并不受限于第一晶体管DM1的饱和电流Id_sat，并且因此不再遵循图3B的电流路径P2。

有利地，已经由此推断出：在输入信号Vin的下降边沿期间，在高压开关配置1内的电流实际上流经第一晶体管DM1的本征本体-漏极二极管。实际上，这可以推导出：在输入信号Vin的之前的上升边沿期间，第一晶体管DM1的这种本征本体-漏极二极管已存储了直接或正向偏置的一定量的结电荷。以此方式，在输入信号Vin的后续下降边沿期间，第一晶体管DM1的、旁通了第一晶体管DM1的沟道的本征本体-漏极二极管根据恢复电荷机制释放了该存储的沟道电荷。

对于第二晶体管DM2的本征本体-漏极二极管而言，该相同的情形在输入信号Vin的后续上升边沿期间重复出现，该本征本体-漏极二极管已经在之前的下降边沿期间被正向偏置，并且因此已以类似方式存储了结电荷。

有利地，也已经考虑到：如果输入信号Vin的频率足够高，并且特别是使得DM1和DM2晶体管的本征二极管的恢复时间大于该输入信号Vin的半周期，则导通通过之前已充电的本征二极管的替代电流路径(也即在该输入信号Vin的第一上升边沿之后)，该替代的电流路径在时间上是稳定的，直至输入信号Vin施加至高压开关配置1的输入端子IN。

根据以上观察和推论，如图5所示，已设计出根据本发明的、示意性标识为10的高压开关配置。

在根据本发明的高压开关配置10的说明中，相同的参考标号将被用于配合如下细节和部件，该细节和部件具有与根据现有技术实现的图1的高压开关配置1中的那些相同的结构和类似细节的操作。

根据本发明的一个实施例，高压开关配置10基本上包括在高压开关配置10的、分别为IN和OUT的输入和输出端子之间反向串联布置的、分别为D1和D2第一二极管和第二二极管，并且具有对应于第一内部电路节点Xc1的一对共用的对应端子(具体是相应的阳极)。输入端子IN接收输入信号Vin，并且输出端子OUT发出输出信号Vout。

特别地，如图5所示，系统30例如可以是超声设备，系统30可以使用高压开关配置10，输出端子OUT连接至作为负载的压电换能器PZ，输出信号Vout施加至输出端子，并且输入端子IN连接至脉冲输入信号的发生器，脉冲输入信号的发生器标识为HV脉冲器并且能够提供具体是HV梯形波形的输入信号Vin。

高压开关配置10进一步包括触发电路11，触发电路11连接至第一内部电路节点Xc1并且配置成对高压开关配置10提供触发，例如允许合适的沟道电荷储存在二极管D1和D2中以便在施加输入信号Vin至高压开关配置10的输入端子IN之前导通通过二极管D1和D2的导电路径。

更具体地，触发电路11插入在例如为低压电源参考LV_Vdd的电压电源参考与第一内部电路节点Xc1之间，并且具有接收作为导通/断开短脉冲的起始信号Str的触发端子Ttr。

触发电路11也包括在低压电源参考LV_Vdd与第一内部电路节点Xc1之间相互串联插入DMOS晶体管DM3、第三二极管D3和电阻器R1的串联，二极管D3和电阻器R1对应与第二内部电路节点Xc2互连，并且第三二极管D3和DMOS晶体管DM3对应与第三内部电路节点Xc3互连。

DMOS晶体管DM3也具有控制或栅极端子，该控制或栅极端子连接至触发电路11的触发端子Ttr并且从其接收起始信号Str。特别地，DMOS晶体管DM3是P沟道高压晶体管，并且具有与第三二极管D3反向串联的本征本体-源极二极管，也即DMOS晶体管DM3的本征本体-源极二极管与第三二极管D3具有一对共用的对应电极，具体是相应的阳极。

特别地，起始信号Str为DMOS晶体管DM3提供短脉冲，该短脉冲通过电阻器R1迫使在第二二极管D2中形成触发电流，第二二极管D2因此由触发电路11闭合。以此方式，起始信号Str导通高压开关配置10。响应于起始信号Str，触发电路11配置为在施加输入信号Vin至输入端子IN之前为第一二极管D1和和第二二极管D2提供足够量(也即导通二极管的电荷量)的结电荷，以便正确地触发高压开关配置10。例如，可能提供几微妙的该信号Str。

相反地，通过不向触发端子Ttr施加起始信号Str，高压开关配置10保持断开。

系统30包括负载控制器20，显示为包括处理器P、存储器M和离散电路22。

负载控制器20的实施例可能包括离散电路、处理器和存储器的各种组合。例如，负载控制器20的一个实施例可能仅具有离散电路。负载控制器20配置成产生施加至高压开关10的触发电路11的信号Str。

如图所示，负载控制器20配置成接收命令信号COMMAND并且基于所接收到的信号产生起始信号Str。

负载控制器20的实施例可以配置成产生命令信号，而不是接收该信号。可以通过负载控制器20接收其他信号，诸如所示的频率信号FREQ，并且可以由负载控制器20使用其他信号来产生起始信号Str。

高压开关配置10实现了适合在使用具有非常快上升和下降边沿的HV输入信号Vin的应用(如在超声装置的情形中)中使用的开关。

本发明的又一实施例涉及一种用于交替地连接高压信号源、HV脉冲器与例如为压电换能器PZ的负载的方法。该方法包括如下步骤：

在高压信号源HV脉冲器与负载PZ之间将第一二极管D1和第二二极管D2反向串联地耦合在一起；

在触发电路11中产生触发信号；以及

施加触发信号至第一二极管D1和第二二极管D2的共用节点Xc1，该触发信号产生了第一二极管D1和第二二极管D2之一的过电压情形，以形成通过它们并且在高压信号源HV脉冲器以及负载PZ之间的导电路径。

实质上，已在如下方面提供高压浮控开关结构：仅取决于处理的信号(也即输入信号Vin)而不锁存至电压参考Vdd和/或GND。

高压开关配置10具有非常简单并且因此高度可靠的架构，并且在非常快速的转换的情况下也能够提供以非常合适的形式跟随输入信号的输出信号。

特别地，由于上述的电荷存储机制，二极管D1和D2能够存储高压开关配置10的状态(导通/断开)。这种存储的电荷也确保了适时地维持高压开关配置10的导通状态。

明显地，针对要满足偶然和特定的需求，本领域技术人员将对上述结构做出多种修改，所有这些修改均在由以下权利要求所限定的本发明保护范围内。

可以组合上述各种实施例以提供进一步实施例。如果需要采用各种专利、申请和公开的概念以提供进一步实施例，实施例的特征可以修改。

Claims (16)

1.一种高压开关配置(10)，具有接收输入信号(Vin)以驱动负载的输入端子(IN)，以及发出输出信号(Vout)至所述负载的输出端子(OUT)，其特征在于：所述高压开关配置至少包括第一二极管和第二二极管(D1、D2)，所述第一二极管和第二二极管反向串联地布置在所述输入端子和输出端子(IN、OUT)之间并且具有对应于第一内部电路节点(Xc1)的一对共用的对应端子。

2.根据权利要求1所述的高压开关配置(10)，其特征在于：所述高压开关配置(10)进一步包括触发电路(11)，所述触发电路(11)连接至所述第一内部电路节点(Xc1)并且对所述高压开关配置(10)提供触发，以便在所述第一二极管和所述第二二极管(D1、D2)中存储电荷，并且在施加所述输入信号(Vin)至所述高压开关配置(10)的所述输入端子(IN)之前导通通过所述第一二极管和第二二极管(D1、D2)的导电路径。

3.根据权利要求2所述的高压开关配置(10)，其特征在于：所述触发电路(11)插入在电压电源参考(LV_Vdd)与所述第一内部电路节点(Xc1)之间，并且具有接收起始信号(Str)的触发端子(Ttr)，所述起始信号是导通/断开短脉冲。

4.根据权利要求3所述的高压开关配置(10)，其特征在于：所述触发电路(11)包括在所述电压电源参考(LV_Vdd)与所述第一内部电路节点(Xc1)之间相互串联地插入的DMOS晶体管(DM3)、第三二极管(D3)和电阻器(R1)的串联，所述DMOS晶体管(DM3)也具有连接至所述触发端子(Ttr)的控制端子。

5.根据权利要求4所述的高压开关配置(10)，其特征在于：所述DMOS晶体管(DM3)具有本征本体-源极二极管，所述本征本体-源极二极管与所述第三二极管(D3)反向串联并且具有一对共用的相应端子。

6.根据权利要求5所述的高压开关配置(10)，其特征在于：所述DMOS晶体管(DM3)是P沟道高压晶体管。

7.根据权利要求3所述的高压开关配置(10)，其特征在于：所述起始信号(Str)为所述DMOS晶体管(DM3)提供短脉冲，所述短脉冲通过所述电阻器(R1)迫使在所述第二二极管(D2)中形成触发电流，从而导通所述高压开关配置(10)。

8.根据权利要求7所述的高压开关配置(10)，其特征在于：所述起始信号(Str)以如下量提供所述第一二极管和所述第二二极管(D1、D2)的结电荷，该量足以在施加所述输入信号(Vin)至所述输入端子(IN)以触发所述高压开关配置(10)之前导通所述二极管。

9.根据前述权利要求中任一项所述的高压开关配置(10)，其特征在于：所述电压电源参考(LV_Vdd)是低压电源参考。

10.根据前述权利要求中任一项所述的高压开关配置(10)，其特征在于：所述输出端子(OUT)连接至作为负载的压电换能器(PZ)，并且所述输入端子(IN)连接至脉冲输入信号的发生器，所述脉冲输入信号具体是HV梯形波形。

11.根据前述权利要求中任一项所述的高压开关配置(10)，其特征在于：所述第一二极管和所述第二二极管(D1、D2)具有共用的阳极。

12.根据权利要求5所述的高压开关配置(10)，其特征在于：所述DMOS晶体管(DM3)的所述本征本体-源极二极管与所述第三二极管(D3)具有共用的阳极。

13.一种系统(30)，包括根据前述权利要求中任一项所述的高压开关配置(10)。

14.根据权利要求13所述的系统，进一步包括：

作为负载的压电换能器(PZ)，耦合至所述高压开关配置(10)的所述输出端子(OUT)；以及

脉冲输入信号的发生器(HV脉冲器)，耦合至所述高压开关配置(10)的所述输入端子(IN)并且配置成以产生脉冲HV梯形波形。

15.根据权利要求14所述的系统，进一步包括：

负载控制器(20)，耦合至所述触发电路(11)并且配置成产生所述起始信号(Str)。

16.一种用于交替地连接高压信号源(HV脉冲器)与负载(PZ)的方法，包括如下步骤：

将第一二极管和第二二极管(D1、D2)在所述高压信号源(HV脉冲器)与所述负载(PZ)之间反向串联地耦合在一起；

在触发电路(11)中产生触发信号；以及

施加所述触发信号至所述第一二极管和所述第二二极管(D1、D2)的共用节点(Xc1)，所述触发信号产生所述第一二极管和所述第二二极管(D1、D2)之一的过电压情形，以形成通过所述第一二极管和所述第二二极管(D1、D2)并且在所述高压信号源(HV脉冲器)和所述负载(PZ)之间的导电路径。

Images