CN102571036B - 用dds产生任意精准频率的方法 - Google Patents
用dds产生任意精准频率的方法 Download PDFInfo
- Publication number
- CN102571036B CN102571036B CN 201110403820 CN201110403820A CN102571036B CN 102571036 B CN102571036 B CN 102571036B CN 201110403820 CN201110403820 CN 201110403820 CN 201110403820 A CN201110403820 A CN 201110403820A CN 102571036 B CN102571036 B CN 102571036B
- Authority
- CN
- China
- Prior art keywords
- frequency
- phase
- dds
- phase accumulator
- accumulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提出的一种用DDS产生任意精准频率的方法，旨在提供一种输出时钟和输入系统时钟不成整数倍时，产生精准输出频率的方法。本发明通过下述技术方案予以实现：在由频率控制字、相位累加器、正弦查找表、数模转换器组成的直接数字频率合成器(DDS)中，采用一个跨接于上述相位累加器两端的相位溢出控制逻辑模块，控制DDS的溢出时刻，DDS通过相位溢出控制逻辑，将公式中的相位累加器的最大值2n，更改成能被fs整除的数A，使其和输入频率的关系满足整数倍关系(N为整数)和关系式式中，fo为输出频率，fs为输入频率，A是相位累加器的最大值，是输出频率的频率控制字。本发明解决了现有技术不能对输入频率和输出频率不成整数倍时，不能产生精准输出频率的问题。
Description
技术领域
本发明涉及一种主要应用于信号频率带宽达到上百兆赫兹的直扩跳频混合扩频系统，直扩码钟和输入系统时钟不成整数倍的条件下，用输入系统时钟产生直扩码钟的方法。
背景技术
直扩跳频混合的扩频系统，需要要使用直扩码的码钟进行测距，但是，输入的系统时钟和直扩码的码钟不成整数倍，用输入系统时钟通过直接数字频率合成(DDS)产生的码钟，带有频率残差，不是很精准的码钟，在进行测距的时候，就会有距离误差的积累，随着时间的增加，积累的误差会越来越大，导致测距结果不可用，使得现有的直接数字频率合成(DDS)产生码钟的方法不能适应输入系统时钟和直扩码的码钟不成整数倍条件下，需要用码钟测距的场合。
在图2所示的现有技术中，直接数字频率合成(DDS)由频率控制字、相位累加器、正弦查找表、模数转换器组成。其输出信号由输入信号产生，满足一定的关系，即满足公式：
在式(1)中，fo是输出频率，fs是输入频率，2n是相位累加器的最大值，
是输出频率的频率控制字，fo是已知的需要的频率，fs、2n也都是已知的，通过公式(1)可以计算出频率控制字
可能是带小数的数，但是直接数字频率合成(DDS)使用的频率控制字是整数，必须进行取整，因此，就有数据取舍，最后得到的输出频率就和所需要的频率有一定的误差，导致最终使用该时钟信号测距是产生误差，误差积累后导致测距值不可用，所以传统的直接数字频率合成(DDS)方法不能产生精准的输出时钟信号。因此，上述现有技术在需要产生任意频率的输出信号时，如果输入频率和输出频率不成整数倍，则不能产生精准输出频率，所以，传统直接数字频率合成(DDS)无法完成所需的要求。
发明内容
本发明的目的是针对现有直接数字频率合成(DDS)技术存在的不足之处，提供一种输出时钟和输入系统时钟不成整数倍时，产生精准输出频率，且没有频率残差的方法，以解决现有直接数字频率合成(DDS)不能产生任意精准频率的问题。
本发明解决现有技术问题所采用的方案是：一种用DDS产生任意精准频率的方法，其特征在于包括如下步骤：在由频率控制字、相位累加器、正弦查找表、数模转换器组成的直接数字频率合成器(DDS)中，采用一个跨接于上述相位累加器两端的相位溢出控制逻辑模块，控制DDS的溢出时刻，DDS通过相位溢出控制逻辑，将公式
中的相位累加器的最大值2n，更改成能被fs整除的数A，使其和输入频率的关系满足整数倍关系和关系式
其中，N为整数，fo为输出频率，fs为输入频率，A是相位累加器的最大值，
是输出频率的频率控制字。
本发明相比于现有技术具有如下有益效果：本发明在传统直接数字频率合成(DDS)的基础上，通过控制直接数字频率合成(DDS)相位累加器的溢出时刻，使相位累加器的溢出不再是自动溢出，而是遵守一定的规则进行溢出，使输出频率和需要的频率完全相同，不再有传统直接数字频率合成(DDS)所产生的频率残差。本发明控制电路简单，配置灵活，占用的资源少，使用简单，成本较低，可靠性高，没有频率残差。
本发明利用相位溢出控制逻辑，控制直接数字频率合成(DDS)的相位溢出的最大值，代替现有技术相位累加器的相位溢出最大值2n，不依赖于输入频率和输出频率之间的关系，使输出频率
fo输出完全精准，没有频率误差，产生任意精准输出频率的功能，而且能保证在需要的输出频率在1Hz的步进上任意改变时，输出频率和输入频率为任意关系，不一定成整数倍，都能满足要求，从而解决了现有技术不能对输入频率和输出频率不成整数倍时，不能产生精准输出频率的问题。
本发明通过控制直接数字频率合成(DDS)的相位累加器的溢出时刻，精准控制输出频率，使输出频率和所要得到的频率完全相同，
附图说明
下面结合附图和实施例对本专利进一步说明。
图1是用直接数字频率合成(DDS)产生任意精准频率的方法原理框图。
图2是现有直接数字频率合成(DDS)的原理框图。
具体实施方式
参阅图1，在以下描述的用DDS产生任意精准频率的实施例中，可以在在由频率控制字、相位累加器、正弦查找表、数模转换器组成的直接数字频率合成器(DDS)中，即在传统直接数字频率合成(DDS)的基础上，采用一个跨接于上述相位累加器两端的相位溢出控制逻辑模块，控制DDS的溢出时刻。DDS的频率关系式如下：
DDS通过相位溢出控制逻辑，将公式(1)的相位累加器的最大值2n，更改成能被fs整除的数A，使其和输入频率的关系满足整数倍关系(N为整数)。
通过相位溢出控制逻辑模块控制直接数字频率合成(DDS)的相位累加器的溢出时刻，完成精准控制输出信号的频率。
相位累加器的输出经过正弦表查表后输出的数字正弦波频率就是精准的输出频率。式(1)中，fo为输出频率，fs为输入频率，2n是相位累加器的最大值，
是输出频率的频率控制字。
本实施例与传统的直接数字频率合成(DDS)相比，增加了相位溢出控制逻辑的模块，该模块就是用作控制直接数字频率合成(DDS)的溢出时刻。相位累加器在工作过程中，满足公式
在(2)式中，phase是相位累加器的输出值，
是频率控制字。
相位溢出控制逻辑模块在工作过程中，满足公式
在(3)式中，phase是相位累加器的输出值，
是相位累加器溢出的最大值，即控制相位累加器溢出时刻的最大值。
在相位累加器的工作过程中，相位溢出控制逻辑模块保持静默，不工作，即相位溢出控制逻辑模块工作时的关系式(3)不起作用，当相位累加器的值大于相位累加器溢出的最大值，即：
一旦相位累加器的相位满足式(4)时，相位溢出控制逻辑模块启动，开始工作，对相位累加器的相位按式(3)进行置位，当对相位累加器置位之后，相位累加器中的相位不满足式(3)时，相位溢出控制逻辑模块保持静默，不工作。通过上述对相位累加器溢出时刻的控制，完成精准控制输出信号的频率。便起到了达到了输出任意精准频率的目的。
Claims (4)
1.一种用DDS产生任意精准频率的方法，其特征在于包括如下步骤：在由频率控制字、相位累加器、正弦查找表、数模转换器组成的直接数字频率合成器(DDS)中，采用一个跨接于上述相位累加器两端的相位溢出控制逻辑模块，控制DDS的溢出时刻，DDS通过相位溢出控制逻辑，将公式中的相位累加器的最大值2n，更改成能被fs整除的数A，使其和输入频率的关系满足整数倍关系
和关系式
其中，N为整数，fo为输出频率,fs为输入频率,A是相位累加器的最大值,是输出频率的频率控制字。
2.按权利要求1所述的用DDS产生任意精准频率的方法，其特征在于，相位累加器在工作过程中，满足关系公式2
在上式中，phase是相位累加器的输出值，
是频率控制字。
3.按权利要求1或2所述的用DDS产生任意精准频率的方法，其特征在于，相位溢出控制逻辑模块在工作过程中，满足关系公式3
在上式中，phase是相位累加器的输出值，
是相位累加器溢出的最大值，即控制相位累加器溢出时刻的最大值。
4.按权利要求3所述的用DDS产生任意精准频率的方法，其特征在于，在相位累加器的工作过程中，相位溢出控制逻辑模块保持静默，不工作，即相位溢出控制逻辑模块工作时的关系公式3不起作用，当相位累加器的值大于相位累加器溢出的最大值,即满足关系公式4：
一旦相位累加器的相位满足关系公式式4时，相位溢出控制逻辑模块启动，开始工作，对相位累加器的相位按关系公式3进行置位，当对相位累加器置位之后，相位累加器中的相位不满足关系公式3时，相位溢出控制逻辑模块保持静默，不工作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110403820 CN102571036B (zh) | 2011-12-07 | 2011-12-07 | 用dds产生任意精准频率的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110403820 CN102571036B (zh) | 2011-12-07 | 2011-12-07 | 用dds产生任意精准频率的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102571036A CN102571036A (zh) | 2012-07-11 |
| CN102571036B true CN102571036B (zh) | 2013-02-27 |
Family
ID=46415623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201110403820 Active CN102571036B (zh) | 2011-12-07 | 2011-12-07 | 用dds产生任意精准频率的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102571036B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103095297B (zh) * | 2013-01-06 | 2015-03-25 | 中国电子科技集团公司第十研究所 | 直接数字频率合成器产生精准频率的方法 |
| CN104158515B (zh) * | 2014-07-29 | 2016-08-10 | 电子科技大学 | 一种自动同步的多通道并行存储dds信号发生器 |
| CN105450256A (zh) * | 2015-11-16 | 2016-03-30 | 中国电子科技集团公司第十研究所 | 宽带跳频数字信号产生系统 |
| CN109358698B (zh) * | 2018-08-30 | 2020-03-20 | 西北大学 | 一种基于复合频率控制字的直接数字频率合成方法及装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7336748B2 (en) * | 2003-12-23 | 2008-02-26 | Teradyne, Inc. | DDS circuit with arbitrary frequency control clock |
| CN100568153C (zh) * | 2008-07-18 | 2009-12-09 | 电子科技大学 | 一种双通道可调相调幅的同步dds装置 |
| CN101799704B (zh) * | 2010-03-23 | 2012-04-25 | 电子科技大学 | 一种具有精密相位控制功能的多通道dds信号发生器 |
| CN101819450B (zh) * | 2010-04-27 | 2011-11-02 | 中国计量科学研究院 | 多路dds信号的同步方法 |
-
2011
- 2011-12-07 CN CN 201110403820 patent/CN102571036B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102571036A (zh) | 2012-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102571036B (zh) | 用dds产生任意精准频率的方法 | |
| CN105577178B (zh) | 一种宽带低相位噪声Sigma-Delta锁相环 | |
| CN104506190A (zh) | 数字小数分频锁相环控制方法及锁相环 | |
| CN102723931B (zh) | 一种宽动态高精度边沿时间可调的脉冲波产生方法 | |
| CN108039888A (zh) | 一种dds信号源时钟发生电路、信号源及其方法 | |
| CN101834598A (zh) | 频率校正电路及其频率校正方法 | |
| CN104320111A (zh) | 时钟源自动管理电路 | |
| CN104601148A (zh) | 数字电压斜坡发生器 | |
| Wu et al. | A 103fs rms 1.32 mW 50MS/s 1.25 MHz bandwidth two-step flash-ΔΣ time-to-digital converter for ADPLL | |
| US9602115B1 (en) | Method and apparatus for multi-rate clock generation | |
| CN102208911B (zh) | 基于fpga片内锁相环的窗口时钟生成和动态配置方法 | |
| CN203086442U (zh) | 一种基于加法器的锁相式快跳源 | |
| JP2016158275A (ja) | 発振器をベースとする周波数ロックループ | |
| CN105024701A (zh) | 一种用于杂散抑制的分频比调制器 | |
| US20190052166A1 (en) | Power system and an associated method thereof | |
| CN105005240B (zh) | 基于离线计算的任意波发生器 | |
| CN203608181U (zh) | 频率合成器 | |
| CN101534152A (zh) | 一种无线接入网的同步实现方法及装置 | |
| CN102497205A (zh) | 一种改进型dds信号发生器及其信号发生方法 | |
| CN103095297B (zh) | 直接数字频率合成器产生精准频率的方法 | |
| CN207603614U (zh) | 一种dds信号源时钟发生电路及信号源 | |
| Shan et al. | Design and implementation of a FPGA-based direct digital synthesizer | |
| CN104660218A (zh) | 一种任意波形合成器 | |
| US10666127B2 (en) | Power system and method | |
| CN112671403A (zh) | 一种时钟分频系统、方法及设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |