CN102569202B - 静态随机存储器的制造方法 - Google Patents

静态随机存储器的制造方法 Download PDF

Info

Publication number
CN102569202B
CN102569202B CN201010593192.3A CN201010593192A CN102569202B CN 102569202 B CN102569202 B CN 102569202B CN 201010593192 A CN201010593192 A CN 201010593192A CN 102569202 B CN102569202 B CN 102569202B
Authority
CN
China
Prior art keywords
random access
static random
access memory
grid structure
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010593192.3A
Other languages
English (en)
Other versions
CN102569202A (zh
Inventor
刘焕新
宋伟基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN201010593192.3A priority Critical patent/CN102569202B/zh
Publication of CN102569202A publication Critical patent/CN102569202A/zh
Application granted granted Critical
Publication of CN102569202B publication Critical patent/CN102569202B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种静态随机存储器的制造方法，所述静态随机存储器同时包含NMOS器件和PMOS器件，本发明通过在PMOS器件源/漏轻掺杂离子注入之后湿法清洗静态随机存储器中NMOS器件和PMOS器件的侧壁间隙壁，使得湿法清洗之后形成的NMOS器件源/漏轻掺杂区之间的距离减小，改善NMOS器件的电性，使之与静态随机存储器中PMOS器件电性相匹配，提高了所制造静态随机存储器的良品率。

Description

静态随机存储器的制造方法
技术领域
本发明涉及半导体技术领域，更具体的，本发明涉及一种静态随机存储器的制造方法。
背景技术
随着以电子通讯技术为代表的现代高科技产业的不断发展，世界集成电路产业总产值每年以30％的速度发展。静态随机存储器是集成电路中一种重要部件，其尺寸小，密度高。在半导体存储器件中，静态随机存取存储器件(SRAM)与动态随机存取存储器(DRAM)器件相比具有更低的功耗和更快的工作速度的优点。静态随机存取存储器又可以很容易地通过位图测试设备进行物理单元定位，研究产品的实效模式。此外，静态随机存取存储器的良率可以作为衡量一种半导体整个制程良率的重要指标，因此研究静态随机存取存储器件的制造方法受到越来越多的关注。
静态随机存储器的单元可以分为电阻负载静态随机存储器单元和互补金属氧化物半导体(CMOS)静态随机存储器单元。电阻负载静态随机存储器单元采用高电阻值的电阻作为负载器件，而互补金属氧化物半导体静态随机存储器单元采用P沟道金属氧化物半导体(PMOS)晶体管作为负载器件。
在互补金属氧化物半导体静态随机存储器包含多个NMOS晶体管和PMOS晶体管，由于制造工艺的不同，导致所制造晶体管的阈值电压、饱和电流、夹断电流不同，从而导致静态随机存储器内部器件不兼容或所制造的静态随机存储器与电路中的其它器件不兼容。晶体管的阈值电压、饱和电流、夹断电流等电学性能主要与制造过程中晶体管薄膜叠层的结构和形成方法、晶体管各部分临界尺度、离子注入的种类和条件等因素有关。现有技术中，主要通过改变晶体管栅极二次氧化的条件、氮化硅侧壁的厚度，离子注入的能量以及制造半导体器件过程中的刻蚀工艺等方法改善所制造静态随机存储器的不兼容问题。在公开号为CN 101640187A的中国专利申请中还可以发现更多关于改善静态随机存储器兼容性的现有技术。
然而，随着半导体器件工艺节点的不断降低，对半导体器件制造工艺的要求越来越严格，现有工艺所制造的静态随机存储器件中NMOS器件和PMOS器件电性不兼容，导致所制造静态随机存储器的良品率低。
发明内容
本发明解决的问题是提供一种静态随机存储器的制造方法，改善静态随机存储器内部器件的兼容性，提高所制造静态随机存储器的良品率。
为解决上述问题，本发明提供了一种静态随机存储器的制造方法，包括：提供半导体衬底，所述半导体衬底包含NMOS器件区和PMOS器件区，所述NMOS器件区和PMOS器件区上分别形成有NMOS栅极结构和PMOS栅极结构，所述NMOS栅极结构和PMOS栅极结构两侧形成有侧壁间隙壁；
以PMOS栅极结构及其两侧的侧壁间隙壁为掩模，在PMOS器件区进行P型轻掺杂离子注入；
湿法清洗所述NMOS栅极结构和PMOS栅极结构两侧的侧壁间隙壁；
以NMOS栅极结构及其两侧的侧壁间隙壁为掩模，在NMOS器件区进行N型轻掺杂离子注入。
其中，所述P型轻掺杂区离子注入之前还包括在半导体衬底上涂布光刻胶，图形化所述光刻胶使PMOS器件区暴露；所述P型轻掺杂区离子注入之后还包括去除半导体衬底上的光刻胶；所述N型轻掺杂离子注入之前还包括在半导体衬底上涂布光刻胶，图形化所述光刻胶使NMOS器件区暴；所述N型轻掺杂离子注入之后还包括去除半导体衬底上的光刻胶。
可选地，所述NMOS栅极结构和PMOS栅极结构两侧的侧壁间隙壁为由氧化硅层和氮化硅层构成的叠加层，其中氮化硅层距栅极结构较远。
可选地，所述氮化硅层通过炉管热沉积或电浆化学气相沉积方法形成，所述氮化硅层的厚度范围为200～500埃。
可选地，所述湿法清洗采用的溶剂为氟化氢和乙二醇的混合溶液，所述氟化氢和乙二醇的混合溶液中氟化氢和乙二醇的体积比为4～10∶90～96，湿法清洗的温度为45～55摄氏度，清洗时间为20～40秒，所述湿法清洗中所述氮化硅层被减薄的厚度为20～40埃。
可选地，所述光刻胶的去除采用硫酸和双氧水的混合溶液，以及SC1溶液去除。
可选地，所述硫酸和双氧水的混合溶液中硫酸和双氧水的体积比2～6∶1，溶液的温度范围为120～140摄氏度，所需要的时间范围5～10分钟。
可选地，所述SC1溶液中NH4OH、H2O2和H2O的体积比为1∶1～4∶100～200，溶液的温度小于30摄氏度，所需要的时间2～5分钟。
与现有技术相比，本发明具有以下优点：本发明利用湿法清洗使静态随机存储器内部NMOS栅极结构两侧的侧壁间隙壁变薄，进而减小NMOS器件源/漏轻掺杂区之间的距离，使得所制造的静态随机存储器中NMOS器件与PMOS器件电性相匹配，提高所制造静态随机存储器的良品率。
附图说明
图1是本发明静态随机存储器制造方法流程示意图。
图2至图9是本发明一个实施例的各阶段静态随机存储器的剖面结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
正如背景技术部分所述，现有制造静态随机存储器工艺主要通过改变栅极二次氧化的条件、氮化硅侧壁的厚度、离子注入的能量以及制造半导体器件过程中的刻蚀工艺等方法来改善所制造静态随机存储器内各器件之间的不兼容问题，但是这些方法的改善效果不明显，所制造的静态随机存储器的良品率低。
针对上述问题，发明人提供了一种制造静态随机存储器的方法，利用湿法清洗的使静态随机存储器内部NMOS器件栅极结构两侧的侧壁间隙壁变薄，进而减小NMOS器件源/漏轻掺杂区之间的距离，使得所制造的静态随机存储器中NMOS器件与PMOS器件电性相匹配，提高所制造静态随机存储器的良品率。
参考图1，示出了本发明静态随机存储器的制造方法，包括：
执行步骤S1，提供半导体衬底，所述半导体衬底包含NMOS器件区和PMOS器件区，所述NMOS器件区和PMOS器件区上分别形成有NMOS栅极结构和PMOS栅极结构，所述NMOS栅极结构和PMOS栅极结构两侧形成有侧壁间隙壁；
执行步骤S2，在半导体衬底上涂布光刻胶，图形化所述光刻胶使PMOS器件区暴露；
执行步骤S3，以PMOS栅极结构及其两侧的侧壁间隙壁为掩模，在PMOS器件区进行P型轻掺杂离子注入；
执行步骤S4，去除半导体衬底上的光刻胶；
执行步骤S5，湿法清洗所述NMOS栅极结构和PMOS栅极结构两侧的侧壁间隙壁；
执行步骤S6，在半导体衬底上涂布光刻胶，图形化所述光刻胶使NMOS器件区暴露；
执行步骤S7，以NMOS栅极结构及其两侧的侧壁间隙壁为掩模，在NMOS器件区进行N型轻掺杂离子注入；
执行步骤S8，去除半导体衬底上的光刻胶。
接下来，结合具体的实施例，以静态随机存储器内的一个CMOS器件对本发明静态随机存储器的制造方法进行说明。
图2至图9是本发明一个实施例的各阶段静态随机存储器的剖面结构示意图。
如图2所示，提供半导体衬底，所述半导体衬底包含通过隔离结构103隔离的NMOS器件区和PMOS器件区，其中半导体衬底内的101和102分别为NMOS器件和PMOS器件的掺杂阱。所述隔离结构103为浅沟槽隔离结构(STI)或局部氧化结构，用于器件之间的相互隔离。所述NMOS器件的掺杂阱101中掺杂离子的导电类型为P型，PMOS器件的掺杂阱102中掺杂离子的导电类型为N型。所述NMOS器件区和PMOS器件区上形成有NMOS器件和PMOS器件的栅极结构，所述栅极结构包括位于半导体衬底上的栅介质层104和位于栅介质层104上方的多晶硅栅极105。所述栅介质层104的材质为氧化硅、氮氧化硅等。所述栅介质层104和多晶硅栅极105的制作方法与现有技术相同，作为本领域技术人员的公知技术，在此不作赘述。
其中，所述NMOS栅极结构和PMOS栅极结构分别位于半导体衬底内P型掺杂阱101和N型掺杂阱102的上方。所述NMOS栅极结构和PMOS栅极结构两侧还覆盖有侧壁间隙壁(offset spacer)，用以保护所述栅极结构，避免所述栅极结构受到刻蚀工艺的损伤。所述NMOS栅极结构两侧的侧壁间隙壁包括氧化硅层106和氮化硅层107a，所述氧化硅层106可以通过对所述栅极结构进行氧化工艺制作，所述氮化硅层107a覆盖在氧化硅层106上。所述氮化硅层107a可以通过炉管热沉积或电浆化学气相沉积方法形成，其厚度范围为200～500埃。所述PMOS栅极结构两侧的侧壁间隙壁包括氧化硅层106和氮化硅层109a，其制造工艺和所制造侧壁间隙壁的结构和厚度范围与NMOS栅极结构两侧的侧壁间隙壁相同。
如图3所示，在半导体衬底上涂布光刻胶，图形化所述光刻胶，使半导体衬底上的光刻胶120覆盖NMOS器件区，暴露出PMOS器件区。
如图4所示，以PMOS栅极结构及其两侧的侧壁间隙壁为掩模，在PMOS器件区进行P型轻掺杂离子注入，形成PMOS器件的轻掺杂区110。其中P型掺杂离子可以为硼离子、二氟化硼离子，其掺杂离子注入的能量范围和剂量范围由所要制造的静态随机存储器的性能决定。
接着，如图5所示，去除半导体衬底上的光刻胶120。在具体的实施例中，先采用硫酸和过氧化氢的混合溶液去除NMOS栅极结构及其两侧半导体衬底上的光刻胶120，再采用SC1(standard clean 1，氨水和过氧化氢的混合溶液)溶液清洗最后残留的颗粒。所述硫酸和过氧化氢混合溶液中硫酸和过氧化氢的体积比2～6∶1，溶液的温度范围为120～140摄氏度，所需要的时间范围5～10分钟。所述SC1溶液中NH4OH、H2O2和H2O的体积比为1∶1～4∶100～200，溶液的温度小于30摄氏度，所需要的时间2～5分钟。
如图6所示，湿法清洗所述NMOS栅极结构和PMOS栅极结构两侧的侧壁间隙壁。在具体的实施例中，所述湿法清洗采用的溶液为氟化氢(HF)和乙二醇(ethyl glycol)的混合溶液，混合溶液中氟化氢和乙二醇的体积比为4～10∶90～96，湿法清洗的范围为45～55摄氏度，所需要的湿法清洗时间范围为20～40秒。经过所述湿法清洗，图5中侧壁间隙壁叠加层中氮化硅层107a和109a被减薄的厚度为20～40埃，湿法清洗之后的NMOS器件和PMOS器件栅极结构侧壁间隙壁上的氮化硅层如图6中107b、109b。
如图7所示，在半导体衬底上涂布光刻胶，图形化所述光刻胶，使半导体衬底上的光刻胶121覆盖PMOS器件区，暴露出NMOS器件区。
如图8所示，以NMOS栅极结构及其两侧的侧壁间隙壁为掩模，在NMOS器件区进行N型轻掺杂离子注入，形成NMOS器件的轻掺杂区111。所述N型掺杂离子可以为磷离子、砷离子或锑离子，其掺杂离子注入的能量范围和剂量范围由所要制造的静态随机存储器的性能决定。由于NMOS器件的源/漏轻掺杂区111在湿法清洗之后形成，减薄的NMOS器件侧壁间隙壁导致所形成的NMOS源/漏轻掺杂区111之间距离也变小，进而影响NMOS器件的电性。而PMOS器件的源/漏轻掺杂区110在湿法清洗之前已形成，故湿法清洗并不会影响PMOS器件源/漏轻掺杂区110之间的距离以及PMOS器件的电性。
经过以上步骤改善的NMOS器件能够与PMOS器件电性匹配，有效改善静态随机存储器中NMOS器件与PMOS器件的兼容性，提高所制造静态随机存储器的良品率。
如图9所示，去除半导体衬底上的光刻胶121，其去除方法与光刻胶120的去除方法完全相同。
形成NMOS器件和PMOS器件后续工艺的制作方法与现有技术相同，作为本领域技术人员的公知技术，在此不做详细的说明。
综上，本发明在制造静态随机存储器过程中利用湿法清洗使NMOS器件的侧壁间隙壁减薄，进而减小NMOS器件源/漏轻掺杂区之间的距离，使得所制造的静态随机存储器中NMOS器件与PMOS器件电性相匹配，提高了所制造静态随机存储器的良品率。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (10)

1.一种静态随机存储器的制造方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包含NMOS器件区和PMOS器件区，所述NMOS器件区和PMOS器件区上分别形成有NMOS栅极结构和PMOS栅极结构，所述NMOS栅极结构和PMOS栅极结构两侧形成有侧壁间隙壁；以PMOS栅极结构及其两侧的侧壁间隙壁为掩模，在PMOS器件区进行P型轻掺杂离子注入；
采用氟化氢和乙二醇的混合溶液湿法清洗所述NMOS栅极结构和PMOS栅极结构两侧的侧壁间隙壁，所述氟化氢和乙二醇的混合溶液中氟化氢和乙二醇的体积比为4～10:90～96，湿法清洗的温度为45～55摄氏度，清洗时间为20～40秒；
以NMOS栅极结构及其两侧的侧壁间隙壁为掩模，在NMOS器件区进行N型轻掺杂离子注入。
2.如权利要求1所述静态随机存储器的制造方法，其特征在于，所述NMOS栅极结构和PMOS栅极结构两侧的侧壁间隙壁包括由氧化硅层和氮化硅层构成的叠加层。
3.如权利要求2所述静态随机存储器的制造方法，其特征在于，所述氧化硅层和氮化硅层构成的叠加层中氮化硅层距栅极结构较远。
4.如权利要求3所述静态随机存储器的制造方法，其特征在于，所述氮化硅层通过炉管热沉积或电浆化学气相沉积方法形成，所述氮化硅层的厚度范围为200～500埃。
5.如权利要求2所述静态随机存储器的制造方法，其特征在于，湿法清洗中所述氮化硅层被减薄的厚度为20～40埃。
6.如权利要求1所述静态随机存储器的制造方法，其特征在于，所述P型轻掺杂区离子注入之前还包括在半导体衬底上涂布光刻胶，图形化所述光刻胶使PMOS器件区暴露；所述P型轻掺杂区离子注入之后还包括去除半导体衬底上的光刻胶。
7.如权利要求1所述静态随机存储器的制造方法，其特征在于，所述N型轻掺杂离子注入之前还包括在半导体衬底上涂布光刻胶，图形化所述光刻胶使NMOS器件区暴露；所述N型轻掺杂离子注入之后还包括去除半导体衬底上的光刻胶。
8.如权利要求6或7所述静态随机存储器的制造方法，其特征在于，所述光刻胶的去除采用硫酸和双氧水的混合溶液，以及SC1溶液去除。
9.如权利要求8所述静态随机存储器的制造方法，其特征在于，所述硫酸和双氧水的混合溶液中硫酸和双氧水的体积比2～6:1，溶液的温度范围为120～140摄氏度，所需要的时间范围5～10分钟。
10.如权利要求8所述静态随机存储器的制造方法，其特征在于，所述SC1溶液中NH4OH、H2O2和H2O的体积比为1:1～4:100～200，溶液的温度小于30摄氏度，所需要的时间2～5分钟。
CN201010593192.3A 2010-12-16 2010-12-16 静态随机存储器的制造方法 Active CN102569202B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010593192.3A CN102569202B (zh) 2010-12-16 2010-12-16 静态随机存储器的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010593192.3A CN102569202B (zh) 2010-12-16 2010-12-16 静态随机存储器的制造方法

Publications (2)

Publication Number Publication Date
CN102569202A CN102569202A (zh) 2012-07-11
CN102569202B true CN102569202B (zh) 2014-07-30

Family

ID=46414267

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010593192.3A Active CN102569202B (zh) 2010-12-16 2010-12-16 静态随机存储器的制造方法

Country Status (1)

Country Link
CN (1) CN102569202B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412205A (zh) * 2011-05-13 2012-04-11 上海华力微电子有限公司 在轻掺杂漏极离子植入中调节栅极侧壁层特征尺寸的工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101140907A (zh) * 2006-09-04 2008-03-12 中芯国际集成电路制造(上海)有限公司 具有不同侧壁间隔壁宽度的cmos器件制造方法
CN101393893A (zh) * 2007-09-17 2009-03-25 中芯国际集成电路制造(上海)有限公司 具有不同侧壁层宽度的cmos器件及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004019134A1 (ja) * 2002-08-22 2004-03-04 Daikin Industries, Ltd. 剥離液
CN1285120C (zh) * 2003-09-03 2006-11-15 南亚科技股份有限公司 部分垂直存储单元的双边角圆化制程
US7018551B2 (en) * 2003-12-09 2006-03-28 International Business Machines Corporation Pull-back method of forming fins in FinFets

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101140907A (zh) * 2006-09-04 2008-03-12 中芯国际集成电路制造(上海)有限公司 具有不同侧壁间隔壁宽度的cmos器件制造方法
CN101393893A (zh) * 2007-09-17 2009-03-25 中芯国际集成电路制造(上海)有限公司 具有不同侧壁层宽度的cmos器件及其制造方法

Also Published As

Publication number Publication date
CN102569202A (zh) 2012-07-11

Similar Documents

Publication Publication Date Title
US20140035050A1 (en) Semiconductor devices having a diffusion barrier layer and methods of manufacturing the same
CN102194827A (zh) 一种基于高介电常数材料的抗辐照soi器件及制备方法
CN102956492A (zh) 半导体结构及其制作方法、mos晶体管及其制作方法
CN110310926B (zh) 解决sram单元器件金属硅化物缺陷形成的方法
CN104733374A (zh) 金属互连结构及其形成方法
CN102569202B (zh) 静态随机存储器的制造方法
US20100276810A1 (en) Semiconductor device and fabrication method thereof
CN103165652A (zh) Mos器件及其制造方法
CN102044438A (zh) Mos晶体管及其制造方法
CN103632966B (zh) Mos晶体管的形成方法
CN103137622B (zh) 一种用于高压集成电路的半导体器件及其制造方法
US9054303B2 (en) Metal-oxide-semiconductor (MOS) transistor structure integrated with a resistance random access memory (RRAM) and the manufacturing methods thereof
CN103515433A (zh) Nmos晶体管及其形成方法、sram存储单元电路
CN103972173A (zh) Cmos晶体管的形成方法
CN103632945A (zh) 鳍式场效应晶体管的形成方法
CN102194752B (zh) 一种互补金属氧化物半导体器件结构的制作方法
CN102468162B (zh) Nmos晶体管的制作方法
CN103367158B (zh) Mos晶体管及其制造方法
CN102194684B (zh) 栅极介质层制造方法
CN109346408A (zh) Mos晶体管及其形成方法、以及闪存的形成方法
CN105097815A (zh) 电容结构及其制作方法、包含电容结构的半导体存储器
CN103163745A (zh) 光刻胶层的去除方法、晶体管的形成方法
CN102157383B (zh) 具有P埋层的SOI nLDMOS器件单元的制作方法
CN101630660A (zh) 提高cmos晶体管抗辐照的方法、cmos晶体管及集成电路
US10636797B2 (en) Semiconductor device and method for fabricating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant