CN102568395B - 显示装置、显示装置的控制方法及电子设备 - Google Patents

显示装置、显示装置的控制方法及电子设备 Download PDF

Info

Publication number
CN102568395B
CN102568395B CN201110412901.8A CN201110412901A CN102568395B CN 102568395 B CN102568395 B CN 102568395B CN 201110412901 A CN201110412901 A CN 201110412901A CN 102568395 B CN102568395 B CN 102568395B
Authority
CN
China
Prior art keywords
pixel
instruction
data
display device
planarization film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110412901.8A
Other languages
English (en)
Other versions
CN102568395A (zh
Inventor
中西贵之
后藤词贵
高崎直之
津崎亮一
原田勉
田中俊彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102568395A publication Critical patent/CN102568395A/zh
Application granted granted Critical
Publication of CN102568395B publication Critical patent/CN102568395B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供显示装置、显示装置的控制方法及电子设备。该显示装置包括：显示单元，其中设置包括存储器的像素；存储单元，保存数据；以及控制单元，根据从外部给出的指令，基于存储单元保存的数据，关于属于显示单元的部分区域的像素改写由存储器保存的内容。

Description

显示装置、显示装置的控制方法及电子设备
技术领域
本发明涉及显示装置、显示装置的控制方法以及电子设备。
背景技术
有一种在像素中具有存储数据的存储器的显示装置(例如，参见JP-A-2009-98234(专利文件1))。像素中具有存储器的显示装置可保存曾经在像素中写入的显示数据。从而，当像素阵列单元中的各个像素中数据部分地改写时，可减少要传输的数据量，因此，可实现显示装置的低功耗。
在包括像素中具有存储器的显示装置的现有技术系统中，显示数据以与诸如垂直同步信号的同步信号同步的方式规则地从驱动显示装置的驱动器IC改写。就是说，在现有技术系统中，显示数据以与垂直同步信号同步的方式改写。
发明内容
在上面的现有技术中，从外部输入的显示数据必须与垂直同步信号同步，因此，新显示的一个屏幕的显示数据必须预先在外部产生，并且产生的显示数据必须被传输。然而，例如，当需要频繁地改写部分显示屏时，以与垂直同步信号同步的方式传输一个屏幕的显示数据缺乏效率，因此需要以任意时序改写显示数据。
考虑到上述情况，所希望的是提供能够以任意时序执行像素数据改写处理而不使从外部输入的数据与垂直同步信号同步的显示装置、该显示装置的驱动方法和包括该显示装置的电子设备。
本发明的实施例提供一种显示装置，其包括：显示单元，其中设置包括存储器的像素；以及存储单元，保存数据，其中根据外部提供的指令，基于该存储单元保存的数据，关于属于该显示单元的部分区域的像素改写该存储器保存的内容。
在具有上述构造的显示装置中，根据外部提供的指令，关于属于显示单元的部分区域的像素改写存储器保存的内容，因此在从客户端提供写入请求时执行改写处理，而不与垂直同步信号同步的方式改写数据。
根据本发明的实施例，像素数据的改写处理可以任意时序执行而不使从外部输入的数据与垂直同步信号同步。
附图说明
图1是示出根据本发明实施例的显示装置的系统构造示例的框图；
图2是示出TFT电路单元的具体构造示例的框图；
图3是示出MIP的像素的电路构造示例的框图；
图4是说明MIP的像素运行的时序图；
图5是示出MIP的像素的具体电路构造示例的电路图；
图6是示出驱动器IC中的像素数据的部分改写处理的具体处理程序的流程图；
图7A至7C是关于区域分级法(areagradationmethod)中关于像素划分的示意图；
图8是示出三分像素结构中三个子像素电极和两对驱动电路之间对应关系的电路图；
图9A和9B是关于根据应用区域分级法的三分像素的示例1的像素结构的示意图，其中图9A是示出三个子像素电极的平面图，而图9B是沿着图9A的X-X′线的截面图；
图10A和10B是关于根据应用区域分级法的三分像素的示例2的像素结构的示意图，其中图10A是示出三个子像素电极的平面图，而图10B是沿着图10A的Y-Y′线的截面图；
图11是关于为像素电极选择性供电的开关器件的示意图；
图12是示出根据该实施例的像素阵列基板的具体结构示例的相应部分的截面图；
图13A和13B示出在具有包括存储器的像素结构的TFT基板上形成平坦化膜并且在其上依次形成像素电极时获得的基板表面粗糙度，其中图13A示出平坦化膜具有两层结构的情况，而图13B作为比较图示出平坦化膜具有单层结构的情况；
图14是示出根据该实施例的像素阵列基板结构的制造方法工艺流程的流程图；
图15A和15B是关于像素电路在形成第一层平坦化膜的状态下的示意图，其中图15A是示意性地示出平面图案的平面图案图，而图15B示出沿着图15A的A-A′线的截面结构图；
图16A和16B是关于像素电路在形成像素电极后的示意图，其中图16A是示意性地示出平面图案的平面图案图，而图16B示出沿着图16A的B-B′线的截面结构图；
图17A至17C是关于第二层平坦化膜的熔化流速的示意图；
图18A和18B是关于第二层平坦化膜的材料是具有低熔化流速材料的情况的示意图；
图19A和19B是关于第二层平坦化膜的材料为具有高熔化流速材料的情况的示意图；
图20A和20B是示出应用本发明的数字相机外观的透视图，其中图20A是从前面看的透视图，而图20B是从后面看的透视图；
图21是示出应用本发明的摄像机外观的透视图；以及
图22A至22G是示出应用本发明的移动电话装置的外观图，其中图22A是打开状态的前视图，图22B是其侧视图，图22C是关闭状态的前视图，图22D是左侧视图，图22E是右侧视图，图22F是上表面视图，而图22G是底部视图。
具体实施方式
下文将参考附图说明实施本发明的最佳方式(在下文称为″实施例″)。将按照下面的顺序进行说明。
1.根据实施例的显示装置
1-1.系统构造
1-2.MIP的像素构造
1-3.像素数据的改写
1-4.区域分级法
1-5.根据实施例的像素结构
1-6.镜面反射
1-7.根据实施例的像素阵列基板的结构
2.修改示例
3.电子设备
<1.根据实施例的显示装置>
图1是示出根据本发明实施例的显示装置的系统构造示例的框图。这里，作为说明的示例，引用所谓的像素中存储器(MemoryInPixel，MIP)反射式液晶显示装置(LCD)，其在每个像素中具有能够存储数据的存储器。
MIP反射式液晶显示装置通过在像素中具有存储数据的存储器而可实现模拟显示模式的显示以及存储显示模式的显示。模拟显示模式是像素的等级以模拟方式显示的显示模式。存储显示模式是像素的等级根据二进制信息(像素的存储器中存储的逻辑″1″/逻辑″0″)以数字方式显示的显示模式。
在存储显示模式中，因为采用存储器中保存的信息，所以不必在帧周期中执行信号电势反射等级的写入操作。因此，与在帧周期中必须执行信号电势反射等级的写入操作的模拟显示模式相比，存储显示模式中功耗较低。就是说，可减少液晶显示器的功耗。
在MIP反射式液晶显示装置中，每个像素中仅由1位表示两个等级。从而，根据该实施例的MIP反射式液晶显示装置应用区域分级法作为等级表示法。区域分级法是通过为像素区域(像素电极的面积)加权2∶1而由2位表示四个等级的等级表示法。稍后将描述区域分级法的细节。
[1-1.系统构造]
首先，将参考图1说明根据该实施例的MIP反射式液晶显示装置的系统构造。
如图1所示，根据该实施例的MIP反射式液晶显示装置10具有这样的模块构造，其中TFT电路单元2形成在透明基板(例如，玻璃基板)1上并且驱动器IC3通过COG(玻璃上芯片)法安装在相同基板1上。各种指令和数据通过CPU接口(I/F)从外部控制器(CPU等)提供到具有该模块构造的反射式液晶显示装置10(LCD模块)。
(TFT电路单元)
在LCD模块10中，TFT电路单元2包括像素阵列单元21、垂直驱动单元22A、22B和水平驱动单元23。关于TFT电路单元2，TFT电路单元2中包括的所需最低功能在这里示出为一个方框(block)，并且TFT电路单元2不限于附图的构造。
图2示出了TFT电路单元2的具体构造的示例。如图所示，像素阵列单元21构造为显示单元，其中包括能够存储数据的存储器的像素4二维设置成矩阵状态(阵列状态)。稍后将描述包括存储器的像素4(MIP的像素)的电路构造的细节。
在像素阵列单元21中，对于m行和n列的像素设置，扫描线241至24m沿着行方向(像素行中的像素设置方向)设置在各个像素行。扫描线241至24m的每一个的两端连接到垂直驱动单元22A和22B的每个对应行的各输出端。同样在像素阵列单元21中，对于m行和n列的像素设置，信号线241至24n沿着列方向(像素列中的像素设置方向)设置在各个像素列。信号线241至24n的每一个的一端连接到水平驱动单元23的对应列的每个输出端。
垂直驱动单元22A和22B包括垂直驱动器221A、221B和V-地址锁存(latch)222A、222B。垂直驱动器221A和221B可以像素行为单位任意选择像素阵列单元21的各像素4。V-地址锁存222A和222B存储由驱动器IC3给出的行地址信息，即垂直(V)方向上的地址信息。
垂直驱动器221A和221B例如构造为解码器。由解码器构造的垂直驱动器221A和221B输出允许像素行的各像素4处于操作状态的扫描信号，其由地址信息基于V-地址锁存222A和222B中存储的地址信息指定。
由于垂直驱动器221A和221B构造为解码器，因此可任意选择像素行，即可指定地址。从而，当像素阵列单元21的各像素4的数据改写时，不仅可实现在一个屏幕中改写数据，而且以像素行为单位通过地址指定而改写具体区域(窗口)的数据。
尽管垂直驱动单元22A和22B在此情况下设置在像素阵列单元21的左右两侧，但是该构造仅为一个示例。就是说，垂直驱动单元22A和22B可设置在像素阵列单元21的一侧(左侧或右侧)。然而，从抑制从垂直驱动单元22A和22B输出的扫描信号传播延迟的观点看，与仅在一侧上设置单元的情况相比，优选垂直驱动单元22A和22B设置在像素阵列单元21的左右两侧。
如图2所示，水平驱动电路23包括水平驱动器231和缓冲电路232，其将像素数据写入到垂直驱动单元22A和22B选择的像素列的各像素4。水平驱动电路23写入像素数据的方法可应用各种方法，例如，像素数据一次性全部写入选择行的各像素4中的线序系统(line-sequentialsystem)或者像素数据逐个像素地按顺序写入选择行的各像素4中的点序系统(dot-sequentialsystem)。
(驱动器IC)
在图1中，驱动器IC3包括解码器31、缓冲存储器(存储单元)32、改写识别电路33、区域存储器34、寄存器35、控制单元36和输出电路37，其COG-安装在透明基板1上，透明基板1是其上形成TFT电路单元2的相同基板。关于驱动器IC3，驱动IC3中包括的所需最低功能在这里示出为一个方框，并且驱动器IC3不限于附图的构造。
在驱动器IC3中，数据和指令例如通过柔性印刷基板50(参见图2)从外部控制器40提供到解码器31。提供到解码器31的数据是用于改写像素阵列单元21的各像素4的存储器中存储的数据(图像数据/像素数据)。
提供到解码器31的指令是用于表示像素阵列单元21的各像素4的数据改写的指令。该指令包括关于开始改写数据的时间或关于区域的信息。具体地讲，例如，关于改写数据的区域的区域信息，即XY开始地址和XY结束地址的信息，以及诸如表示改写数据的改写指令的信息包括在指令中。
这里，用于改写的数据和用于表示改写的指令(例如，屏幕更新命令)以数据和指令的顺序按照时间序列从外部控制器40传输到解码器31。
解码器31将从外部控制器40提供的数据和指令分开，提供数据到缓冲存储器32，并且提供指令到改写识别电路33。缓冲存储器32临时存储且保存从外部控制器40提供的数据，用于通过柔性印刷基板50和解码器31改写像素阵列单元21的各像素4的数据。
作为缓冲存储器32，例如，可采用帧存储器，其能够为像素阵列单元21的各像素4显示的一个屏幕存储数据。然而，缓冲存储器32不限于帧存储器。当帧存储器用作缓冲存储器32时，缓冲存储器32可关于像素阵列单元21的各像素4的XY地址以1对1对应的方式存储(记录)改写数据的区域的各像素数据。
当改写识别电路33识别(解读)从解码器31提供的指令时，该电路将该指令中包含的改写区域的XY开始地址和XY结束地址的信息提供给区域存储器34，并且将表示改写数据的开始时间的屏幕更新命令提供给寄存器35。区域存储器34存储执行数据改写的区域的XY开始地址和XY结束地址的各信息，其由改写识别电路33提供。寄存器35存储由改写识别电路33提供的屏幕更新命令。
控制单元36包括时序发生器(timinggenerator，TG)。时序发生器产生各种时序信号，用于设定相对于缓冲存储器32写入数据的时间或者读取数据的时序以及在控制单元36的控制下驱动垂直驱动单元22A和22B和水平驱动单元23的时序。
例如，在改写像素阵列单元21的各像素4的数据时，控制单元36基于寄存器35中存储的屏幕更新命令开始改写数据的操作。然后，控制单元36基于区域存储器34中存储的执行数据改写的区域的XY开始地址和XY结束地址的各信息，执行时序发生器产生的各种时序信号的时序控制。
输出电路37基于从控制单元36提供的各种时序信号读出缓冲存储器32中存储的数据，并且将数据输出到TFT电路单元2，具体地讲，输出到TFT电路单元2中的水平驱动单元23。输出电路37基于从控制单元36提供的各种时序信号将用于驱动垂直驱动单元22A、22B和水平驱动单元23的驱动信号输出到TFT电路单元2。
[1-2.MIP的像素构造]
随后，将说明包括存储器的像素4(MIP的像素)的电路构造的细节。图3是示出MIP的像素4的电路构造示例的框图。
如图3所示，像素4具有带SRAM功能的像素构造，包括三个开关器件41至43、锁存单元44和液晶单元45。液晶单元45表示在像素电极和与像素电极相对设置的对向电极之间产生的液晶电容器。图4示出说明MIP的像素4操作的时序图。
开关器件41以其一端连接到信号线25(251至25n)，其在从垂直驱动单元22A和22B提供扫描信号(至)时导通(截止)，且通过信号线25(251至25n)提取数据SIG。锁存单元44包括并联连接且面向相反方向的反相器(inverter)441和442，它们保存(锁存)对应于开关器件41提取的数据SIG的电势。
开关器件42和43之一根据锁存单元44的保存电势的极性导通，将与公用电势VCOM相同相位的控制脉冲FRP或者与公用电势VCOM相反相位的控制脉冲XFRP提供到液晶单元45，液晶单元45在对向电极上被施加公用电势VCOM。连接开关器件42和43的一个对应端子的节点为像素电路的输出节点Nout。
由图4可见，当锁存单元44的保存电势为负极性时，液晶单元45的像素电势处于与公用电势VCOM相同的相位，因此执行黑色显示。当锁存单元44的保存电势为正极性时，液晶单元45的像素电势处于与公用电势VCOM相反的相位，因此执行白色显示。
图5是示出像素4的具体电路构造示例的电路图，其中相同的符号表示对应于图3的部件。
在图5中，例如，NchMOS(N沟道金属氧化物半导体)晶体管Qn10用作开关器件41。NchMOS晶体管Qn10以其源极/漏极连接到信号线25(251至25n)，并且以其栅极连接到扫描线24(241至24m)。
开关器件42和43二者例如应用其中NchMOS晶体管和PchMOS(P沟道金属氧化物半导体)晶体管并联连接的转移开关。具体地讲，开关器件42具有NchMOS晶体管Qn11和PchMOS晶体管QP11彼此并联连接的构造。开关器件43具有NchMOS晶体管Qn12和PchMOS晶体管QP12彼此并联连接的构造。
开关器件42和43不必总是为其中NchMOS晶体管和PchMOS晶体管并联连接的转移开关。开关器件42和43可通过采用相同导电类型的MOS晶体管而构成，即通过采用NchMOS晶体管或PchMOS晶体管而构成。开关器件42和43的公用连接节点为本像素电路的输出节点Nout。
反相器441和442二者例如应用CMOS反相器。具体地讲，反相器441具有NchMOS晶体管Qn13和PchMOS晶体管Qp13共同以其各栅极或各漏极连接的构造。反相器442具有NchMOS晶体管Qn14和PchMOS晶体管Qp14共同以其栅极或漏极连接的构造。
基本上具有上述电路构造的像素4在水平方向和垂直方向上布置，并且设置成矩阵状态。除了各行的扫描线24(241至24m)和各列的信号线25(251至25n)外，传输控制脉冲FRP和XFRP的控制线26和27以及提供正电源电压VDD和负电源电压VSS的电源线28和29为像素4的矩阵状态设置中的各列设置。
如上所述，根据实施例的有源矩阵式液晶显示装置10具有这样的构造，其中具有SRAM功能的像素(MIP)4设置成矩阵状态，每一个像素4都包括存储对应于显示数据的电势的锁存单元44。尽管本实施例中引用了采用SRAM作为像素中包括的存储器的情况作为示例，但是SRAM仅为示例，并且可采用具有其它构造的存储器，例如，DRAM。
如上所述，MIP有源矩阵式液晶显示装置10可通过在每个像素4中包括存储器而实现模拟显示模式的显示以及存储显示模式的显示。存储显示模式下通过采用存储器中保存的像素数据进行显示，因此不必执行帧周期中信号电势反射等级的写入操作，从而降低了液晶显示装置的功耗。
存在部分地改写显示屏的需求，即改写部分显示屏的需求。在此情况下下，部分地改写像素数据。在部分地改写显示屏时，即在部分地改写像素数据时，不必将数据传输到没有执行改写的像素。因此，优点是可减少数据传输量，并且从而可降低液晶显示装置的功耗。
[1-3.像素数据的改写]
存在部分地改写显示屏的需求，即改写安装有MIP有源矩阵式液晶显示装置10的电子设备中的部分显示屏。响应于此，在现有技术系统中，像素4的数据以与诸如垂直同步信号Vsync的同步信号(下文仅称为″垂直同步信号Vsync″)同步的方式由驱动器IC3规则地(例如，每周期60Hz)改写。
就是说，在现有技术系统中，以与垂直同步信号Vsync同步的方式执行像素数据的改写。从而，当要改写的显示数据从外部控制器40输入到驱动器IC3时，用于一个屏幕的显示数据以与外部控制器40侧产生的垂直同步信号Vsync同步的方式输入。或者，垂直同步信号Vsync在驱动器IC3侧产生，并且传输到外部控制器40，而在一个周期中在外部控制器40侧输入用于一个屏幕的显示数据，直到下一个垂直同步信号Vsync到来。
如上所述的前提是改写像素数据的时序和从外部控制器40到缓冲存储器32写入显示数据的时序之间的关系。就是说，当显示数据只是以驱动IC3侧的时序写入像素4中时，存在前者的时序与后者的时序重叠或者后者的时序比前者的时序更快的麻烦。
后者的时序比前者的时序更快的状态是由于下面的原因而产生。这是因为，由外部控制器40和驱动器IC3之间的数据传输以与垂直同步信号Vsync同步的方式执行的事实可见，外部控制器40和驱动器IC3之间的通信速度快于TFT电路单元2和驱动器IC3之间的通信速度。当后者的时序比前者的时序更快时，显示的转换将移动一帧，这可能引起诸如条纹的显示失败。
如上所述，由于在现有技术系统中从外部输入的显示数据必须与垂直同步信号Vsync同步，因此新显示的一屏的显示数据需要在外部预先产生，并且显示数据需要传输到驱动器IC3。然而，在很多场合希望改写部分显示屏的情况下，一个屏幕的显示数据以与垂直同步信号Vsync同步的方式传输实际上是没有效率的。
从而，根据本实施例的MIP液晶显示装置10应用这样的构造，通过从客户侧、即外部控制器40侧接收改写像素数据的请求以任意时序执行改写处理，而不以与垂直同步信号Vsync同步的方式执行像素数据的改写处理。就是说，像素数据(显示数据)从外部以与垂直同步信号Vsync异步的状态输入到液晶显示装置10。
具体地讲，首先，要从客户(外部控制器40)侧接收的显示数据不是用于一个屏幕的数据，而是关于属于执行改写的区域的像素4的数据，并且部分显示数据此时存储在缓冲存储器32中。缓冲存储器32不必是帧存储器，即能够存储用于一个屏幕的显示数据的存储器，因为在缓冲存储器32中保存的显示数据不是用于一个屏幕的数据。
按照时间序列，将要改写的区域的部分显示数据以及用于表示改写的指令从外部控制器40传输到驱动器IC3。例如，显示数据首先从外部控制器40传输到驱动器IC3，然后，用于表示改写的指令(屏幕更新命令)在一定的时间周期过去后被传输。在从外部控制器40接收屏幕更新命令时，即使在与外部控制器40的数据传输中没有插入垂直同步信号Vsync时，驱动器IC3也可基于缓冲存储器32中存储的显示数据执行像素数据的改写处理。
驱动器IC3中像素数据的部分改写处理的具体处理程序将参考图6的流程图说明如下。改写处理基本上为驱动器IC3的处理。数据和指令按照时间序列从外部控制器40输入到驱动器IC3。
首先，在驱动器IC3接收要改写的显示数据(步骤S11)时，驱动器IC3将显示数据写入到缓冲存储器32中，从而临时保存在缓冲存储器32中(步骤S12)。接下来，在接收表示改写的指令(步骤S13)时，驱动器IC3提供该指令到改写识别电路33以在改写识别电路33中识别(解读)(步骤S14)。
然后，改写识别电路33将指令中包含的改写区域的XY开始地址和XY结束地址信息存储在区域存储器34中(步骤S15)。指示数据改写的屏幕更新命令存储在寄存器35中(步骤S16)。
接下来，当屏幕更新命令存储在寄存器35中时，控制单元36接收命令，并且开始用于改写数据的时序控制(步骤S17)。具体地讲，控制单元36基于区域存储器34中存储的XY开始地址和XY结束地址的各信息执行时序发生器(TG)的时序控制。
在缓冲存储器32是帧存储器的情况下，在将数据临时存储到缓冲存储器32中时，基于XY开始地址和XY结束地址的各信息在控制单元36的控制下，存储数据的区域可被控制。
接下来，在控制单元36的控制下，缓冲存储器32中存储的数据被读出且输出到TFT电路单元2，并且驱动信号输出到垂直驱动单元22A和22B以及水平驱动单元23(步骤S18)。然后，在垂直驱动单元22A和22B以及水平驱动单元23的驱动下，以像素行为单位改写像素数据(步骤S19)。
具体地讲，垂直驱动单元22A和22B例如依次选择属于XY开始地址和XY结束地址的各信息指定的区域(窗口)的像素行(线)。另一方面，以相对于垂直驱动单元22A和22B选择的像素行同步的状态，水平驱动单元23将缓冲存储器32提供的显示数据通过输出电路37写入选择行的各像素4。
根据上面的系列处理，通过从客户侧接收改写请求而以改写请求的时序执行改写处理，而不以与垂直同步信号Vsync同步的方式执行像素数据的改写处理。从而，在从外部输入的显示数据不与垂直同步信号Vsync同步(异步状态)的情况下，不仅一个屏幕的显示数据，而且部分的显示数据可以任意时序输入驱动器IC3。
在不与垂直同步信号Vsync同步的情况下可输入显示数据时，不必在外面产生数据时通过高速处理在垂直同步信号Vsync的周期内产生要改写的显示数据，或者不必采用一个屏幕的帧存储器作为缓冲存储器32而执行数据转移。于是，在任意时刻产生要改写的显示数据，并且转移到驱动器IC3，因此在屏幕更新的指令后，可立即改写像素数据。结果，在一个屏幕中要改写的区域彼此重叠时，例如，在改写多个窗口时，可避免瞬间看到各改写引起的显示闪动(闪烁)现象。
由像素数据的上述改写处理的操作说明可见，显示屏的改写不以一个屏幕为单位执行，而是关于作为窗口(矩形区域)的部分显示屏以像素行为单位执行。显示屏可部分地改写的原因是垂直驱动器221A和221B构造为解码器，并且像素阵列单元21的每个像素行(线)可任意选择。还可使水平驱动器231构造为解码器，并且显示屏以像素为单位部分地改写。
在以上关于像素数据的改写处理的示例中，输入的指令被识别，并且指令(例如，屏幕更新命令)中包含的写入指令存储在电阻器35中，然后，控制单元36接收该指令以执行像素数据的改写处理，然而，这仅为示例。作为其它的构造示例，例如，控制单元36可接收直接来自外部控制器40的改写指令而不通过改写识别电路33和寄存器35。
由于改写识别电路33和寄存器35并非必须应用上面的构造，因此驱动器IC3的电路构造可简化。就是说，改写识别电路33和寄存器35不是驱动器IC3的基本部件。
在假设装置为反射式液晶显示装置的情况下说明了像素数据的改写处理，然而，应用于反射式液晶显示装置的改写处理也可应用于透射式液晶显示装置或半透射式液晶显示装置。
[1-4.区域分级法]
根据实施例的液晶显示装置10应用区域分级法以是实现像素存储器的多位颜色。具体地讲，采用区域分级法，其中作为像素4的显示区域的像素电极通过在该区域中加权2∶1而分成多个子像素电极。然后，通过锁存单元44的保存电势选择的像素电势被分配到加权的子像素电极，由此通过加权区域的结合执行分级显示。
这里，根据实施例的液晶显示装置10是反射式液晶显示装置，因此，在区域中加权的子像素电极对应于反射体。为了参考起见，在区域中加权的子像素电极对应于透射式液晶显示装置中的透射窗口。
区域分级法将具体说明如下。区域分级法是等级表示系统，其以20，21，22，...，2N-1方式在面积比上加权的N个子像素电极表示2N-等级，用于例如改善由于TFT特性的变化引起的图像质量非均匀性。根据实施例的液晶显示装置10通过为作为像素电极的反射电极的区域(像素区域)加权2∶1而应用由2-位表示四个等级的区域分级法。
作为对像素区域加权2∶1的结构，通常的结构如图7A所示，其中像素4的像素电极分成子像素电极41和子像素电极42，子像素电极41具有区域″1″，而子像素电极42具有为子像素电极41两倍大的区域(区域″2″)。然而，在图7A结构的情况下，各等级的质心与一个像素的质心不匹配(对应)，这对于等级表示是不利的。
作为使各等级的质心与一个像素的质心匹配的结构，可引用这样的结构，其中具有区域″2″的子像素电极44的中心部分以矩形形状开孔，并且区域″1″的子像素电极43设置在开孔的矩形区域的中心部分上，如图7B所示。然而，在图7B结构的情况下，子像素电极44设置在子像素电极43两侧的连接部分44A和44B的宽度很窄，因此，整个子像素电极44的反射区域很小，并且连接部分44A和44B周围的液晶取向很难。
如上所述，在区域分级法中，对于VA(垂直取向)模式，其中液晶分子在没有施加电场的情况下近似垂直于基板，难于使液晶以良好的方式取向，这是因为对液晶分子施加的电压会根据电极形状和电极尺寸等而不同。由于反射电极的面积比不总是反射率比，因此也难于设计等级。反射率是根据反射电极的面积和液晶显示取向等而确定的。在图7A结构的情况下，电极周围的长度比不是1∶2，尽管面积比是1∶2。因此，反射电极的面积比不总是反射率比。
从这一点看并且考虑到区域分级法中的等级表示和反射区域的有效利用，希望应用三分像素，其通过将像素电极分成具有相同面积(尺寸)的三个子像素电极45、46A和46B而形成。在三分像素的情况下，夹着中心子像素电极45的上下两个子像素电极46A和46B制作成对，并且成对的两个子像素电极46A和46B同时驱动，从而在像素区域中相对于中心子像素电极45加权2∶1。这能够使各等级的质心与一个像素的质心相匹配。
然而，当三个子像素电极45、46A和46B各自与驱动电路电接触时，与图7A和7B的结构相比金属布线的接触数量增加，这使像素尺寸增大并且将成为高清晰度装置的限制因素。特别是，在MIP像素构造于每个像素4中具有存储器的情况下，诸如晶体管和接触部分的很多电路部件存在于一个像素4中，并且由图5可见在布置面积上具有很小的空间，因此一个接触部分显著地影响像素尺寸。
为了减少接触数量，优选应用这样的像素结构，其中彼此隔开的两个子像素电极46A和46B彼此电耦合(连接)，并且其间夹着一个子像素电极45。于是，如图8所示，一个子像素电极45由一套驱动电路47A驱动，并且其余的两个子像素电极46A和46B由另一套驱动电路47B同时驱动。这里，驱动电路47A和48B对应于图5所示的像素电路。
如上所述，在应用通过采用区域分级法使各等级的质心与一个像素的质心相匹配的像素结构时，优选地，彼此分开的两个子像素电极46A和46B电耦合以减少接触的数量。作为电耦合两个子像素电极46A和46B的方法，可考虑下面的两个方法。
上述方法之一是由平坦化膜下形成的金属布线通过平坦化膜中形成的接触部分连接平坦化膜上的两个子像素电极46A和46B的方法。其它方法是在同一面电连接平坦化膜上的两个子像素电极46A和46B的方法。
这里，需要使平坦化膜的膜厚度增加到一定程度以便由平坦化膜获得平坦化的作用和效果，因此，在平坦化膜中形成包括接触孔的接触部分时，需要形成具有固定尺寸的接触座。从而，在应用前者的方法时，需要形成具有固定尺寸的接触座，这使像素尺寸增大并且成为高清晰度装置的限制因素。
另一方面，在应用后者的方法时，需要采用铟锡氧化物(IndiumTinoxide，ITO)或其它导体来连接两个子像素电极46A和46B，这使显示的有效区域(反射式液晶显示装置中的反射区域)减少。此外，在VA模式下，由于反射电极的面积比不总是反射率比，因此取向控制以及等级设计很困难。
[1-5.根据实施例的像素结构]
因此，在本实施例中，应用区域分级法的像素4形成为具有如下的三分像素结构。
通常，在形成有电路单元(即图2所示的TFT电路单元2)的基板上形成平坦化膜以便进行平坦化。该实施例中平坦化膜形成为具有两层结构，其中依次堆叠第一和第二平坦化膜。而且，金属布线形成在具有两层结构的平坦化膜之间，即在第一和第二平坦化膜之间。通过金属布线形成像素结构，其中电连接第二平坦化膜上彼此分开提供的两个电极(子像素电极46A和46B)。
在具有上面构造的像素结构中，因为平坦化膜制成为两层结构，所以第一和第二平坦化膜的各膜厚度可形成为薄于具有一层结构的平坦化膜的膜厚度。于是，第二平坦化膜上彼此分开提供的两个电极(子像素电极46A和46B)通过第二平坦化膜由第一和第二平坦化膜之间的金属布线电连接。
由于在此情况下第二平坦化膜的膜厚度较薄，因此与在一层结构的平坦化膜中形成接触部分的情况相比，可减少在形成接触部分时用于电连接到第二平坦化膜的接触座。结果，在应用金属布线形成在具有两层结构的平坦化膜之间并且两个电极通过第二平坦化膜由金属布线电连接的结构时，像素尺寸可形成为小于一层结构的平坦化膜上形成接触部分的情况。
因此，像素结构不影响实现高清晰度的显示装置。此外，连接两个电极(子像素电极46A和46B)的金属布线提供在具有两层结构的两个平坦化膜之间，因此显示的有效区域(反射区域)不减少，与在同一面提供金属布线作为反射式液晶显示装置中的两个电极的情况一样。
将说明根据实施例的像素结构的具体示例，即应用区域分级法的例如三分像素的像素结构，其不影响实现高清晰度的显示装置。
(示例1)
图9A和9B是关于根据应用区域分级法的三分像素的示例1的像素结构的示意图。图9A是示出三个子像素电极的平面图，而图9B是沿着图9A的X-X′线的截面图。在图9A和9B中，相同的符号表示与图7A至7C和图8相同的部件。这里，没有示出TFT电路单元2的基板和基板上形成的TFT电路。
在图9B中，第一平坦化膜51和第二平坦化膜52依次堆叠在形成有TFT电路的基板(未示出)上，以使平坦化膜具有两层结构，用于平坦化整个基板。由于平坦化膜具有两层结构，第一和第二平坦化膜51和52的各膜厚度可形成为薄于具有一层结构的平坦化膜的厚度。
由ITO(铟锡氧化物)或其它导电材料制造的金属布线53形成在具有两层结构的平坦化膜之间，即在第一和第二平坦化膜51和52之间。作为其它导电材料，可采用铝(Al)、银(Ag)和钼(Mo)等。
在用于金属布线53的各种布线材料中，这里可采用具有高反射率的银(Ag)和可进行欧姆接触的ITO，然而根据用作像素电极的金属类型而选择ITO之外的金属也是优选的。
于是，三个子像素电极45、46A、46B采用诸如银(Ag)或铝(Al)的电极材料形成在第二平坦化膜52上作为反射电极。这里，三个子像素电极45、46A、46B的各尺寸(反射面积)相等。夹着中心子像素电极45的上下两个子像素电极46A和46B制作成对，并且成对的两个子像素电极46A和46B同时驱动，因此相对于子像素电极45加权2∶1。
第一平坦化膜51包括接触部分55，接触部分55包括平坦化膜51中形成的接触孔55A。接触部分55形成在从子像素电极46A的中心位置偏离的位置。
通过在接触孔55A中形成导电层，金属布线53的布线材料形成具有接触孔55A的接触部分55。于是，金属布线53通过接触部分55电连接到TFT电路单元2，具体地讲，图8所示的驱动电路47B。
第二平坦化膜52包括接触部分56和57，接触部分56和57分别包括接触孔56A和57A，形成在第二平坦化膜52中例如对应于子像素电极46A和46B的中心位置的部分。由于接触部分56和57通过相对于第一平坦化膜51中的接触部分55偏移而设置，第二平坦化膜52的膜厚度薄于一层结构的平坦化膜的厚度，因此，接触孔56A和57A可形成为使其直径小于一层结构的平坦化膜中形成的接触孔的直径。
通过在接触孔56A和57A中形成导电层，子像素电极46A和46B的电极材料形成具有接触孔56A和57A的接触部分56和57。于是，子像素电极46A和46B通过接触部分56和57电连接到金属布线53。
在具有两层结构的第一和第二平坦化膜51、52中，子像素电极46A侧的接触部分56形成在与子像素电极46A的中心位置对应的位置，然而，第一平坦化膜51侧的接触部分55形成在从子像素电极46A的中心位置偏移的位置。就是说，下层的第一平坦化膜51中的接触部分55和上层的第二平坦化膜52中的接触部分56从平面上看提供在不同的位置。
如上所述意味着，由于在接触部分55和接触56之间插设金属布线53，因此第一平坦化膜51侧的接触部分55可设置为与第二平坦化膜52侧的接触部分56的位置无关。从而，提高了电路单元连接到接触部分55的布置中的自由度，具体地讲，连接到图8所示的驱动电路47A中的子像素电极46A和46B。同样适用于子像素电极45侧的接触部分59和接触部分60之间的关系。
在根据具有上面结构的示例1的像素结构中，子像素电极46A和46B通过接触部分56和57由金属布线53彼此电连接，并且这些子像素电极46A和46B通过接触部分55电连接到驱动电路47B。
上面说明了子像素电极46A和46B，下面将说明子像素电极45。就是说，如图9A所示，子像素电极45通过第一和第二平坦化膜51和52中形成的接触部分59和60由具有两层结构的平坦化膜51和52之间形成的金属布线58电连接到图8所示的驱动电路47A。
如上所述，在应用根据示例1的像素结构时，通过形成具有两层结构的平坦化膜，第一和第二平坦化膜51和52的各膜厚度可形成为薄于一层结构的平坦化膜的膜厚度。从而，第二平坦化膜52上的两个子像素电极46A和46B可通过平坦化膜51和52之间的金属布线53电连接。
这里，接触部分56和57通过从第一平坦化膜51的接触孔55偏移而设置，因此接触部分的膜厚度可较薄。因此，在第二平坦化膜52中形成接触部分56和57时，接触孔56A和57A的直径可较小以便由金属布线53电连接。从而，接触部分56和57的接触座可形成为较小，因此不增加像素尺寸。
在根据示例1的像素结构中，一个像素4的像素电极分成具有相同尺寸的三个子像素电极45、46A和46B，上下两个子像素电极46A和46B制作成对，并且同时驱动以在像素区域上加权2∶1。在应用区域分级法的三分像素的像素结构中，上级和下级各位的质心位置，即子像素电极46A和46B中显示的质心位置与子像素电极45中显示的质心位置相匹配(对应)。
在如上所述的应用区域分级法的像素结构中，与位置不匹配的像素结构的情况相比，各位中质心位置匹配时可实现良好的等级显示。以上作为示例说明了三分像素的像素结构，然而像素结构不限于三分像素的结构。就是说，更好的等级显示可实现在四分或更多划分像素的像素结构中，只要在各位中质心的位置相匹配。
(示例2)
如上所述，在区域定级中采取VA(垂直取向)模式时，因为施加给液晶分子的电压根据电极的形状和尺寸而变化，所以难于获得良好的液晶取向。由于子像素电极(反射电极)的面积比不总是反射率比，因此定级设计也很难。鉴于上述几点而提出根据示例2的像素结构。
图10A和10B是关于根据示例2的应用区域分级法的三分像素的像素结构的示意图，其中相同的符号表示与图9A和9B相同的部分。在图10A和10B中，图10A是示出三个子像素电极的平面图，而图10B是沿着图10A的Y-Y′线的截面图。
在根据示例2的像素结构中，电连接两个子像素电极46A和46B的构造与根据示例1的像素结构基本上相同。就是说，根据示例2的像素结构具有平坦化膜具有两层结构的结构，金属布线53形成在具有两层结构的第一和第二平坦化膜51和52之间，并且第二平坦化膜52上的两个子像素电极46A和46B由金属布线53电连接。
根据示例2的像素结构还包括用于控制垂直取向的取向剂61、62和63。取向剂61、62和63属于一种取向控制单元，称为垂直取向凸起(VerticalAlignmentProtrusion，VAP)，具有指定施加电场时液晶分子倾斜的方向的功能，即促使液晶分子倾斜到预定方向。
取向剂61、62和63，即VAP61、62和63，提供在中心子像素电极45以及两个子像素电极46A、46B的各中心部分。另一方面，第二平坦化膜52在对应于中心子像素电极45中心位置的部分包括接触部分60，并且在对应于两个子像素电极46A、46B各中心位置的部分包括接触部分56和57。
就是说，VAP61、62和63的各设置位置对应于接触部分60、56和57的各设置位置。换言之，在根据实施例2的像素结构中，第二平坦化膜52中提供的接触部分60、56和57用作(兼作)VAP61、62和63。
如上所述，在区域分级法中应用VA模式时，根据示例2的像素结构包括中心子像素电极45和夹着子像素电极45的两个子像素电极46A和46B的各中心部分中的VAP61、62和63。根据该结构，除了根据示例1的作用与效果之外，可获得下面的作用与效果。
由于三分子像素电极45、46A和46B的各电极形状相同，并且在各子像素电极45、46A和46B中电场分布是均匀的，因此在施加电场时由于VAP61、62和63的作用，可提供使液晶分子倾斜到预定方向的激发。结果，液晶可以良好的方式取向。由于接触部分60、56和57兼作VAP61、62和63，因此不需要单独提供VAP61、62和63。
然而，VAP61、62和63的构造不限于接触部分60、56和57兼作VAP61、62和63的构造，而是可应用其它构造，例如，在金属布线53、58上形成孔并将孔用作VAP61、62和63的构造。还可考虑提供凸起以用作VAP61、62和63。在任何情况下，优选地，VAP61、62和63设置在三个子像素电极45、46A和46B的各中心部分。
如上所述说明了根据实施例的像素结构被应用于具有包括存储器的像素(MIP像素)的液晶显示装置的情况，然而该结构不限于上面的应用示例。就是说，无论像素具有或不具有MIP像素结构是无关紧要的。然而，诸如晶体管和接触部分的很多电路部件存在于一个像素中，并且在MIP像素结构的情况下电路密度很高，因此布置区域的空间很小。从实现高清晰度装置的角度看，在根据实施例的像素结构中接触和布线的数量不增加，因此通过应用于具有MIP像素结构的显示装置可充分地发挥作用与效果。
关于平坦化膜形成为具有两层结构的技术问题，金属布线形成在两层结构的两个平坦化膜之间，并且上平坦化膜上形成的两个电极由金属布线电连接，这与可应用的液晶显示装置是否应用区域分级法无关。就是说，本发明的实施例可应用于总体上应用电连接平坦化膜上设置的两个电极的液晶显示装置。
[1-6.镜面反射]
在反射式液晶显示装置中，优选地，反射式液晶显示装置采用前散射膜(光控膜)，镜面反射在作为反射体(反射电极)的子像素电极45、46A和46B中是理想的。然而，在普通的液晶显示装置中，平坦化膜形成在作为驱动电路形成的布线上，即TFT电路单元2、特别是像素阵列单元21中布线的凸部和凹部，并且反射电极形成在膜上。
因此，由于如下所述的散射因素降低了反射率和对比度。
·由于布线的凸部和凹部引起的残留表面粗糙度
·由于反射电极正下方的布线引起的凸部和凹部
·相对于像素电极的接触部分和围绕该部分的锥形区域
为了在应用区域分级法时设置子像素而不受到限制，在如图11所示的所有像素中，对像素电极选择性地提供电源的开关器件SW是必需的。作为开关器件SW，可采用晶体管，例如薄膜晶体管(TFT)。由于为每个像素4增加开关器件SW，因此增加了像素阵列单元21中的电路密度。
[1-7.根据实施例的像素阵列基板的结构]
在本实施例中，在反射式液晶显示装置中应用区域分级法时采用的像素阵列基板(TFT阵列基板)具有下面的结构。
首先，在形成有电路单元、即TFT电路单元2的基板上形成的用于平坦化像素阵列基板结构的平坦化膜具有两层结构，其中依次堆叠第一和第二平坦化膜(对应于图9B的平坦化膜51和52)。然后，在具有两层结构的第一和第二平坦化膜之间形成中继布线。形成在第一平坦化膜中且连接到TFT电路单元2的第一接触部分电连接到形成在第二平坦化膜中的第二接触部分，从平面上看该第二接触部分位于与第一接触部分不同的位置上。
在像素阵列基板的上述结构中，形成在基板上的平坦化膜具有两层结构，因此与具有一层结构的平坦化膜的情况相比，由于电路中布线的凸部和凹部引起的表面粗糙度可更加可靠地平坦化。从而，将中继布线插设在第一接触部分和第二接触部分之间，因此即使在第一接触部分连接的TFT电路单元2的电路密度增加时，第二接触部分的设置位置也不受电路图案限制。换言之，形成在第二平坦化膜上的第二接触部分可自由设置。
如上所述，由于电路中布线的凸部和凹部引起的表面粗糙度可更加可靠地平坦化，并且第二平坦化膜上形成的第二接触部分可自由设置而不影响图像质量，因此，可提供具有高显示质量的反射式液晶显示装置。下面，将参考附图具体地说明根据实施例的像素阵列基板的结构示例。
(基板结构)
图12是示出根据实施例的像素阵列基板的具体结构示例的相关部分的截面图。
在图12中，包括晶体管72的电路单元形成在透明基板(基底材料)71的表面上。作为透明基板71，例如，采用玻璃基板。作为晶体管72，例如，采用TFT(薄膜晶体管)。就是说，包括晶体管72的电路单元对应于图1和图2所示的TFT电路单元2。在透明基板71上以阵列状态提供很多像素区域，并且晶体管72形成为对应于每个像素4。
这里所示的晶体管72用作开关器件，用于控制每个像素4中提供的像素电极的电源。就是说，晶体管72对应于图11的开关器件SW。在透明基板71上形成的TFT电路单元2中，包括图5中所示的像素电路(驱动电路)中包含的具有存储功能的晶体管等，尽管图12中未示出。
晶体管(TFT)72具有这样的构造，其中栅极电极721形成在透明基板71上，并且其上形成用于形成有源层的半导体层722。在半导体层722中，中间部分为沟道区域，并且两端为源极/漏极区域。在半导体层722的两侧，由诸如Al(铝)或Ti(钛)的导电材料制成的源极/漏极电极723和724经由绝缘膜73电连接到源极/漏极区域。
形成有包括晶体管72的TFT电路单元2的透明基板71在其上表面上具有凸部和凹部，这是由于包括源极/漏极电极723和724的金属布线存在。为了平坦化凸部和凹部，第一平坦化膜74形成为覆盖包括晶体管72的TFT电路单元2。第一平坦化膜74对应于图9B的第一平坦化膜51。接触孔75A形成在第一平坦化膜74中。
在第一平坦化膜74上沉积例如由ITO制造的导电薄膜，其通过光刻等而具有所希望的电路图案，从而形成中继布线76。制作中继布线76的ITO还沉积在第一平坦化膜74中形成的接触孔75A的内壁上，因此形成将中继布线76电连接到晶体管72的第一接触部分75。
在第一平坦化膜74上形成第二平坦化膜77，以覆盖作为电路图案的中继布线76。第二平坦化膜77对应于图9B的第二平坦化膜52。接触孔78A形成在第二平坦化膜77中。接触孔78A布置在平面上看与第一平坦化膜74中形成的接触孔75A不同的位置。
在第二平坦化膜77上沉积诸如Ag(银)或Al(铝)的具有高反射率的导电薄膜，其通过光刻而具有所希望的像素电极图案，从而形成作为反射电极的像素电极79。像素电极79对应于图9A和9B的子像素电极45、子像素电极46A和46B。
制作像素电极79的Ag等还沉积在第二平坦化膜77中形成的接触孔78A的内壁上，从而形成将中继布线76电连接到像素电极79的第二接触部分78。由于接触孔78A设置在平面上看与接触孔75A不同的位置，因此第二接触部分78自然布置在平面上看与第一接触部分75不同的位置。
这里，第二平坦化膜77中形成的第二接触部分78由于其对应于散射反射区域，即光学非活动区域而影响图像质量。因此，第二接触部分78的大小和布置位置对于实现液晶显示装置的高显示质量是重要的。
如上所述，根据实施例的像素阵列基板的结构是两层结构，其中透明基板71上形成的平坦化膜为了平坦化基板表面而通过依次堆叠第一和第二平坦化膜74和77形成。根据该两层结构，由于布线的凸部和凹部引起的电路粗糙度，即表面粗糙度，与具有一层结构的平坦化膜相比，可更加可靠地平坦化，并且中继布线76的台阶也可由第二平坦化膜7平坦化。
这里，将基板表面更加可靠地平坦化意味着具有较高平面性的像素电极79可形成为反射电极。可形成具有较高平面性的像素电极79，因此，与采用一层结构的平坦化膜的现有技术结构相比，可获得具有较高反射率和对比度的反射式液晶显示装置。
图13A和13B示出在具有包括存储器的像素结构的TFT基板中在形成平坦化膜且在其上依次形成像素电极时获得的基板表面的粗糙度，其中图13A示出平坦化膜具有两层结构的情况，而图13B示出一层结构的情况，以作为对比图。在这种情况下，示出由原子力显微镜(AFM)测量表面粗糙度获得的测量结果，为了比较平坦化效果，没有形成接触孔。
在图13A和13B中，Ra表示变化(表面上的平面性)，并且Rpv表示最大垂直差(峰和谷之间的垂直差)。如图13A所示，当平坦化膜具有两层结构时，用眼睛看时基板表面近似为镜面表面。另一方面，当平坦化膜具有一层结构时，具有如图13B所示的表面粗糙度。
另外，第一和第二接触部分75和78被布置在不同的位置，并且两个部分由中继布线76连接，因此，即使在由于接触部分75和78的布置位置关系而引出中继布线76时TFT电路单元2也不是复杂结构。另一方面，在具有一层平坦化膜的现有技术结构的情况下，由于连接到像素电极的接触部分的布置位置关系而引出平坦化膜下的布线时，由于布线是TFT电路单元2的布线，因此TFT电路单元2的结构变得复杂。
此外，第一和第二接触部分75和78由中继布线76连接，因此，即使在TFT电路单元2的电路密度增加时第二接触部分78的布置位置也不受电路图案的限制。换言之，第二平坦化膜77中形成的影响图像质量的第二接触部分78可自由布置，从而可减少对图像质量的影响。就是说，相对于第一接触部分75的设置位置，第二接触部分78的设置位置可任意设定。
此外，平坦化膜具有两层结构，第一和第二平坦化膜74和77的各膜厚度可形成为薄于一层结构平坦化膜的情况。因此，第一和第二平坦化膜74和77中形成的接触孔75A和78A可形成为使其直径较小。特别是，第二平坦化膜77中形成的接触孔78A的直径可较小，因此，对图像质量的影响可抑制到最小，并且具有较小尺寸的一个或更多个接触部分可自由布置在第二平坦化膜77中，结合中继布线76的作用和效果。
在根据实施例的像素阵列基板的结构中，由于电路中布线的凸部和凹部引起的表面粗糙度可更加可靠地平坦化，并且第二平坦化膜77中形成的第二接触部分78可以较小的尺寸形成，进而可自由布置而不影响图像质量。结果，可通过应用根据实施例的像素阵列基板的结构而提供具有高显示质量的反射式液晶显示装置。
(制造方法)
随后，参考图14的流程图说明根据实施例的像素阵列基板结构的制造方法。
首先，在透明基板(基底材料)71上形成包括晶体管(TFT)72的TFT基板单元2(步骤S21)。接下来，施加、曝光、显影和烘焙用于第一平坦化膜74的材料，从而形成第一平坦化膜74(步骤S22)。
图15A是示意性地示出形成第一层平坦化膜(第一平坦化膜)74的状态下像素电路的平面图案的平面图案图，而图15B示出沿着图15A的平面图案图的A-A′线的截面结构图。
图15A的平面图案图是对应于这样的电路构造的图案图，在该电路构造中，相对于三个子像素电极(45、46A和46B)采用图5所示的包括存储器的两个像素电路(驱动电路)47A和47B，如图8所示。关于图5的电路构造，包括存储器的像素4通过采用晶体管，具体地采用TFT作为开关器件41至43以及锁存单元44而构成。在此情况下，作为示例，示出了开关器件42和43通过采用单一导电类型的MOS晶体管构成的情况。
在第一层平坦化膜(第一平坦化膜)74中，接触部分形成在对应于图5的输出节点Nout的部分。接触部分对应于图9A和9B中的接触部分55和59。就是说，如从图15A的平面图案图明显可见，在形成第一层平坦化膜74的状态下具有两个接触部分(55和59)。
作为下一个工艺，在第一平坦化膜74上沉积诸如ITO的导电薄膜(步骤S23)，然后，通过光刻将该膜图案化为所希望的电路图案，从而形成中继布线76(步骤S24)。接下来，施加用于第二平坦化膜77的材料以覆盖第一平坦化膜74上的中继布线76，从而通过曝光、显影以及烘焙该材料而形成第二平坦化膜77(步骤S25)。
随后，在第二平坦化膜77上沉积诸如Ag或Al的具有高反射率的导电薄膜(步骤S26)，接下来，通过光刻等将该膜图案化为所希望的像素电极图案，以形成像素电极79作为反射电极(步骤S27)。根据该工艺序列，形成根据实施例的像素阵列基板的结构。其后，工艺进行到单元工艺。
图16A是示意性地示出在形成像素电极79的状态下像素电路的平面图案的平面图案图，而图16B示出沿着图16A的平面图案图中的B-B′线的截面结构图。
如从图16A清楚可见，在像素电极45的中心部分上存在一个接触部分，并且在像素电极46A和46B的每个中心部分上存在一个接触部分，即在形成像素电极79的状态下存在总共三个接触部分(60、56和57)。
(平坦化膜的材料)
接下来，将说明第一和第二平坦化膜74(51)和77(52)的材料，特别是，适合于两层结构的平坦化膜74和77的材料。
为了在一层结构的平坦化膜中获得高平面性，已经知晓采用高熔化流速的材料是有效的。然而，在采用具有高熔化流速的材料时，平坦化膜中形成的接触孔在高温烘焙时由于熔化流动而加宽。于是，加宽接触孔时形成的区域成为散射反射区域，即光学不活动区域。这里，熔化流动是表示聚合物在溶解状态下的流动性或可使用性的方法之一。
与上述对应地，第一平坦化膜74作为第一层由具有高熔化流速的材料制成，并且中继布线76形成在平坦化膜74上，然后与第一层相反地，第二平坦化膜77作为第二层由具有低熔化流速的材料制成。此时，第二层平坦化膜77的玻璃转变点Tg高于第二层平坦化膜77显影后的烘焙工艺中的烘焙温度T。
在此情况下，玻璃转变点Tg高于烘焙温度T(Tg＞T)的材料定义为低熔化流动材料，并且玻璃转变点Tg等于或低于烘焙温度T(Tg≤T)的材料定义为高熔化流动材料。这里，玻璃转变点Tg是这样的温度，在改变该温度时热力学微分量从晶体值到液体值在某种程度上迅速变化。
熔化流速在上面制造工艺中的步骤S25的工艺中(参见图14)很关键，即在施加、曝光、显影和烘焙第二层平坦化膜77的材料的工艺中很关键。就是说，如图17A至17C所示，第一层平坦化膜75上施加的第二层平坦化膜77被曝光和显影(图17A)，其后，在烘焙温度T下执行烘焙。在将成为散射反射区域的光学非活动区域中根据材料的熔化流速而产生很大差别。
具体地讲，当第二层平坦化膜77的材料为具有低熔化流速的材料，即玻璃转变点Tg高于烘焙温度T的材料时(图17B)，可抑制由于高温烘焙引起平坦化膜77中形成的接触孔(对应于图12的接触孔78A)加宽。另一方面，当第二层平坦化膜77的材料为具有高熔化流速的材料，即玻璃转变点Tg等于或低于烘焙温度T的材料时(图17C)，接触孔将由于高温烘焙下的熔化流动而加宽。
图18A和18B示出第二层平坦化膜77的材料为具有低熔化流速的材料时获得的接触孔的状态。图18A示出具有入射光照明的接触孔的表面显微镜图像，其是通过待扩展的样品上反射光而观察到的，而图18B示出接触孔的截面。接触孔由于高温烘焙而引起的加宽可通过采用具有低熔化流速的材料作为第二层平坦化膜77的材料得到抑制，因此，作为散射反射区域的光学非活动区域很小。
图19A和19B示出第二层平坦化膜77的材料为具有高熔化流速的材料时获得的接触孔的状态。图19A示出具有入射光照明的接触孔的表面显微镜图像，而图19B示出了接触孔的截面。通过采用具有高熔化流速的材料作为第二层平坦化膜77的材料，接触孔由于高温烘焙的熔化流动而加宽，因此，与采用具有低熔化流速的材料的情况相比，光学非活动区域很大。
如上所述，平坦化膜77中形成的接触孔由于高温烘焙而加宽可通过采用具有低熔化流速的材料作为第二层平坦化膜77的材料得到抑制，其中玻璃转变点Tg高于烘焙温度T，因此，接触孔的加宽区域较小。结果，影响图像质量的散射反射区域的光学非活动区域很小，这有助于改善显示装置中的显示质量。
以上说明了根据实施例的像素阵列基板的结构应用于具有MIP像素结构的像素的液晶显示装置的情况，然而该结构不限于上面的应用示例。就是说，像素具有或没有MIP像素结构都没有关系。但是，当根据实施例的像素阵列基板的结构应用于具有MIP像素结构的液晶显示器时，可获得下面的具体作用和效果。
在MIP像素结构中，诸如晶体管和接触部分的很多电路部件存在于一个像素中，因此，电路密度很高，并且TFT阵列基板上的布置结构复杂。根据本实施例的像素阵列基板的结构应用于TFT阵列基板上形成像素电极作为反射电极时，因此在第一层平坦化膜74上形成中继布线76的设计中可自由地决定影响图像质量的接触部分的布置。结果，可降低电路密度，并且可实现对于像素存储器和像素开关(对应于图11的开关器件SW)侧的特定设计。
<2.修改示例>
在以上实施例中作为示例说明了本发明应用于液晶显示装置的情况，然而，VAP(取向剂)提供在本发明实施例中的子像素电极的各中心部分的技术问题之外的技术问题的应用不限于VA系统液晶显示装置以及普通的液晶显示装置。就是说，本发明不仅通常可应用于的液晶显示装置，而且通常可应用于采用有机EL(电致发光)装置、无机EL装置、LED装置和半导体激光装置等作为像素的电-光装置(发光装置)的显示装置。
在上面的应用中，像素包括或不包括存储器(MIP像素)无关紧要。然而，在MIP像素结构的情况下，诸如晶体管和接触部分的很多电路部件存在于一个像素4中，因此，布置区域中存在很少的空间。从实现高清晰度装置的角度看，在本发明的实施例中不增加接触和布线的数量，因此，通过应用于具有MIP像素结构的显示装置，可有效地实现作用和效果。在此情况下，该实施例可自然地应用于将MIP与有机EL装置、无机EL装置、LED装置和半导体激光装置等结合的显示装置。
关于平坦化膜形成为两层结构的技术问题，金属布线形成在两层结构的两个平坦化膜之间，并且上平坦化膜上形成的两个电极由金属布线电连接，可应用的液晶显示装置应用或不应用区域分级法无关紧要。就是说，本发明的实施例可应用于通常应用平坦化膜上设置的两个电极彼此电连接构造的液晶显示装置。
此外，作为示例说明了本发明应用于反射式液晶显示装置的情况，然而本发明的应用不限于反射式液晶显示装置。就是说，关于改写像素数据、像素结构和像素阵列基板结构的各技术问题，本发明可以与反射式液晶显示装置相同的方式应用于透射式液晶显示装置和半透射式液晶显示装置。然而，关于像素阵列基板结构的技术问题，在应用于反射式液晶显示装置时，因为作为反射电极的子像素电极可相对地实现镜面反射，所以可更加有效地发挥作用和效果。
<3.电子设备>
上面说明的根据本发明实施例的显示装置可用作各领域中电子设备的显示装置，将输入到电子设备的视频信号或电子设备中产生的视频信号作为图像或录像显示。作为示例，本发明可应用于各种电子设备的显示装置，例如，数字相机和摄像机的显示装置以及诸如图20A至22G所示的移动电话装置、PDA(个人数字助理)和电子书的便携式终端装置的显示装置。
根据本发明实施例的显示装置包括具有密封结构的模块式装置。例如，可引用通过粘合由透明玻璃等制造的相对部分到像素阵列单元形成的显示模块。在透明的相对部分上形成彩色滤光片和保护膜等也是优选的。显示模块可提供有电路单元或FPC(柔性印刷电路)，用于从外部到像素阵列单元输入/输出信号等。
下面，将说明应用本发明的电子设备的具体示例。
图20A和20B是示出应用本发明的数字相机外观的透视图，其中图20A是从正面看的透视图，而图20B是从反面看的透视图。根据应用示例的数字相机包括用于闪光的发光部分111、显示部分112、菜单开关113和快门按钮114等，其采用根据本发明实施例的显示装置作为显示部分112而制造。
图21是示出应用本发明的摄像机外观的透视图。根据本应用示例的摄像机包括主体部分131、在面对前面的侧表面上成像物体的镜头132、成像时使用的开始/停止开关133和显示部分134等，其通过采用根据本发明实施例的显示装置作为显示部分134而制造。
图22A至22G是应用本发明的诸如移动电话装置的便携式终端装置的外观图，其中图22A是开启状态下的前视图，图22B是其侧视图，图22C是关闭状态下的前视图，图22D是左视图，图22E是右侧视图，图22F是上表面视图，而图22G是底部视图。根据应用示例的移动电话装置包括上外壳141、下外壳142、连接部分(在此情况下的铰链部分)143、显示器144、子显示器145、图片光146和相机147等。根据应用示例的移动电话装置通过采用根据本发明实施例的显示装置作为显示器144或子显示器145而制造。
在此情况下，引用移动电话装置作为便携式终端装置，然而，本发明可应用于各种便携式终端装置的显示装置，例如PDA和电子书。特别是，在根据本发明实施例的显示装置为反射式液晶显示装置的情况下，内部发光的电源不是必需的，因此，优点在于，在引用于户外频繁使用的便携式终端装置的显示装置时，可显著降低便携式终端装置的功耗。关于这一点，同样适用于户外频繁使用的数字相机和摄像机。
本申请包含2010年12月20日提交日本专利局的日本优先权专利申请JP2010-283486中公开的相关主题，其全部内容通过引用结合于此。
本领域的技术人员应当理解的是，在所附权利要求或其等同方案的范围内，根据设计需要和其它因素，可以进行各种修改、结合、部分结合和替换。

Claims (12)

1.一种显示装置，包括：
显示单元，在该显示单元中设置有包括存储器的像素；
存储单元，保存数据；
区域存储器；
寄存器；
改写识别电路，接收从外部提供的指令，识别该指令，其中该改写识别电路在区域存储器中保存该指令中包含的区域信息，并且在寄存器中保存该指令中包含的改写指令信息；以及
控制单元，根据外部提供的指令，基于该存储单元保存的数据，关于属于该显示单元的部分区域的像素改写该像素包括的存储器保存的内容。
2.根据权利要求1所述的显示装置，
其中从外部以与垂直同步信号异步的状态输入该数据。
3.根据权利要求2所述的显示装置，
其中该数据将关于属于该部分区域的像素改写。
4.根据权利要求1所述的显示装置，
其中按照数据和指令的顺序以时间序列提供该数据和该指令。
5.根据权利要求4所述的显示装置，
其中该指令包括关于该部分区域的区域信息。
6.根据权利要求5所述的显示装置，
其中该指令包括表示在该部分区域中改写的改写指令信息。
7.根据权利要求1所述的显示装置，
其中该控制单元基于该区域存储器保存的该区域信息执行该部分区域的改写控制。
8.根据权利要求1所述的显示装置，
其中该控制单元在接收到该寄存器保存的该改写指令信息时开始该部分区域的改写控制。
9.根据权利要求1所述的显示装置，还包括：
垂直驱动器，能够以像素行为单位任意选择该显示单元中的各像素。
10.根据权利要求9所述的显示装置，
其中该垂直驱动器由解码器构造，该解码器基于该区域存储器中保存的该区域信息选择属于该部分区域的像素行。
11.一种显示装置的控制方法，该显示装置包括：
显示单元，在该显示单元中设置有包括存储器的像素，以及
存储单元，保存数据；
区域存储器；
寄存器；
改写识别电路，接收从外部提供的指令，识别该指令，其中该改写识别电路在区域存储器中保存该指令中包含的区域信息，并且在寄存器中保存该指令中包含的改写指令信息；
该方法包括：
根据外部提供的指令，基于该存储单元保存的数据，关于属于该显示单元的部分区域的像素改写该像素包括的存储器保存的内容。
12.一种电子设备，包括：
显示装置，包括：
显示单元，在该显示单元中设置有包括存储器的像素；
存储单元，保存数据；
区域存储器；
寄存器；
改写识别电路，接收从外部提供的指令，识别该指令，其中该改写识别电路在区域存储器中保存该指令中包含的区域信息，并且在寄存器中保存该指令中包含的改写指令信息；以及
控制单元，根据外部提供的指令，基于该存储单元保存的数据，关于属于该显示单元的部分区域的像素改写由该像素包括的存储器保存的内容。
CN201110412901.8A 2010-12-20 2011-12-13 显示装置、显示装置的控制方法及电子设备 Expired - Fee Related CN102568395B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010283486A JP5730002B2 (ja) 2010-12-20 2010-12-20 表示装置、表示装置の制御方法、及び、電子機器
JP2010-283486 2010-12-20
JPJP2010-283486 2010-12-20

Publications (2)

Publication Number Publication Date
CN102568395A CN102568395A (zh) 2012-07-11
CN102568395B true CN102568395B (zh) 2016-04-27

Family

ID=44992561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110412901.8A Expired - Fee Related CN102568395B (zh) 2010-12-20 2011-12-13 显示装置、显示装置的控制方法及电子设备

Country Status (4)

Country Link
US (1) US8681163B2 (zh)
EP (1) EP2466577A3 (zh)
JP (1) JP5730002B2 (zh)
CN (1) CN102568395B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013186294A (ja) * 2012-03-08 2013-09-19 Japan Display West Co Ltd 表示装置及び電子機器
JP5865202B2 (ja) * 2012-07-12 2016-02-17 株式会社ジャパンディスプレイ 表示装置及び電子機器
JP5961060B2 (ja) 2012-07-18 2016-08-02 株式会社ジャパンディスプレイ 液晶表示装置
JP5827970B2 (ja) 2013-03-25 2015-12-02 株式会社ジャパンディスプレイ 表示装置及び電子機器
KR102087967B1 (ko) 2013-07-30 2020-04-16 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
CN104933983A (zh) * 2015-07-17 2015-09-23 京东方科技集团股份有限公司 一种降低移动终端功耗的方法和系统
US9891595B2 (en) 2015-12-01 2018-02-13 Fitbit, Inc. Systems and methods for operating an energy-efficient display
JP6895101B2 (ja) 2015-12-22 2021-06-30 カシオ計算機株式会社 表示モジュール、表示装置及びその制御方法、制御プログラム
WO2019045002A1 (ja) * 2017-08-31 2019-03-07 シャープ株式会社 メモリ表示デバイスおよびこれを備えたメモリ表示デバイスシステム
US11049448B2 (en) 2018-05-08 2021-06-29 Apple Inc. Memory-in-pixel architecture
US10867548B2 (en) * 2018-05-08 2020-12-15 Apple Inc. Systems and methods for memory circuitry in an electronic display
US10909926B2 (en) 2018-05-08 2021-02-02 Apple Inc. Pixel circuitry and operation for memory-containing electronic display
CN109036259B (zh) * 2018-08-13 2023-09-26 深圳市奥拓电子股份有限公司 Led显示模组及led显示设备
CN110890394B (zh) * 2018-09-07 2022-07-26 联华电子股份有限公司 磁阻式随机存取存储器
CN109545137B (zh) * 2019-01-04 2021-09-17 京东方科技集团股份有限公司 子像素单元、显示面板、显示装置及其驱动方法
CN109801584B (zh) * 2019-03-14 2022-05-24 合肥京东方光电科技有限公司 像素电路及其驱动方法、显示装置
CN110596966A (zh) * 2019-08-23 2019-12-20 信利(仁寿)高端显示科技有限公司 一种mip型半透半反液晶显示装置及具备其的可穿戴设备
CN110675794B (zh) 2019-09-12 2021-07-06 Tcl华星光电技术有限公司 电源管理芯片及其驱动方法、驱动系统
CN110930928B (zh) * 2019-12-13 2021-09-21 京东方科技集团股份有限公司 像素电路、显示面板、显示装置及驱动方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW536689B (en) * 2001-01-18 2003-06-11 Sharp Kk Display, portable device, and substrate
US6784878B2 (en) * 2001-07-04 2004-08-31 Kabushiki Kaisha Toshiba Flat-panel display device
JP4322479B2 (ja) * 2001-07-04 2009-09-02 東芝モバイルディスプレイ株式会社 平面表示装置
JP2003131624A (ja) * 2001-10-22 2003-05-09 Canon Inc 表示制御装置
JP4014895B2 (ja) * 2001-11-28 2007-11-28 東芝松下ディスプレイテクノロジー株式会社 表示装置およびその駆動方法
JP2007199441A (ja) * 2006-01-27 2007-08-09 Hitachi Displays Ltd 画像表示装置
JP4422699B2 (ja) * 2006-05-17 2010-02-24 株式会社ルネサステクノロジ 表示装置用駆動回路および駆動方法
JP2008158439A (ja) * 2006-12-26 2008-07-10 Eastman Kodak Co アクティブマトリクス型表示パネル
JP5121386B2 (ja) 2007-10-15 2013-01-16 株式会社ジャパンディスプレイウェスト 液晶表示装置
US7940343B2 (en) 2007-10-15 2011-05-10 Sony Corporation Liquid crystal display device and image displaying method of liquid crystal display device
JP4816765B2 (ja) 2009-06-03 2011-11-16 カシオ計算機株式会社 電波受信装置

Also Published As

Publication number Publication date
JP2012133014A (ja) 2012-07-12
US8681163B2 (en) 2014-03-25
US20120154416A1 (en) 2012-06-21
CN102568395A (zh) 2012-07-11
JP5730002B2 (ja) 2015-06-03
EP2466577A2 (en) 2012-06-20
EP2466577A3 (en) 2012-06-27

Similar Documents

Publication Publication Date Title
CN102568395B (zh) 显示装置、显示装置的控制方法及电子设备
JP5770078B2 (ja) 表示装置、及び、電子機器
JP6033822B2 (ja) 画素アレイ基板構造、画素アレイ基板構造の製造方法、表示装置、及び、電子機器
JP3629712B2 (ja) 電気光学装置及び電子機器
CN101587270B (zh) 液晶显示器
CN101354512B (zh) 液晶显示器及其驱动方法
CN102819151B (zh) 半透射型显示装置、其驱动方法和电子系统
CN103578399A (zh) 显示装置和电子设备
JP2001242819A6 (ja) 電気光学装置及び電子機器
JP2001242819A (ja) 電気光学装置及び電子機器
JP4428330B2 (ja) 電気光学装置、および電子機器
TWI485471B (zh) 像素結構，顯示裝置，及電子設備
JP3856027B2 (ja) 電気光学装置及び電子機器
CN101634788B (zh) 导电薄膜的连接结构及包括该连接结构的薄膜晶体管阵列面板
CN102542982B (zh) 像素结构、显示器件和电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: JAPAN DISPLAY WEST INC.

Free format text: FORMER OWNER: SONY CORPORATION

Effective date: 20121107

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121107

Address after: Aichi

Applicant after: Japan display West Co.,Ltd.

Address before: Tokyo, Japan

Applicant before: Sony Corp.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160503

Address after: Tokyo, Japan

Patentee after: JAPAN DISPLAY Inc.

Address before: Aichi

Patentee before: Japan display West Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160427

Termination date: 20171213