CN102564658B - 半导体压力传感器及其制造方法 - Google Patents

Abstract

本发明的目的在于提供能抑制半导体压力传感器的小型化所伴随的性能偏差的技术。一种半导体压力传感器的制造方法，在牺牲层(16)上形成层叠构造，所述层叠构造包含：多晶硅隔膜(6)，形成于应成为其下方的真空室的空间(13)侧的多晶硅应变计电阻(4b)，内包它们并具有与牺牲层(16)相接的蚀刻液导入孔(15)的绝缘膜群(3、5、7)。而且，使蚀刻液通过所述蚀刻液导入孔(15)并蚀刻牺牲层(16)，从而将层叠构造形成为在真空室上起作用的隔膜体(11)，并且通过蚀刻硅基板(1)中的第1绝缘膜(2)的第1开口(2a)下的表面，形成应成为真空室的空间(13)以及配置于该空间(13)中并向隔膜体(11)的中央附近突出的隔膜制动器(12)。

Description

半导体压力传感器及其制造方法

技术领域

本发明涉及半导体压力传感器及其制造方法，特别涉及具备多晶硅应变计电阻(gauge resistor)的半导体压力传感器及其制造方法。

背景技术

作为压力传感器的一个形态，存在利用了半导体基板的半导体压力传感器。在该半导体压力传感器中，在硅基板的表面上形成多个扩散电阻，所述扩散电阻成为电阻对应所施加的压力而变化的应变计电阻，该扩散电阻通过电阻值低的扩散布线桥接。应变计电阻配置在例如矩形状的隔膜(薄膜)的4边的各自的部分。另一方面，在硅基板中，在配置应变计电阻的区域的相反侧的表面形成用于形成隔膜的凹部。专利文献1公布了这种半导体压力传感器。

专利文献1：日本特开平3-6824号公报

在现有的半导体压力传感器中，将硅基板研磨至既定的厚度后，再通过隔着既定的蚀刻掩模对硅基板的背面实施蚀刻，形成上述的凹部即隔膜(diaphragm)。

在这样的制造方法中，凹部下的硅基板的厚度由蚀刻的时间控制，从而存在隔膜的厚度容易产生偏差这一问题。另外，即使想使隔膜的厚度变薄，若考虑硅基板的研磨量与蚀刻量在硅基板面内的偏差量，则其厚度以10μm左右为限度。另外，由于硅基板的蚀刻的偏差，凹部的位置相对应变计电阻偏移，从而难以高精度地小型化。

发明内容

因此，本发明是鉴于如上所述的问题点而完成的，其目的在于提供能抑制半导体压力传感器的小型化所伴随的性能偏差的技术。

本发明涉及的半导体压力传感器的制造方法，具备：(a)在半导体基板上形成具有多个第1开口的第1绝缘膜的工序，以及(b)在所述第1绝缘膜上形成在该第1绝缘膜的所述多个第1开口内与所述半导体基板相接的牺牲层的工序。而且具备：(c)在所述牺牲层上形成层叠构造的工序，所述层叠构造包含多晶硅隔膜、在应成为该多晶硅隔膜的下方的真空室的空间侧形成的多晶硅应变计电阻、以及内包它们并具有与所述牺牲层相接的蚀刻液导入孔的绝缘膜群。而且具备：(d)使蚀刻液通过所述蚀刻液导入孔蚀刻所述牺牲层，从而将所述层叠构造作为在所述真空室上起作用的隔膜体而形成，并且通过蚀刻所述半导体基板中的所述第1绝缘膜的所述第1开口下的表面，形成应成为所述真空室的所述空间以及配置在该空间中并向所述隔膜体的中央附近突出的隔膜制动器(stopper)的工序。

依据本发明，由能高精度地控制膜厚、形状及对位的层叠构造形成隔膜体。因而，能够抑制半导体压力传感器的小型化所伴随的性能的偏差。另外，隔膜制动器以支撑隔膜体中容易应变的中央附近的方式突出，从而能够防止隔膜体的破坏，能够期待隔膜体的薄膜化、小型化。另外，多晶硅应变计电阻配置在多晶硅隔膜的下方的真空室侧，从而难以受到外部环境的影响。因此，能够获得可靠性高的半导体压力传感器。另外，通过蚀刻，隔膜体中的空间与牺牲层邻接而形成。因而，能够改善蚀刻液等的流动，从而能够缩短蚀刻等工序所耗费的时间，能够缩短半导体压力传感器的制造时间。

附图说明

图1是示出实施方式1涉及的半导体压力传感器的俯视图。

图2是示出实施方式1涉及的半导体压力传感器的A-A线的剖面图。

图3是示出实施方式1涉及的半导体压力传感器的电路结构的图。

图4是示出实施方式1涉及的半导体压力传感器的制造工序的剖面图。

图5是用于说明实施方式1涉及的半导体压力传感器的多晶硅膜的厚度的图。

图6是示出实施方式2涉及的半导体压力传感器的俯视图。

图7是示出实施方式2涉及的半导体压力传感器的A-A线的剖面图。

图8是示出实施方式2涉及的半导体压力传感器的B-B线的剖面图。

图9是示出实施方式2涉及的半导体压力传感器的C-C线的剖面图。

图10是示出实施方式2涉及的半导体压力传感器的D-D线的剖面图。

图11是示出实施方式2涉及的半导体压力传感器的E-E线的剖面图。

图12是示出实施方式2涉及的半导体压力传感器的制造工序的剖面图。

图13是示出实施方式2涉及的半导体压力传感器的制造工序的剖面图。

图14是示出实施方式2涉及的半导体压力传感器的制造工序的剖面图。

图15是示出实施方式2涉及的半导体压力传感器的制造工序的剖面图。

图16是示出实施方式2涉及的半导体压力传感器的制造工序的剖面图。

图17是示出实施方式3涉及的半导体压力传感器的俯视图。

图18是示出实施方式3涉及的半导体压力传感器的A-A线的剖面图。

图19是示出实施方式3涉及的半导体压力传感器的制造工序的剖面图。

图20是示出实施方式4涉及的半导体压力传感器的俯视图。

图21是示出实施方式4涉及的半导体压力传感器的俯视图。

图22是示出实施方式5涉及的半导体压力传感器的俯视图。

图23是示出实施方式5涉及的半导体压力传感器的A-A线的剖面图。

图24是示出实施方式5涉及的半导体压力传感器的B-B线的剖面图。

图25是示出实施方式5涉及的半导体压力传感器的制造工序的剖面图。

图26是示出实施方式5涉及的半导体压力传感器的制造工序的剖面图。

图27是示出实施方式6涉及的半导体压力传感器的俯视图。

图28是示出实施方式6涉及的半导体压力传感器的俯视图。

图29是示出实施方式6涉及的半导体压力传感器的A-A线的剖面图。

图30是示出实施方式6涉及的半导体压力传感器的B-B线的剖面图。

图31是示出实施方式6涉及的半导体压力传感器的C-C线的剖面图。

图32是示出实施方式6涉及的半导体压力传感器的制造工序的剖面图。

图33是示出实施方式6涉及的半导体压力传感器的制造工序的剖面图。

图34是示出实施方式6涉及的半导体压力传感器的制造工序的剖面图。

图35是示出实施方式6涉及的半导体压力传感器的动作的图。

图36是示出实施方式6涉及的半导体压力传感器的动作的图。

图37是示出实施方式6涉及的半导体压力传感器的动作的图。

附图标记说明

1硅基板；1a凹部；2第1绝缘膜；2a第1开口；2c第2开口；2d突出部分；2e中流路补偿图案；2f第3开口；2g大流路补偿图案；3第2绝缘膜；4a多晶硅布线；4b多晶硅应变计电阻；5第3绝缘膜；5a多晶硅布线接触部分；6多晶硅隔膜；6a外框部；7第4绝缘膜；11隔膜体；12隔膜制动器；13空间；15蚀刻液导入孔；16牺牲层；21第1金属层；22第2金属层；22b电极垫；23玻璃涂层；31小流路；32中流路；41第1局部压力传感器；42第2局部压力传感器。

具体实施方式

<实施方式1>

图1是示出本发明的实施方式1涉及的半导体压力传感器的俯视图，图2是图1所示的A-A线的剖面图。

本实施方式涉及的半导体压力传感器具备：表面形成有多个(这里为4个)凹部1a的半导体基板即硅基板1、形成于硅基板1上并具有多个第1开口2a的第1绝缘膜2、由层叠构造构成的隔膜体11、第1金属层21(在图1中为细虚线)、第2金属层22(在图1中为粗虚线)以及玻璃涂层23(在图1中为细单点划线)。

隔膜体11包含：多晶硅布线4a及多晶硅应变计电阻4b；在它们的上侧形成的多晶硅隔膜6；以及内包它们的由第2绝缘膜3、第3绝缘膜5及第4绝缘膜7构成的绝缘膜群。隔膜体11隔着凹部1a上的空间13形成于硅基板1的上侧，隔膜体11的周边部被第1绝缘膜2支撑。该隔膜体11沿从硅基板1的表面侧朝向背面侧的方向(朝向空间13的方向)受到气压等压力时，以对应该压力向下侧弯曲的方式应变，能输出表示其应变状况即压力的大小的电信号。

空间13为真空室，被位于多个凹部1a的外侧的密封部22a密封。在以下的说明中，有时也称空间13为“真空室13”。在本实施方式中，硅基板1的多个凹部1a、第1绝缘膜2的多个第1开口2a以及隔膜体11的凹部1a侧的表面形成该真空室13(空间13)。而且，与真空室13连通的蚀刻液导入孔15设于俯视时(图1)隔膜体11的外侧的位置中的绝缘膜群，并由密封部22a密封。

接下来，对本实施方式涉及的半导体压力传感器的构成单元进行详细说明。

俯视时(图1)4个凹部1a各自在硅基板1表面具有矩形状，在纵向及横向各两个相互离开排列。在剖面(图2)中，该凹部1a在下侧具有前端越来越细的凸形状。2个凹部1a彼此之间的硅基板1表面的高度与形成有第1绝缘膜2的硅基板1表面的高度相同，硅基板1具有朝向隔膜体11的前端越来越细的凸部1b。凸部1b的前端设有对绝缘膜进行构图而与第1绝缘膜2同时形成的前端绝缘膜2b。

在真空室13中的硅基板1配置有向隔膜体11的中央附近突出的隔膜制动器12。在本实施方式中，该隔膜制动器12由凸部1b及前端绝缘膜2b构成，具有防止隔膜体11从外部受到较大压力而被破坏的功能，并且具有防止制造时隔膜体11的第2绝缘膜3与硅基板1固接的功能。

在本实施方式中，隔膜制动器12的前端部(这里为前端绝缘膜2b)俯视时(图1)具有存在于4个凹部1a的间隙的十字形形状。而且隔膜制动器12的前端部(这里为前端绝缘膜2b)的宽度在5μm以下。

第1绝缘膜2形成于硅基板1上，并具有与多个凹部1a分别对应的多个第1开口2a。即俯视时(图1)多个第1开口2a各与凹部1a同样地具有矩形状，在纵向及横向各排列两个。第1绝缘膜2在通过CVD(化学气相沉积：Chemical Vapor Deposition)等形成例如HTO或TEOS等氧化膜后进行构图而形成。

如图2所示，第2绝缘膜3在彼此相向的密封部22a的外侧大致形成于第1绝缘膜2上，在密封部22a的内侧大致隔着空隙14形成于第1绝缘膜2上方。但是俯视(图1)所示的锚(anchor)17，即使在密封部22a的内侧也以第2绝缘膜3与第1绝缘膜2彼此相接的方式形成。即第2绝缘膜3在隔膜体11的周边部(锚17)被第1绝缘膜2支撑。第2绝缘膜3在通过CVD形成例如HTO或TEOS等氧化膜后进行构图而形成。

在剖面(图2)中，多晶硅布线4a及多晶硅应变计电阻4b形成于第2绝缘膜3上。俯视时(图1)多晶硅布线4a被上述的隔膜制动器12的前端部的与十字形大致相同的形状区分为4块，纵向及横向邻接的多晶硅布线4a彼此分别经由多晶硅应变计电阻4b连接。4块多晶硅布线4a的整体形状成为在4个角落的各个具有稍向外侧鼓出的鼓出部4aa的近似矩形状。

俯视时(图1)，4个多晶硅应变计电阻4b各自形成为在左右方向延伸，它们形成为彼此相同的尺寸。在本实施方式中，连接横向邻接的多晶硅布线4a的2个多晶硅应变计电阻4ba形成于隔膜体11的中央附近，连接纵向邻接的多晶硅布线4a的2个多晶硅应变计电阻4bb分别形成于隔膜体11的彼此相向的两个边缘附近。而且，4个多晶硅应变计电阻4b通过多晶硅布线4a桥接，以形成后述的惠斯登电桥电路。在对多晶硅进行B(硼)或P(磷)等杂质注入后，进行退火从而形成这些多晶硅应变计电阻4b，使压电电阻效应及电阻值成为最佳值。此外，在本实施方式中，多晶硅应变计电阻4b设为注入有B的p型应变计电阻。

在剖面(图2)中，第3绝缘膜5形成于多晶硅布线4a和多晶硅应变计电阻4b上及它们的侧面。该第3绝缘膜5在如图1所示的多晶硅布线4a的鼓出部4aa上具有多个作为露出多晶硅布线4a的开口的多晶硅布线接触部分5a。在该多晶硅布线接触部分5a内的多晶硅布线4a上形成有第1金属层21(细虚线)。此外，第3绝缘膜5在通过CVD形成例如HTO或TEOS等的氧化膜后进行构图而形成。

在剖面(图2)中，多晶硅隔膜6形成于第3绝缘膜5上。该多晶硅隔膜由例如掺杂多晶硅形成。

在剖面(图2)中，第4绝缘膜7形成于多晶硅隔膜6上及其侧面。该第4绝缘膜7在通过CVD形成例如HTO或TEOS等的氧化膜后进行构图而形成。

如图2所示，在第2绝缘膜3、第3绝缘膜5及第4绝缘膜7(绝缘膜群)设有经由空隙14而与空间13连通的蚀刻液导入孔15。第2金属层22的一部分被作为密封部22a填充到该蚀刻液导入孔15内。

第2金属层22遍及多晶硅布线接触部分5a上、与该多晶硅布线接触部分5a俯视时(图1)纵向邻接的蚀刻液导入孔15上以及与该多晶硅布线接触部分5a俯视时(图1)横向邻接的蚀刻液导入孔15上而形成。该第2金属层22通过与形成于多晶硅布线接触部分5a内的第1金属层21相接而桥接多晶硅应变计电阻4b。另外，通过将第2金属层22如上述那样地填充至蚀刻液导入孔15来真空密封空间13。该第2金属层22的材质使用例如Al(铝)。

在第2金属层22上形成保护第2金属层22的玻璃涂层23。此外，玻璃涂层23具有与多晶硅隔膜6的形状等同的开口，并且关于多晶硅布线接触部分5a及蚀刻液导入孔15，在多晶硅隔膜6的相反侧具有露出第2金属层22的开口23a。该开口23a内的第2金属层22被用作电极垫22b。

接着，对由以上的结构构成的本实施方式涉及的半导体压力传感器的动作进行说明。在该半导体压力传感器中，向隔膜体11施加压力时，隔膜体11对应该压力而应变，隔膜体11包含的多晶硅应变计电阻4b的电阻值对应此应变而变化。

图3是示出上述的4个多晶硅应变计电阻4b经由多晶硅布线4a桥接的状态的图。这里，设定图1所示的隔膜体11中央侧的两个多晶硅应变计电阻4ba具有电阻R1、R3，隔膜体11边缘侧的两个多晶硅应变计电阻4bb具有电阻R2、R4。

在图3中，电阻R1～R4的多晶硅应变计电阻4ba、4bb构成惠斯登电桥电路，在电阻R1和电阻R2的多晶硅应变计电阻4ba、4bb的接点、以及电阻R3和电阻R4的多晶硅应变计电阻4ba、4bb的接点之间施加输入电压Vin(＝5V)。

在此情况下，若设电阻R1和电阻R4的多晶硅应变计电阻4ba、4bb的接点、以及电阻R2和电阻R3的多晶硅应变计电阻4ba、4bb的接点之间的输出电压为Vout，则成为Vout＝(R2/(R2+R3)-R1/(R1+R4))×Vin。在未对隔膜体11施加压力的初始状态(例如R1＝R2＝R3＝R4＝100Ω)的情况下，成为Vout＝0V。

而多晶硅应变计电阻4b在沿与其电流流动的方向垂直的方向受到应力的情况下，其电阻值几乎不变化，但在沿其电流流动的方向受到应力的情况下，其电阻值变化。

这里，在对隔膜体11施加压力时，隔膜体11的中央部分以向下侧突出的方式应变。在此情况下，在多晶硅隔膜6中央设于其下侧的p型多晶硅应变计电阻4ba沿与电流方向相同的方向受到拉伸应力，从而其电阻值向“+”侧变化，另一方面，在多晶硅隔膜6边缘设于其下侧的p型多晶硅应变计电阻4bb沿与电流方向相同的方向受到压缩应力，因此其电阻值向“-”侧变化。

如果设定例如在向隔膜体11施加1atm(0.098MPa)的压力的情况下的电阻变化率为ΔR1/R1＝ΔR3/R3＝+1％、ΔR2/R2＝ΔR4/R4＝-1％，则输出电压成为Vout＝(99/(99+101)-101/(101+99))×Vin＝50mV。该输出电压Vout的大小对应施加于隔膜体11的压力的大小而变化，因此隔膜体11产生表示施加于隔膜体11的压力的输出电压。

一般，半导体压力传感器的性能由隔膜体11的面积及厚度决定。因而，为了使半导体压力传感器小型化，重要的是使它们没有偏差。

这里，在本实施方式中，隔膜体11的面积实际上由用锚17支撑多晶硅隔膜6的面积决定，另外，隔膜体11的厚度实际上由多晶硅隔膜6的CVD沉积膜厚决定。而且，该多晶硅隔膜6由能抑制面积和厚度的偏差以及层叠构造的层的错位的层叠构造形成。因而，在本实施方式中，即使将半导体压力传感器小型化，也能抑制其性能的偏差。

另外，在本实施方式涉及的半导体压力传感器中，形成有隔膜制动器12，因此即使在加工中等施加过度的压力的情况下，也能防止隔膜体11的破坏。因而，能容易地进行多晶硅隔膜6的薄膜化。

图4是对应于图2的图，是示出本实施方式涉及的半导体压力传感器的制造工序的一部分的剖面图。接着，使用该图4对本实施方式涉及的半导体压力传感器的制造方法进行说明。

首先，准备主表面的晶体取向(crystal orientation)为(100)的硅基板1，以使后续工序中能进行采用蚀刻液的晶体各向异性蚀刻。

然后，在硅基板1的该主表面上形成具有多个第1开口2a的第1绝缘膜2。在本实施方式中，在硅基板1的该主表面上，在将热氧化膜成膜为0.1～1.0μm左右或通过CVD将TEOS、HTO等氧化膜沉积0.1～1.0μm左右后，进行在该膜形成多个第1开口2a的构图，形成第1绝缘膜2。此时，第1开口2a彼此的间隔在5μm以下。

接着，在第1绝缘膜2上形成在该第1绝缘膜2的多个第1开口2a内与硅基板1相接的牺牲层16(图1中双点划线)。在本实施方式中，在第1绝缘膜2上通过CVD将掺杂多晶硅膜沉积0.1～0.4μm左右后，对该膜进行构图，形成牺牲层16。如以后将详细说明的，通过利用TMAH等的晶体取向相关性的蚀刻液除去该牺牲层16并在此时利用同蚀刻液也除去硅基板1的第1开口2a下侧的部分，形成上述的空间13及空隙14。此外，在本实施方式中，牺牲层16俯视时(图1)具有用双点划线表示的近似矩形状，在相比其外周稍靠内侧具有形成锚17的多个开口16a(矩形状的双点划线)。

其后，在牺牲层16上形成层叠构造，所述层叠构造包含：多晶硅隔膜6，形成于应成为该多晶硅隔膜6的下方的真空室的空间13侧的多晶硅布线4a和多晶硅应变计电阻4b，以及内包它们的绝缘膜群。以下，对该层叠构造的形成进行说明。

在本实施方式中，在牺牲层16上以及未形成该牺牲层16的第1绝缘膜2上，通过CVD将TEOS、HTO等的氧化膜沉积0.1～0.3μm左右后，对该膜进行构图，形成第2绝缘膜3。此外，在牺牲层16的开口16a内，通过使第1绝缘膜2与第2绝缘膜3相接形成锚17。

然后，在第2绝缘膜3上将成为多晶硅布线4a及多晶硅应变计电阻4b的多晶硅膜沉积0.1～0.3μm左右后，对该膜进行构图。此外，考虑尽量使布线电阻值变低以及对多晶硅隔膜6的应力的影响，在多晶硅隔膜6的几乎整个表面对称地形成用于形成多晶硅布线4a的图案。此外，这里形成的多晶硅膜的厚度优选设为0.15μm左右，后面将对此事进行说明。

接着，在多晶硅膜上及其侧面通过CVD将TEOS、HTO等的氧化膜沉积0.1μm左右，形成第3绝缘膜5。然后，通过向多晶硅膜注入B等p型杂质，在第2绝缘膜3上且在第3绝缘膜5下形成多晶硅布线4a及多晶硅应变计电阻4b。其后进行退火。

图5是示出相对于多晶硅应变计电阻4b的表面硼浓度的电阻变化率的图。在该图中，示出对成为多晶硅应变计电阻4b的多晶硅的厚度为0.05、0.15、0.45μm的情况进行研究的结果。如图所示，在其厚度为0.15μm的情况下，在电阻变化率与表面硼浓度之间对数近似的关系成立，且偏差变小。因而，电阻R1～R4的多晶硅应变计电阻4b(上述的多晶硅膜)的厚度优选设为0.15μm左右，具体而言0.1～0.3μm。由此，能获得压电电阻效应高、偏差小的多晶硅应变计电阻4b。

其后，对第3绝缘膜5进行构图，在多晶硅布线4a的鼓出部4aa上形成多个多晶硅布线接触部分5a(开口)。然后，在各多晶硅布线接触部分5a内形成用于连接多晶硅布线4a与第2金属层22的第1金属层21。此外，在后续工序中用蚀刻液蚀刻牺牲层16时，该第1金属层21也兼有防止多晶硅布线4a被蚀刻的保护功能。

接着，在第3绝缘膜5上，通过CVD将成为多晶硅隔膜6的掺杂多晶硅膜沉积0.3～2.0μm左右的膜厚，对该膜进行构图，形成多晶硅隔膜6。其后，为了进行注入到多晶硅布线4a及多晶硅应变计电阻4b的B等杂质的活性化，以及为了进行多晶硅隔膜6的应力控制，以1000℃以上进行高温的热处理。

然后，在多晶硅隔膜6上及其侧面通过CVD将成为第4绝缘膜7的TEOS、HTO等的氧化膜沉积0.1～0.3μm左右并进行构图。这样，在牺牲层16上形成层叠构造，所述层叠构造包含：多晶硅布线4a及多晶硅应变计电阻4b、多晶硅隔膜6、以及内包它们的绝缘膜群(第2绝缘膜3、第3绝缘膜5及第4绝缘膜7)。

其后，对该绝缘膜群进行构图，形成与牺牲层16相接的蚀刻液导入孔15。此外，这里虽然在层叠第2～第4绝缘膜3、5、7后才在该绝缘膜群形成蚀刻液导入孔15，但并不限定于此，也可在各绝缘膜的每次构图时形成开口，从而形成蚀刻液导入孔15。

然后，使不腐蚀Al等金属的TMAH等特殊蚀刻液通过蚀刻液导入孔15，各向同性地蚀刻牺牲层16，从而将上述的层叠构造形成为在真空室13上起作用的隔膜体11。在本实施方式中，该牺牲层16的蚀刻开始后不久，已经通过蚀刻液导入孔15的蚀刻液也通过第1绝缘膜2的第1开口2a与硅基板1接触。其结果，硅基板1中的第1绝缘膜2的第1开口2a下的表面被同蚀刻液各向异性地蚀刻，从而形成应成为真空室的空间13以及配置于该空间13中并向隔膜体11的中央附近突出的隔膜制动器12。

这里，在本实施方式中，硅基板1中的形成第1绝缘膜2的表面的晶体取向为(100)。因而，硅基板1的各向异性蚀刻实际上在与(111)面重叠的时刻停止，因此即使蚀刻时间因某种理由而变长，也能抑制蚀刻超出需要地进行。

另外，在本实施方式中，覆盖多晶硅布线4a、多晶硅应变计电阻4b及多晶硅隔膜6等的第1～第4绝缘膜2、3、5、7的材质是几乎不被TMAH蚀刻的HTO或TEOS，从而即使其厚度为0.1μm左右，也充分具有耐受性。因此，能够保护多晶硅布线4a等免于蚀刻液的侵蚀。此外，在图1所示的锚17中，即使在蚀刻后，第1绝缘膜2与第2绝缘膜3相互接触的状态也得到维持，且该锚17的配置决定隔膜尺寸。该隔膜尺寸及锚17和多晶硅应变计电阻4b的叠合精度由表面侧的对准精度决定，由于该对准精度为高精度，因此该叠合精度形成为高精度。

在牺牲层16等的蚀刻后，对通过到此为止的工序而获得的构造物进行水洗、干燥。此时，隔膜制动器12防止隔膜体11与硅基板1固接。

其后，形成第2金属层22，与第1金属层21相接，且填充至蚀刻液导入孔15内从而真空密封空间13，并且起着电极垫22b的作用。在本实施方式中，在此工序中应该使多晶硅隔膜6下侧的空间13为真空，在真空氛围下，通过溅射或蒸镀将由Al构成的第2金属层22沉积0.5～10μm左右，填充至蚀刻液导入孔15。此时，使第2金属层22在多晶硅布线接触部分5a内与第1金属层21接触。然后，对第2金属层22进行构图。

最后，用等离子体CVD将保护第2金属层22的玻璃涂层23沉积0.5～1.0μm，以具有露出电极垫22a的开口23a的方式进行构图。此外，在使芯片厚度变薄的情况下，在形成第4绝缘膜7后实施使芯片变薄的处理。

依据如上的本实施方式涉及的半导体压力传感器及其制造方法，由能高精度地控制膜厚、形状及对位的层叠构造形成隔膜体11。因而，能抑制半导体压力传感器的小型化所伴随的性能的偏差。此外，隔膜制动器12以支撑隔膜体11中容易应变的中央附近的方式突出，从而能防止隔膜体11的破坏，并且能期待隔膜体11的薄膜化、小型化。另外，多晶硅应变计电阻4b配置在多晶硅隔膜6的下方的真空室(空间13)侧，因而不易受外部环境的影响。因此，能够获得可靠性高的半导体压力传感器。另外，仅进行1次使用蚀刻液的蚀刻，就能形成应成为真空室的空间13。这里，空间13邻接牺牲层16而形成，从而能够增大蚀刻液、清洗水及空气等流过的流路的截面面积。因而，能改善蚀刻液、清洗水及空气等的流动，从而能够缩短蚀刻、水洗、干燥等工序所耗费的时间，能够缩短半导体压力传感器的制造时间。

另外，不用在多晶硅隔膜6形成例如牺牲层16蚀刻用的蚀刻孔，第2金属层22及玻璃涂层23的形成停留在锚17的中途。而且，隔膜体11由均匀且膜厚较薄的层叠构造形成。因而，能够形成均匀性良好的隔膜体11，并且能够降低金属层22等给予隔膜体11的膜应力。

另外，依据本实施方式涉及的半导体压力传感器及其制造方法，第2金属层22在多晶硅布线接触部分5a内与第1金属层21相接而形成，真空密封空间13并且作为电极垫22b而起作用。因而，能够同时进行第1金属层21的接线和空间13的密封等，从而能够减少加工工序数。因此，能够简化半导体压力传感器的制造。

另外，依据本实施方式涉及的半导体压力传感器及其制造方法，隔膜制动器12的前端部俯视时具有十字形的形状。因而，能够可靠地防止隔膜体11的破坏。

另外，依据本实施方式涉及的半导体压力传感器及其制造方法，隔膜制动器12的前端部的宽度在5μm以下。因而，能够降低在牺牲层16的蚀刻之后隔膜体11与隔膜制动器12固接。

<实施方式2>

图6是本发明的实施方式2涉及的半导体压力传感器的俯视图，图7～图11分别是图6所示的A-A线～E-E线的剖面图。此外，图12～16是分别对应于图7～图11的图，是示出在本实施方式涉及的半导体压力传感器的制造工序中用蚀刻液蚀刻前的状态的剖面图。以下，在本发明的实施方式2涉及的半导体压力传感器中，对与实施方式1涉及的半导体压力传感器相同的构成单元以相同的符号标记，并以与实施方式1不同的部分为中心进行说明。

如图6、图9及图11所示，在本实施方式涉及的半导体压力传感器中，俯视时(图6)，第1绝缘膜2还具有形成于比多个第1开口2a更靠外侧并与蚀刻液导入孔15连通的多个第2开口2c。而且，与第2开口2c邻接的V字形状的小流路31(第1流路)作为空间13的一部分形成于硅基板1。在本实施方式中，蚀刻液等通过该小流路31，从而能使蚀刻液等的流动好于实施方式1。

以下，对这样的本实施方式涉及的半导体压力传感器的制造方法进行说明。首先，与实施方式1相同，准备主表面的晶体取向为(100)的硅基板1。

然后，与实施方式1相同，在硅基板1的该主表面上形成第1绝缘膜2。但是，在本实施方式中，第1绝缘膜2不仅具有多个第1开口2a，俯视时(图6)还具有形成于比第1开口2a更靠外侧的多个第2开口2c。具体而言，多个第2开口2c分别形成于多个锚17彼此之间。

接着，与实施方式1相同，在第1绝缘膜2上形成牺牲层16。但是，在本实施方式中，牺牲层16不仅在多个第1开口2a内与硅基板1相接，而且在多个第2开口2c内也与硅基板1相接。

然后，与实施方式1相同，在牺牲层16上形成上述的层叠构造。但是，在本实施方式中，绝缘膜群(第2绝缘膜3、第3绝缘膜5及第4绝缘膜7)的蚀刻液导入孔15与第1绝缘膜2的多个第2开口2c连通。

在该状态下，与实施方式1相同使蚀刻液通过蚀刻液导入孔15并各向同性地蚀刻牺牲层16时，由层叠构造形成隔膜体11，并且形成空间13、空隙14及隔膜制动器12。在本实施方式中，此时，已经通过蚀刻液导入孔15的蚀刻液也通过第1绝缘膜2的第2开口2c，与硅基板1接触。其结果，硅基板1中的第2开口2c下的表面被各向异性地蚀刻，小流路31作为空间13的一部分形成于硅基板1。其后，与实施方式1相同，利用第2金属层22真空密封空间13后，形成玻璃涂层23。

依据如上的本实施方式涉及的半导体压力传感器及其制造方法，在牺牲层16的蚀刻时形成小流路31。由此，能够增大蚀刻液等通过的流路之中在实施方式1中截面面积小的部分(图9所示的空间13与蚀刻液导入孔15之间的部分)的截面面积。因而，能够改善蚀刻液等的流动，从而能够进一步缩短半导体压力传感器的制造时间。另外，除此以外能够取得与实施方式1相同的效果。

此外，如图6及图9所示，在本实施方式中，在硅基板1在与真空室13(这里为小流路31)邻接的表面具有晶体取向(111)面。在此情况下，若使该面的端部俯视时与蚀刻液导入孔15重叠，则能够增大蚀刻液等通过的流路的截面面积。因此，能够进一步缩短半导体压力传感器的制造时间。另外，还能够提高由第2金属层22(密封部22a)带来的密封性。

<实施方式3>

图17是本发明的实施方式3涉及的半导体压力传感器的俯视图，图18是图17所示的A-A线的剖面图。另外，图19是与图18对应的图，是示出在本实施方式涉及的半导体压力传感器的制造工序中用蚀刻液蚀刻前的状态的剖面图。以下，在本发明的实施方式3涉及的半导体压力传感器中，对与实施方式2涉及的半导体压力传感器相同的构成单元以相同的符号标记，并以与实施方式2不同的部分为中心进行说明。

如图17及图19所示，在本实施方式涉及的半导体压力传感器中，第1绝缘膜2的第1开口2a俯视时具有向外侧突出并与蚀刻液导入孔15连通的突出部分2d。而且，与突出部分2d邻接的中流路32(第2流路)作为空间13的一部分形成于硅基板1。在本实施方式中，蚀刻液等通过中流路32，从而能使蚀刻液等的流动好于实施方式2。

以下，对这样的本实施方式涉及的半导体压力传感器的制造方法进行说明。首先，与实施方式2相同，准备主表面的晶体取向为(100)的硅基板1。

然后，与实施方式2相同，在硅基板1的该主表面上形成第1绝缘膜2。但是，在本实施方式中，第1绝缘膜2的第1开口2a俯视时(图17)具有向外侧突出的突出部分2d。具体而言，突出部分2d形成于多个锚17彼此之间。

接着，与实施方式2相同，在第1绝缘膜2上形成牺牲层16。

然后，与实施方式2相同，在牺牲层16上形成上述的层叠构造。但是，在本实施方式中，绝缘膜群(第2绝缘膜3、第3绝缘膜5及第4绝缘膜7)的蚀刻液导入孔15与第1开口2a的突出部分2d连通。

在该状态下，与实施方式2相同，使蚀刻液通过蚀刻液导入孔15各向同性地蚀刻牺牲层16时，由层叠构造形成隔膜体11，并且形成空间13、空隙14、隔膜制动器12及小流路31。在本实施方式中，此时，已经通过蚀刻液导入孔15的蚀刻液还通过第1开口2a的突出部分2d与硅基板1接触。其结果，硅基板1中的突出部分2d下的表面被各向异性地蚀刻，中流路32作为空间13的一部分形成于硅基板1。其后，与实施方式2相同，用第2金属层22真空密封后，形成玻璃涂层23。

依据如上的本实施方式涉及的半导体压力传感器及其制造方法，在牺牲层16的蚀刻时形成中流路32。由此，能够增大蚀刻液等通过的流路之中在实施方式2中截面面积小的部分(图18所示的空间13与蚀刻液导入孔15之间的部分)的截面面积。因而，能改善蚀刻液等的流动，从而能够进一步缩短半导体压力传感器的制造时间。另外，除此以外能够取得与实施方式1相同的效果。

此外，与实施方式2相同，在本实施方式中，硅基板1在与真空室13(这里为中流路32)邻接的表面也具有晶体取向(111)面。在此情况下，若仅该面的端部俯视时与蚀刻液导入孔15重叠，则能够增大蚀刻液等通过的流路的截面面积。因此，能够缩短半导体压力传感器的制造时间，并且也能够提高由第2金属层22(密封部22a)带来的密封性。

另外，如本实施方式那样形成中流路32时，蚀刻液的流动变得过于良好，侧面蚀刻率变快，其结果，可能难以在硅基板1形成按照设计的图案。因此，在本实施方式中，在第1绝缘膜2的第1开口2a内，设有作为在牺牲层16等的蚀刻时抑制硅基板1的侧面蚀刻的防止侧面蚀刻用补偿图案的中流路补偿图案2e。因而，能够抑制硅基板1中的侧面蚀刻，能够形成按照设计的图案(期望的图案)。此外，在本实施方式中，对绝缘膜进行构图而与第1绝缘膜2同时形成中流路补偿图案2e。

此外，如本实施方式那样，在晶体各向异性蚀刻中蚀刻图案为矩形以外的情况下，在该蚀刻中获得的形状变得复杂。因而，在难以预测最终的形状的情况下等，也可如实施方式2那样的仅形成小流路31。

<实施方式4>

图20及图21是本发明的实施方式4涉及的半导体压力传感器的俯视图。以下，在本实施方式涉及的半导体压力传感器中，对与实施方式3涉及的半导体压力传感器相同的构成单元以相同的符号标记，并以与实施方式3不同的部分为中心进行说明。

如图20及图21所示，在本实施方式中，在硅基板1的上述的表面取代多个凹部1a而形成将多个凹部1a局部结合而成的一个凹部1a。而且，第1绝缘膜2具有取代多个第1开口2a而将多个第1开口2a局部结合而成的第3开口2f。具体而言，图20所示的第1绝缘膜2具有取代纵向邻接的2个第1开口2a而将第1开口2a局部结合而成的第3开口2f，图21所示的第1绝缘膜2具有取代纵向或横向邻接的4个第1开口2a而将第1开口2a局部结合而成的第3开口2f。

在如上的本实施方式涉及的半导体压力传感器及其制造方法中，在上述的牺牲层16的蚀刻时，能够增大沿着牺牲层16形成的、蚀刻液等通过的流路。即，能够形成大流路33，从而能够改善蚀刻液等的流动。因此，能够进一步缩短半导体压力传感器的制造时间。另外，除此以外能够取得与实施方式1相同的效果。

此外，如本实施方式那样形成面积大的第3开口2f时，蚀刻液的流动变得过于良好，侧面蚀刻率变快，其结果，可能难以在硅基板1形成按照设计的图案。因此，在本实施方式中，在第3开口2f内设有作为在牺牲层16等的蚀刻时抑制硅基板1的侧面蚀刻的防止侧面蚀刻用补偿图案的大流路补偿图案2g。因而，能够抑制硅基板1中的侧面蚀刻，能够形成按照设计的图案(期望的图案)。此外，在本实施方式中，对绝缘膜进行构图而与第1绝缘膜2同时形成大流路补偿图案2g。

另外，如本实施方式那样，在晶体各向异性蚀刻中蚀刻图案为矩形以外的情况下，用该蚀刻获得的形状变复杂从而最终形状难以预测的情况下等，也可如实施方式2那样仅形成小流路31。

<实施方式5>

图22是本发明的实施方式5涉及的半导体压力传感器的俯视图，图23及图24分别是图22所示的A-A线及B-B线的剖面图。另外，图25及图26是分别与图23及图24对应的图，是示出在本实施方式涉及的半导体压力传感器的制造工序中用蚀刻液蚀刻前的状态的剖面图。以下，在本发明的实施方式5涉及的半导体压力传感器中，对与实施方式2涉及的半导体压力传感器相同的构成单元以相同的符号标记，并以与实施方式2不同的部分为中心进行说明。

如图22～图26所示，隔膜体11(层叠构造)还包括外框部6a，所述外框部6a被上述的绝缘膜群内包，俯视时(图22)与多晶硅布线4a、多晶硅应变计电阻4b、多晶硅隔膜6及锚17离开地形成于其外侧。此外，外框部6a在第3绝缘膜5上由第4绝缘膜7覆盖，在本实施方式中，对掺杂多晶硅膜进行构图并与多晶硅隔膜6同时形成。

然后，蚀刻液导入孔15及第2金属层22俯视时(图22)形成于外框部6a外侧，玻璃涂层23也俯视时(图22)形成于外框部6a外侧。

依据如上的本实施方式涉及的半导体压力传感器及其制造方法，在隔膜体11中的多晶硅隔膜6及锚17上未覆盖对隔膜体11多少给予应力的第2金属层22及玻璃涂层23。因而，能够降低这些膜应力，从而能够获得高精度的半导体压力传感器。除此以外能够取得与实施方式2相同的效果。

<实施方式6>

图27及图28是本发明的实施方式6涉及的半导体压力传感器的俯视图，图29～图31分别是图27及图28所示的A-A线～C-C线的剖面图。此外，图27所示的右端与图28所示的左端在X-X线处连接。另外，图32～图34分别是与图29～图31对应的图，是示出本实施方式涉及的半导体压力传感器的制造工序中用蚀刻液蚀刻前的状态的剖面图。以下，在本发明的实施方式6涉及的半导体压力传感器中，对与实施方式2涉及的半导体压力传感器相同的构成单元以相同的符号标记，以与实施方式2不同的部分为中心进行说明。

如图27及图28所示，本实施方式涉及的半导体压力传感器具备在实施方式2中说明的半导体压力传感器作为第1及第2局部压力传感器41、42。该第1及第2局部压力传感器41、42分别与到此为止说明的1个半导体压力传感器大致相同地构成，具有1个多晶硅隔膜6。

在本实施方式中，取代上述的4个p型多晶硅布线4a，第1局部压力传感器41具有横向邻接的2个p型多晶硅布线4ap1以及横向邻接的2个n型多晶硅布线4an1。而且，取代上述的4个p型多晶硅应变计电阻4b，第1局部压力传感器41具有2个多晶硅应变计电阻4bp1、4bn1，具有互不相同的导电型(p型及n型)。该2个多晶硅应变计电阻4bp1、4bn1在第1局部压力传感器41的多晶硅隔膜6的中央附近以自身的长度方向(电流流动的方向)互相平行的方式对称配置。而且，p型多晶硅应变计电阻4bp1连接2个p型多晶硅布线4ap1彼此，n型多晶硅应变计电阻4bn1连接2个n型多晶硅布线4an1彼此。

同样，取代上述的4个p型多晶硅布线4a，第2局部压力传感器42具有横向邻接的2个p型多晶硅布线4ap2以及横向邻接的2个n型多晶硅布线4an2。而且，取代上述的4个p型多晶硅应变计电阻4b，第2局部压力传感器42具有2个多晶硅应变计电阻4bp2、4bn2，具有互不相同的导电型(p型及n型)。该2个多晶硅应变计电阻4bp2、4bn2在第2局部压力传感器42的多晶硅隔膜6的中央附近以自身的长度方向(电流流动的方向)互相平行的方式对称配置。而且，p型多晶硅应变计电阻4bp2连接2个p型多晶硅布线4ap2彼此，n型多晶硅应变计电阻4bn2连接2个n型多晶硅布线4an2彼此。

另外，第1局部压力传感器41的多晶硅应变计电阻4bp1、4bn1与第2局部压力传感器42的多晶硅应变计电阻4bp2、4bn2构成图3所示的惠斯登电桥电路。在该惠斯登电桥电路中，第1局部压力传感器41的p型多晶硅应变计电阻4bp1的两端分别与n型多晶硅应变计电阻4bn1、4bn2的一端连接，第2局部压力传感器42的p型多晶硅应变计电阻4bp2的两端分别与n型多晶硅应变计电阻4bn1、4bn2的另一端连接。换言之，在上述的惠斯登电桥电路中，第1局部压力传感器41的n型多晶硅应变计电阻4bn1的两端分别与p型多晶硅应变计电阻4bp1、4bp2的一端连接，第2局部压力传感器42的n型多晶硅应变计电阻4bn2的两端分别与p型多晶硅应变计电阻4bp1、4bp2的另一端连接。

此外，在本实施方式中，局部压力传感器41与局部压力传感器42以彼此相同的图案形成。因而，能够使半导体压力传感器的图案制作容易。另外，在本实施方式中，多晶硅布线4ap1、4an1、4ap2、4an2的图案对称地形成，从而能够容易地使半导体压力传感器高精度化。

接着，对如上的本实施方式涉及的半导体压力传感器的制造方法，以与实施方式2不同的工序为中心进行说明。首先，与实施方式2相同，准备主表面的晶体取向为(100)的硅基板1。然后，与实施方式2相同，在硅基板1的该主表面上形成第1绝缘膜2，其后，在第1绝缘膜2上形成牺牲层16。

然后，形成上述的层叠构造。这里，在本实施方式中，通过向形成于第2绝缘膜3与第3绝缘膜5之间的多晶硅膜选择性地注入B等p型杂质，形成p型多晶硅布线4ap1、4ap2及多晶硅应变计电阻4bp1、4bp2，通过向同多晶硅膜选择性地注入P等n型杂质，形成n型多晶硅布线4an1、4an2及多晶硅应变计电阻4bn1、4bn2。此时的杂质的浓度以使压电电阻效应及电阻值成为最佳值的方式调整。其后，与实施方式2相同，进行退火等，形成层叠构造。

然后，与实施方式2相同，使蚀刻液通过蚀刻液导入孔15，蚀刻牺牲层16等，在利用第2金属层22真空密封后，形成玻璃涂层23。

接着，对由以上的结构构成的本实施方式涉及的半导体压力传感器的效果进行说明。

图35是在n型多晶硅应变计电阻4bn1、4bn2中示出长度方向(电流流动的方向)与拉伸应力的施加方向之间的角度以及与其电阻值的变化率的关系的图，图36是示出p型多晶硅应变计电阻4bp1、4bp2中的相同的关系的图。在这些图所示的横轴中，0°表示沿与长度方向(电流流动的方向)相同的方向施加拉伸应力，90°表示沿与长度方向(电流流动的方向)垂直的方向施加拉伸应力。

从这些图35、36可知，在与长度方向相同的方向施加拉伸应力的情况下，n型多晶硅应变计电阻4bn1、4bn2的电阻值向“-”侧变化，p型多晶硅应变计电阻4bp1、4bp2的电阻值向“+”侧变化。因而，与分别施加拉伸应力及压缩应力的上述的半导体压力传感器不同，在本实施方式涉及的半导体压力传感器中，只要向多晶硅应变计电阻4bp1、4bp2、4bn1、4bn2仅施加拉伸应力，就能进行与上述的半导体压力传感器相同的动作。其结果，在本实施方式中，如下所述，能提高半导体压力传感器的灵敏度。

图37是示出在隔膜体11(多晶硅隔膜6)受到压力的情况下，在隔膜体11(多晶硅隔膜6)的各位置产生的应力的大小的图。在该图所示的横轴中，0μm表示在隔膜体11的边缘附近的位置，100μm表示在隔膜体11的中央附近的位置。另外，在纵轴中，在为正值的情况下表示产生有压缩应力，在为负值的情况下表示产生有拉伸应力。

如该图所示，即使在向隔膜体11施加相同压力的情况下，施加在中央附近的拉伸应力的绝对值也比施加在边缘附近的压缩应力的绝对值大。另外，在中央附近位置稍微有所偏移时的拉伸应力的值的变化，比在边缘附近位置稍微有所偏移时的压缩应力的值的变化小。

这里，在本实施方式涉及的半导体压力传感器及其制造方法中，如上所述，多晶硅应变计电阻4bp1、4bp2、4bn1、4bn2只要仅被施加拉伸应力就能动作，配置在中央附近。因而，能够提高半导体压力传感器的灵敏度。另外，即使多晶硅应变计电阻4bp1、4bp2、4bn1、4bn2的配置位置多少偏离设计，伴随此的应力的变化也较小，从而能够抑制半导体压力传感器的性能的偏差。除此以外能够取得与实施方式2相同的效果。

此外，在本实施方式中，具有2个局部压力传感器41、42，因此芯片尺寸多少变大，但隔膜尺寸是例如一边为30～200μm的正方形的面积程度而足够小，从而可认为其影响微乎其微。

此外，如图35及图36所示，由于n型及p型多晶硅应变计电阻中各杂质浓度不同，因此在施加相同应力时的电阻变化率的绝对值有时也互不相同，但如果这成为问题，则可以补正任一个的绝对值，以使此时的一个的绝对值与另一个的绝对值相等。

Claims (20)

1.一种半导体压力传感器的制造方法，具备：

(a)在半导体基板上形成具有多个第1开口的第1绝缘膜的工序；

(b)在所述第1绝缘膜上，在该第1绝缘膜的所述多个第1开口内形成与所述半导体基板相接的牺牲层的工序；

(c)在所述牺牲层上形成层叠构造的工序，所述层叠构造包含：多晶硅隔膜、在应成为该多晶硅隔膜的下方的真空室的空间侧形成的多晶硅应变计电阻、内包它们并具有与所述牺牲层相接的蚀刻液导入孔的绝缘膜群；以及

(d)使蚀刻液通过所述蚀刻液导入孔并蚀刻所述牺牲层，从而将所述层叠构造形成为在所述真空室上起作用的隔膜体，并且通过蚀刻所述半导体基板中的所述第1绝缘膜的所述第1开口下的表面，形成应成为所述真空室的所述空间以及配置于该空间中并向所述隔膜体的中央附近突出的隔膜制动器的工序。

2.根据权利要求1所述的半导体压力传感器的制造方法，其中，

在所述工序(c)形成的所述层叠构造包含：

属于所述绝缘膜群的第2绝缘膜，其在所述牺牲层上形成；

多晶硅布线，在所述第2绝缘膜上形成；

属于所述绝缘膜群的第3绝缘膜，其在所述多晶硅布线上具有露出该多晶硅布线的开口，还具备：

(e)在所述第3绝缘膜的所述开口内的所述多晶硅布线上形成第1金属层的工序；以及

(f)形成第2金属层的工序，该第2金属层与所述第1金属层相接，且填充到所述蚀刻液导入孔内真空密封所述空间，并且作为电极垫起作用。

3.根据权利要求1或权利要求2所述的半导体压力传感器的制造方法，其中，

在所述工序(d)形成的所述隔膜制动器的前端部俯视时具有十字形的形状。

4.根据权利要求3所述的半导体压力传感器的制造方法，其中，

所述隔膜制动器的所述前端部的宽度为5μm以下。

5.根据权利要求1或权利要求2所述的半导体压力传感器的制造方法，其中，

在所述工序(a)形成的所述第1绝缘膜俯视时还具有形成于比所述多个第1开口更靠外侧的多个第2开口，

在所述工序(b)形成的所述牺牲层在所述第1绝缘膜的所述多个第1及第2开口内与所述半导体基板相接，

在所述工序(c)形成的所述蚀刻液导入孔与所述第2开口连通，

在所述工序(d)中，将与所述第2开口邻接的第1流路作为所述空间的一部分形成于所述半导体基板。

6.根据权利要求1或权利要求2所述的半导体压力传感器的制造方法，其中，

在所述工序(a)形成的所述第1绝缘膜的所述第1开口俯视时具有向外侧突出的突出部分，

在所述工序(c)形成的所述蚀刻液导入孔与所述第1开口的所述突出部分连通，

在所述工序(d)中，将与所述突出部分邻接的第2流路作为所述空间的一部分形成于所述半导体基板。

7.根据权利要求1或权利要求2所述的半导体压力传感器的制造方法，其中，

所述第1绝缘膜具有将所述多个第1开口局部结合而形成的一个第3开口，以取代所述多个第1开口。

8.根据权利要求6所述的半导体压力传感器的制造方法，其中，

在所述第1绝缘膜的所述第1开口内，设有在所述工序(d)的蚀刻时抑制所述半导体基板的侧面蚀刻的防止侧面蚀刻用补偿图案。

9.根据权利要求5所述的半导体压力传感器的制造方法，其中，

通过所述工序(d)的蚀刻而在所述半导体基板显露并与所述空间邻接的晶体取向(111)面的端部，俯视时与所述蚀刻液导入孔重叠。

10.一种半导体压力传感器，具备：

半导体基板，在表面形成有多个凹部；

第1绝缘膜，在所述半导体基板上形成，具有与所述多个凹部分别对应的多个第1开口；以及

隔膜体，包含：多晶硅隔膜、在该多晶硅隔膜的下方的真空室侧形成的多晶硅应变计电阻、以及内包它们的绝缘膜群，

所述半导体基板的所述多个凹部、所述第1绝缘膜的所述多个第1开口以及所述隔膜体的所述凹部侧的表面形成所述真空室，

与所述真空室连通的蚀刻液导入孔设于所述绝缘膜群，

在所述真空室中的所述半导体基板配置有向所述隔膜体的中央附近突出的隔膜制动器。

11.根据权利要求10所述的半导体压力传感器，其中，

所述隔膜体包含：

属于所述绝缘膜群的第2绝缘膜，在该隔膜体的周边部被所述第1绝缘膜支撑；

多晶硅布线，在所述第2绝缘膜上形成；以及

属于所述绝缘膜群的第3绝缘膜，在所述多晶硅布线上具有露出该多晶硅布线的开口，还具备：

第1金属层，在所述第3绝缘膜的所述开口内的所述多晶硅布线上形成；以及

第2金属层，与所述第1金属层相接，且填充到所述蚀刻液导入孔内真空密封所述真空室，并且作为电极垫起作用。

12.根据权利要求10或权利要求11所述的半导体压力传感器，其中，

所述隔膜制动器的前端部俯视时具有十字形的形状。

13.根据权利要求12所述的半导体压力传感器，其中，

所述隔膜制动器的所述前端部的宽度为5μm以下。

14.根据权利要求10或权利要求11所述的半导体压力传感器，其中，

所述第1绝缘膜俯视时还具有形成于比所述多个第1开口更靠外侧并与所述蚀刻液导入孔连通的多个第2开口，

与所述第2开口邻接的第1流路作为所述真空室的一部分形成于所述半导体基板。

15.根据权利要求10或权利要求11所述的半导体压力传感器，其中，

所述第1绝缘膜的所述第1开口俯视时具有向外侧突出并与所述蚀刻液导入孔连通的突出部分，

与所述突出部分邻接的第2流路作为所述真空室的一部分形成于所述半导体基板。

16.根据权利要求10或权利要求11所述的半导体压力传感器，其中，

在所述半导体基板的所述表面形成将所述多个凹部局部结合而形成的一个凹部，取代所述多个凹部，

所述第1绝缘膜具有将所述多个第1开口局部结合而形成的一个第3开口，取代所述多个第1开口。

17.根据权利要求14所述的半导体压力传感器，其中，

所述半导体基板在与所述真空室邻接的表面具有晶体取向(111)面，该面的端部俯视时与所述蚀刻液导入孔重叠。

18.根据权利要求10或权利要求11所述的半导体压力传感器，其中，

所述多晶硅应变计电阻的多晶硅膜的厚度为0.1～0.3μm。

19.根据权利要求11所述的半导体压力传感器，其中，

所述隔膜体还包含外框部，所述外框部被所述绝缘膜群内包，俯视时与所述多晶硅隔膜离开形成于其外侧，

所述蚀刻液导入孔及所述第2金属层俯视时形成于从所述外框部至外侧，还具备

俯视时在从所述外框部至外侧的所述第2金属层上形成的玻璃涂层。

20.一种压力传感器，其中，具备根据权利要求10或权利要求11所述的半导体压力传感器作为第1及第2局部压力传感器，

所述第1及第2局部压力传感器各自具有互不相同的导电型，并且在对应的所述多晶硅隔膜的中央附近具有互相平行配置的2个所述多晶硅应变计电阻，

在由所述第1及第2局部压力传感器的所述多晶硅应变计电阻构成的惠斯登电桥电路中，一个局部压力传感器中的具有一种导电型的所述多晶硅应变计电阻的两端分别与具有另一种导电型的2个所述多晶硅应变计电阻的一端连接，另一个局部压力传感器中的具有该一种导电型的所述多晶硅应变计电阻的两端分别与具有另一种导电型的2个所述多晶硅应变计电阻的另一端连接。