CN102545903B - 一种数模转换开关电路 - Google Patents
一种数模转换开关电路 Download PDFInfo
- Publication number
- CN102545903B CN102545903B CN201010602455.2A CN201010602455A CN102545903B CN 102545903 B CN102545903 B CN 102545903B CN 201010602455 A CN201010602455 A CN 201010602455A CN 102545903 B CN102545903 B CN 102545903B
- Authority
- CN
- China
- Prior art keywords
- oxide
- semiconductor
- metal
- drain electrode
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title abstract description 11
- 239000004065 semiconductor Substances 0.000 claims description 144
- 239000000758 substrate Substances 0.000 claims description 56
- 238000000034 method Methods 0.000 abstract description 17
- 230000015556 catabolic process Effects 0.000 abstract description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract 1
- 229910052760 oxygen Inorganic materials 0.000 abstract 1
- 239000001301 oxygen Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 101150110971 CIN7 gene Proteins 0.000 description 3
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 3
- 101150110298 INV1 gene Proteins 0.000 description 3
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 3
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 3
- 239000000872 buffer Substances 0.000 description 3
- 241001125929 Trisopterus luscus Species 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
Images
Landscapes
- Electronic Switches (AREA)
Abstract
本发明涉及一种数模转换开关电路，它包括一正D/A开关支路和一负D/A开关支路，其中，所述正D/A开关支路包括串联的一正电平转换模块和一正开关模块，所述负D/A开关支路包括串联的一负电平转换模块和一负开关模块。本发明通过变换D/A转换电路中的开关模块的栅级电压，从而来避免在BCD工艺下，由于栅源、栅衬电压太大而导致的栅氧层击穿问题。本发明可以广泛适用到其他位数的D/A转换电路中。
Description
技术领域
本发明涉及集成电路，尤其涉及一种用于基于BCD工艺(在同一芯片上制作双极管bipolar、CMOS和DMOS器件的单片集成工艺)开发的列驱动电路的数模转换开关电路。
背景技术
在用于大尺寸TFT-LCD屏的列驱动电路(Source Driver)中，当采用HV(HighVoltage，高压)CMOS工艺开发时，由于该工艺提供的MOS管的阈值电压大、跨导小、导通电阻大，因此，对于大负载应用而言，其输出电路的面积会比较大。为了解决上述问题，业内人士开始利用BCD工艺中的LDMOS器件的跨导大、导通电阻小的特征，基于BCD工艺，开发用于大尺寸TFT-LCD屏的列驱动电路，从而减小输出电路的面积，缩小列驱动电路的面积。
Source Driver中实现数模转换功能的电路的系统框图如图1所示，其中，
电平转换电路1’(Level shifter)可以将低电压域的逻辑信号转换成模拟电压域的逻辑电压，其接收的数字输入信号一般有6bit和8bit等；
正电压D/A转换电路2’(POS DAC)和负电压D/A转换电路3’(NEG DAC)对应电平转换电路1’具有64个或者128种模拟输入电压，且电压范围分别为1/2VDDA-VDDA和0-1/2VDDA(VDDA为模拟电源)；
两个电阻分压阵列4’(Gamma Voltage array)的电路结构一样，只是对应不同的D/A转换电路，其输入和输出电压也不一样，当对应正的D/A电路时，电阻分压阵列4’的输入电压范围为1/2VDDA-VDDA，并将在此范围下的64个或者128个电压，输出给正电压D/A转换电路2’；当对应负的D/A电路时，电阻分压阵列4’的输入电压范围为0-1/2VDDA，并将在此范围下的64个或者128个电压，输出给负电压D/A转换电路3’；
两个输出缓冲电路5’(outbuf)的输入电压分别为正电压D/A转换电路2’和负电压D/A转换电路3’输出的模拟电压，且输入电压范围为0.1V-VDDA-0.1V，经过输出缓冲电路5’缓冲后输出给LCD的TFT屏幕。
上述Source Driver的工作原理是，输入的Picture Data/6bit or 8bit(即图像信号/6bit或者8bit的数字信号)经过两个电平转换电路1’分别去控制正电压D/A转换电路2’和负电压D/A转换电路3’的选择开关，从而选择相应的模拟电压输出给输出缓冲电路5’，最后实现液晶屏的驱动。
现有技术中，简单的2bit的D/A转换电路的原理图可如图2所示，电压V1至V4为模拟输入电压，信号D0、D1为数字输入信号，当其取四种不同的逻辑电压值时，输出对应四种不同电压。电压D0out和D0outb的逻辑关系分别与信号D0同相以及反相，电压D1out和D1outb的逻辑关系分别与信号D1同相以及反相；这种结构对于POS DAC和NEG DAC都适用，只是其中的开关6’的电路结构有所不同。
在高压工艺中，Level shifter为普通的电平转换电路，用来实现将低电源域的逻辑电压转换到模拟电源域，从而去控制D/A转换电路中的开关。图2中的电平转换电路1’的电路结构可如图3所示：输入信号IN为低电源域的逻辑输入信号，其逻辑高为VDD，逻辑低为GND，输出信号OUT、OUTB分别为高电源域的逻辑输出信号，其中VDD为数字电源，VDDA为模拟电源，GND为数字地，GNDA为模拟地，且数字地GND和模拟地GNDA的电位为0；当输入信号IN＝VDD时，输出信号OUT＝VDDA；输出信号OUTB＝GNDA；当输入信号IN＝GND时，输出信号OUT＝GNDA；输出信号OUTB＝VDDA。
高压工艺下，POS DAC的开关以及NEG DAC的开关分别如图4(a)、(b)所示，由于POS DAC的模拟输入电压的范围为1/2VDDA-VDDA，NEG DAC的模拟输入电压为0-1/2VDDA，所以对于POS DAC的开关仅用PMOS管实现，而NEG DAC的开关仅用NMOS管实现，且这两种开关在导通时，均不会产生大的电阻。在图4(a)、(b)中，信号IN为输入电压信号，OUT为输出电压信号，信号VC为开关控制电压信号，且信号VC即为图3中的输出信号OUT、OUTB；在图4(a)中，当信号VC为低电平逻辑时，开关导通，信号OUT＝信号IN；当信号VC为高电平逻辑时，开关关闭，其PMOS管M5’的衬底接VDDA；在图4(b)中，当信号VC为高电平逻辑时，开关导通，信号OUT＝信号IN；当信号VC为低电平逻辑时，开关关闭，其NMOS管M6’的衬底接GNDA。
然而，由于BCD工艺中高压器件的栅源(GS)或者栅衬(GB)耐压小(栅氧层比较薄)，因此，上述基于高压工艺的传统的电平转换电路和开关电路的结构运用在BCD工艺中，就会产生下列问题：
1、对于电平转换电路而言，在图3中，当输入信号IN为高(即＝VDD)时，PMOS管M4’的栅压为GNDA，此时PMOS管M4’的栅源电压为VDDA，PMOS管M4’会因该栅源电压太高而损坏；当输入信号IN为低(即＝GND)时，同理，NMOS管M3’的栅源电压为VDDA，也会损坏。
2、对于DAC的开关而言，在图4(a)中，当信号VC为低电平(即＝GNDA)时，PMOS管M5’就会损坏；在图4(b)中，当信号VC为高电平(即＝VDDA)时，此NMOS管M6’会损坏；因为不管输入电压为何值，栅和衬底电压均过高为VDDA而损坏开关管。
发明内容
为了解决上述现有技术存在的问题，本发明旨在提供一种数模转换开关电路，以克服BCD工艺中的高压器件栅电压过高而导致的器件损坏的问题，使其能在BCD工艺下正常工作。
本发明所述的一种数模转换开关电路，它包括一正D/A开关支路和一负D/A开关支路，其中，所述正D/A开关支路包括串联的一正电平转换模块和一正开关模块，所述负D/A开关支路包括串联的一负电平转换模块和一负开关模块，
所述正电平转换模块包括第一反相器、依次串联在一外部电源与地之间的第五MOS管、第三MOS管和第一MOS管以及第六MOS管、第四MOS管和第二MOS管，还包括依次串联在所述外部电源与1/2外部电源之间的第七MOS管和第九MOS管以及第八MOS管和第十MOS管，其中，所述第五MOS管的源极和衬底相连至所述外部电源，其栅极与所述第七MOS管的栅极以及第六MOS管的漏极连接；所述第三MOS管的源极和衬底相连至第五MOS管的漏极和第六、第八MOS管的栅极，其栅极与第四MOS管的栅极相连至所述1/2外部电源；所述第一MOS管的漏极与第三MOS管的漏极连接，其栅极与所述第一反相器的输入端相连，并接收一正逻辑输入信号，其源极和衬底相连至地；第六MOS管的源极和衬底相连至所述外部电源；所述第四MOS管的源极和衬底相连至第六MOS管的漏极；所述第二MOS管的漏极与第四MOS管的漏极连接，其栅极与所述第一反相器的输出端相连，其源极和衬底相连至地；第七MOS管的源极和衬底相连至所述外部电源；所述第九MOS管的漏极分别与第七MOS管的漏极、第十MOS管的栅极连接，并输出第二正逻辑输出信号，其源极和衬底相连至所述1/2外部电源，其栅极与所述第十MOS管的漏极连接，并输出第一正逻辑输出信号；所述第八MOS管的源极和衬底相连至所述外部电源，其漏极与所述第十MOS管的漏极连接；该第十MOS管的源极和衬底相连至所述1/2外部电源；
所述正开关模块包括第一PMOS管和第一NMOS管，其中，所述第一PMOS管的栅极接收所述第一正逻辑输出信号，其源极与所述第一NMOS管的源极连接，并接收一正输入电压信号，其漏极与所述第一NMOS管的漏极连接，并输出一正输出电压信号，其衬底与所述外部电源连接；所述第一NMOS管的衬底与所述1/2外部电源连接，其栅极接收所述第二正逻辑输出信号；
所述负电平转换模块包括第二反相器、依次串联在所述1/2外部电源与地之间的第十三MOS管和第十一MOS管以及第十四MOS管和第十二MOS管，其中，所述第十三MOS管的源极和衬底相连至所述1/2外部电源，其栅极与所述第十四MOS管的漏极连接，并输出第一负逻辑输出信号，其漏极与所述第十一MOS管的漏极连接；该第十一MOS管的栅极与所述第二反相器的输入端相连，并接收一负逻辑输入信号，其源极和衬底相连至地；所述第十四MOS管的源极和衬底相连至所述1/2外部电源，其栅极与所述第十三MOS管的漏极连接，并输出第二负逻辑输出信号，其漏极与所述第十二MOS管的漏极连接；该第十二MOS管的栅极与所述第二反相器的输出端相连，其源极和衬底相连至地；
所述负开关模块包括第二PMOS管和第二NMOS管，其中，所述第二PMOS管的栅极接收所述第一负逻辑输出信号，其源极与所述第二NMOS管的源极连接，并接收一负输入电压信号，其漏极与所述第二NMOS管的漏极连接，并输出一负输出电压信号，其衬底与所述1/2外部电源连接；所述第二NMOS管的衬底与地连接，其栅极接收所述第二负逻辑输出信号。
在上述的数模转换开关电路中，所述第一、第二MOS管、第九至第十二MOS管均为NMOS管，所述第三至第八MOS管、第十三、第十四MOS管均为PMOS管。
由于采用了上述的技术解决方案，本发明通过在正、负开关模块中均采用一个PMOS管和一个NMOS管，并增加了1/2外部电源的概念(该电源电压可以通过LDO，即低压差线性稳压器产生)，并假设栅源和栅衬的电压为1/2外部电源时，不会损坏PMOS管或NMOS管，从而保证POS DAC和NEG DAC的正常工作；另外，针对这种改进的正、负开关模块分别设计结构不同的正、负电平转换模块，并输出两种电源域的开关信号，以向正、负开关模块提供逻辑控制电压，由于正、负电平转换模块和正、负开关模块相对应，因此，正、负电平转换模块的逻辑输出信号的范围为1/2外部电源，从而克服了电平转换模块中的MOS管的栅氧层击穿的问题。
附图说明
图1是列驱动电路中实现数模转换功能的电路的系统框图；
图2是2bit的D/A转换电路的原理图；
图3是现有的基于高压工艺的电平转换电路的结构示意图；
图4(a)是现有的POS DAC的开关的结构示意图；
图4(b)是现有的NEG DAC的开关的结构示意图；
图5是本发明一种数模转换开关电路中正D/A开关支路的结构示意图；
图6是本发明一种数模转换开关电路中负D/A开关支路的结构示意图；
图7是本发明一种数模转换开关电路中正电平转换模块的结构示意图；
图8是本发明一种数模转换开关电路中负电平转换模块的结构示意图；
图9是本发明一种数模转换开关电路中正开关模块的结构示意图；
图10是本发明一种数模转换开关电路中负开关模块的结构示意图。
具体实施方式
下面结合附图，对本发明的具体实施例进行详细说明。
请参阅图5至图10，本发明，即一种数模转换开关电路，它包括一正D/A开关支路和一负D/A开关支路，其中，正D/A开关支路包括串联的一正电平转换模块1和一正开关模块2，负D/A开关支路包括串联的一负电平转换模块3和一负开关模块4。
正电平转换模块1包括第一反相器INV1和第一至第十MOS管M1至M10，其中，
第五MOS管M5的源极和衬底相连至外部电源VDDA，其栅极与第七MOS管M7的栅极以及第六MOS管M6的漏极连接；第三MOS管M3的源极和衬底相连至第五MOS管M5的漏极以及第六、第八MOS管M6、M8的栅极，其栅极与第四MOS管M4的栅极相连至1/2外部电源1/2VDDA；第一MOS管M1的漏极与第三MOS管M3的漏极连接，其栅极与第一反相器INV1的输入端相连，并接收一正逻辑输入信号VCINP，其源极和衬底相连至地GNDA；
第六MOS管M6的源极和衬底相连至外部电源VDDA；第四MOS管M4的源极和衬底相连至第六MOS管M6的漏极；第二MOS管M2的漏极与第四MOS管M4的漏极连接，其栅极与第一反相器INV1的输出端相连，其源极和衬底相连至地GNDA；
第七MOS管M7的源极和衬底相连至外部电源VDDA；第九MOS管M9的漏极分别与第七MOS管M7的漏极、第十MOS管M10的栅极连接，并输出第二正逻辑输出信号OUTBP，其源极和衬底相连至1/2外部电源1/2VDDA，其栅极与第十MOS管M10的漏极连接，并输出第一正逻辑输出信号OUTP；
第八MOS管M8的源极和衬底相连至外部电源VDDA，其漏极与第十MOS管M10的漏极连接；该第十MOS管M10的源极和衬底相连至1/2外部电源1/2VDDA。
正开关模块2包括第一PMOS管PM1和第一NMOS管NM1，其中，第一PMOS管PM1的栅极接收第一正逻辑输出信号OUTP，其源极与第一NMOS管NM1的源极连接，并接收一正输入电压信号VINP，其漏极与第一NMOS管NM1的漏极连接，并输出一正输出电压信号POUT，其衬底与外部电源VDDA连接；第一NMOS管NM1的衬底与1/2外部电源1/2VDDA连接，其栅极接收第二正逻辑输出信号OUTBP。
负电平转换模块3包括第二反相器INV2和第十一至第十四MOS管M11至M14，其中，
第十三MOS管M13的源极和衬底相连至1/2外部电源1/2VDDA，其栅极与第十四MOS管M14的漏极连接，并输出第一负逻辑输出信号OUTN，其漏极与第十一MOS管M11的漏极连接；该第十一MOS管M11的栅极与第二反相器INV2的输入端相连，并接收一负逻辑输入信号VCINN，其源极和衬底相连至地GNDA；
第十四MOS管M14的源极和衬底相连至1/2外部电源1/2VDDA，其栅极与第十三MOS管M13的漏极连接，并输出第二负逻辑输出信号OUTBN，其漏极与第十二MOS管M12的漏极连接；该第十二MOS管M12的栅极与第二反相器INV2的输出端相连，其源极和衬底相连至地GNDA。
负开关模块4包括第二PMOS管PM2和第二NMOS管NM2，其中，第二PMOS管PM2的栅极接收第一负逻辑输出信号OUTN，其源极与第二NMOS管NM2的源极连接，并接收一负输入电压信号VINN，其漏极与第二NMOS管NM2的漏极连接，并输出一负输出电压信号NOUT，其衬底与1/2外部电源1/2VDDA连接；第二NMOS管NM2的衬底与地GNDA连接，其栅极接收第二负逻辑输出信号OUTBN。
在本发明中，第一、第二MOS管M1、M2、第九至第十二MOS管M9至M12均为NMOS管；第三至第八MOS管M3至M8、第十三、第十四MOS管M13、M14均为PMOS管。
请参阅图7，在正电平转换模块1中，设正逻辑输入信号VCINP的逻辑高为VDD，逻辑低为GND(即0电位)；当正逻辑输入信号VCINP＝VDD时，第一MOS管M1管开启，C点电压为0电位(即＝GNDA)，此时A点电压为1/2VDDA；同时第二MOS管M2管关闭，D点与B点电位一致为VDDA，从而使得第二正逻辑输出信号OUTBP＝1/2VDDA，第一正逻辑输出信号OUTP＝VDDA；在这种情况下，第一至第十MOS管M1至M10的栅源电压GS和栅衬电压GB最高为1/2VDDA，而不会达到VDDA，从而不会损坏MOS管；同理，当正逻辑输入信号VCINP＝GND时，第一MOS管M1管关闭，C点电位等于A点电位为VDDA，同时第二MOS管M2管开启，D点电位为GNDA，B点电位为1/2VDDA，从而使得第二正逻辑输出信号OUTBP＝VDDA，第一正逻辑输出信号OUTP＝1/2VDDA；在这种情况下，第一至第十MOS管M1至M10的栅源电压GS和栅衬电压GB最高为1/2VDDA，而不会达到VDDA，从而不会损坏MOS管。
请参阅图8和图3，负电平转换模块3的结构与现有的基于高压工艺的电平转换电路的结构相同，仅外部电源的电压从VDDA变成了1/2VDDA；当负逻辑输入信号VCINN＝VDD时，第一负逻辑输出信号OUTN＝1/2VDDA，第二负逻辑输出信号OUTBN＝GNDA；当负逻辑输入信号VCINN＝GND时，第一负逻辑输出信号OUTN＝GNDA，第二负逻辑输出信号OUTBN＝1/2VDDA；在这种情况下，第十一至第十四MOS管M11至M14的栅源电压GS和栅衬电压GB最高为1/2VDDA，而不会达到VDDA，从而不会损坏MOS管。
请参阅图9，在正开关模块2中，开启第一NMOS管NM1的栅电压为VDDA，开启第一PMOS管PM1的栅电压为1/2VDDA，关闭第一NMOS管NM1的栅电压为1/2VDDA，关闭第一PMOS管PM1的栅电压为VDDA。
请参阅图10，在负开关模块4中，开启第二NMOS管NM2的栅电压为1/2VDDA，开启第二PMOS管PM2的栅电压为GNDA(0电位)，关闭第二NMOS管NM2的栅电压为GNDA(0电位)，关闭第二PMOS管PM2的栅电压为1/2VDDA。
请参阅图5，由正电平转换模块1的第一、第二正逻辑输出信号OUTP、OUTBP向正开关模块2提供相应的第一、第二逻辑控制电压VC、VCB，且其电压范围为1/2VDDA-VDDA；当正逻辑输入信号VCINP＝1/2VDDA时，第二逻辑控制电压VCB＝VDDA，此时正输出电压信号POUT＝正输入电压信号VINP，正开关模块2导通；当正逻辑输入信号VCINP＝VDDA时，第二逻辑控制电压VCB＝1/2VDDA，此时正开关模块2关闭；在上述各种情况下均不会使开关管损坏。
请参阅图6，由负电平转换模块3的第一、第二负逻辑输出信号OUTN、OUTBN向负开关模块4提供相应的第一、第二逻辑控制电压VC、VCB，且其电压范围为0-1/2VDDA；当负逻辑输入信号VCINN＝GNDA时，第二逻辑控制电压VCB＝1/2VDDA，此时负输出电压信号NOUT＝负输入电压信号VINN，负开关模块4导通；当负逻辑输入信号VCINN＝1/2VDDA时，第二逻辑控制电压VCB＝GNDA，此时负开关模块4关闭；在上述各种情况下均不会使开关管损坏。
综上所述，本发明通过变换D/A转换电路中的开关模块的栅级电压，从而来避免在BCD工艺下，由于栅源、栅衬电压太大而导致的栅氧层击穿问题。本发明可以广泛适用到其他位数的D/A转换电路中。
以上结合附图实施例对本发明进行了详细说明，本领域中普通技术人员可根据上述说明对本发明做出种种变化例。因而，实施例中的某些细节不应构成对本发明的限定，本发明将以所附权利要求书界定的范围作为本发明的保护范围。
Claims (2)
1.一种数模转换开关电路，它包括一正D/A开关支路和一负D/A开关支路，其中，所述正D/A开关支路包括串联的一正电平转换模块和一正开关模块，所述负D/A开关支路包括串联的一负电平转换模块和一负开关模块，其特征在于，
所述正电平转换模块包括第一反相器、依次串联在一外部电源与地之间的第五MOS管、第三MOS管和第一MOS管以及第六MOS管、第四MOS管和第二MOS管，还包括依次串联在所述外部电源与1/2外部电源之间的第七MOS管和第九MOS管以及第八MOS管和第十MOS管，其中，所述第五MOS管的源极和衬底相连至所述外部电源，其栅极与所述第七MOS管的栅极以及第六MOS管的漏极连接；所述第三MOS管的源极和衬底相连至第五MOS管的漏极和第六、第八MOS管的栅极，其栅极与第四MOS管的栅极相连至所述1/2外部电源；所述第一MOS管的漏极与第三MOS管的漏极连接，其栅极与所述第一反相器的输入端相连，并接收一正逻辑输入信号，其源极和衬底相连至地；第六MOS管的源极和衬底相连至所述外部电源；所述第四MOS管的源极和衬底相连至第六MOS管的漏极；所述第二MOS管的漏极与第四MOS管的漏极连接，其栅极与所述第一反相器的输出端相连，其源极和衬底相连至地；第七MOS管的源极和衬底相连至所述外部电源；所述第九MOS管的漏极分别与第七MOS管的漏极、第十MOS管的栅极连接，并输出第二正逻辑输出信号，其源极和衬底相连至所述1/2外部电源，其栅极与所述第十MOS管的漏极连接，并输出第一正逻辑输出信号；所述第八MOS管的源极和衬底相连至所述外部电源，其漏极与所述第十MOS管的漏极连接；该第十MOS管的源极和衬底相连至所述1/2外部电源；
所述正开关模块包括第一PMOS管和第一NMOS管，其中，所述第一PMOS管的栅极接收所述第一正逻辑输出信号，其源极与所述第一NMOS管的源极连接，并接收一正输入电压信号，其漏极与所述第一NMOS管的漏极连接，并输出一正输出电压信号，其衬底与所述外部电源连接；所述第一NMOS管的衬底与所述1/2外部电源连接，其栅极接收所述第二正逻辑输出信号；
所述负电平转换模块包括第二反相器、依次串联在所述1/2外部电源与地之间的第十三MOS管和第十一MOS管以及第十四MOS管和第十二MOS管，其中，所述第十三MOS管的源极和衬底相连至所述1/2外部电源，其栅极与所述第十四MOS管的漏极连接，并输出第一负逻辑输出信号，其漏极与所述第十一MOS管的漏极连接；该第十一MOS管的栅极与所述第二反相器的输入端相连，并接收一负逻辑输入信号，其源极和衬底相连至地；所述第十四MOS管的源极和衬底相连至所述1/2外部电源，其栅极与所述第十三MOS管的漏极连接，并输出第二负逻辑输出信号，其漏极与所述第十二MOS管的漏极连接；该第十二MOS管的栅极与所述第二反相器的输出端相连，其源极和衬底相连至地；
所述负开关模块包括第二PMOS管和第二NMOS管，其中，所述第二PMOS管的栅极接收所述第一负逻辑输出信号，其源极与所述第二NMOS管的源极连接，并接收一负输入电压信号，其漏极与所述第二NMOS管的漏极连接，并输出一负输出电压信号，其衬底与所述1/2外部电源连接；所述第二NMOS管的衬底与地连接，其栅极接收所述第二负逻辑输出信号。
2.根据权利要求1所述的数模转换开关电路，其特征在于，所述第一、第二MOS管、第九至第十二MOS管均为NMOS管，所述第三至第八MOS管、第十三、第十四MOS管均为PMOS管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010602455.2A CN102545903B (zh) | 2010-12-23 | 2010-12-23 | 一种数模转换开关电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010602455.2A CN102545903B (zh) | 2010-12-23 | 2010-12-23 | 一种数模转换开关电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102545903A CN102545903A (zh) | 2012-07-04 |
| CN102545903B true CN102545903B (zh) | 2014-06-25 |
Family
ID=46351973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010602455.2A Expired - Fee Related CN102545903B (zh) | 2010-12-23 | 2010-12-23 | 一种数模转换开关电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102545903B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112286276B (zh) * | 2020-11-05 | 2022-04-05 | 中国电子科技集团公司第十四研究所 | 一种基于mos管的正负压控制电路 |
| CN112968692B (zh) * | 2021-02-06 | 2023-08-25 | 江南大学 | 一种面向存算阵列的高压选择电路 |
| CN113346892B (zh) * | 2021-06-04 | 2023-08-08 | 合肥中感微电子有限公司 | 一种电平移动电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101316103A (zh) * | 2007-05-30 | 2008-12-03 | 三星电子株式会社 | 数模转换器及其方法 |
| CN101777914A (zh) * | 2010-01-08 | 2010-07-14 | 西安电子科技大学 | 高精度电流舵数模转换器及其误差校准方法 |
| CN201956992U (zh) * | 2010-12-23 | 2011-08-31 | 上海贝岭股份有限公司 | 一种基于bcd工艺的d/a转换开关电路 |
-
2010
- 2010-12-23 CN CN201010602455.2A patent/CN102545903B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101316103A (zh) * | 2007-05-30 | 2008-12-03 | 三星电子株式会社 | 数模转换器及其方法 |
| CN101777914A (zh) * | 2010-01-08 | 2010-07-14 | 西安电子科技大学 | 高精度电流舵数模转换器及其误差校准方法 |
| CN201956992U (zh) * | 2010-12-23 | 2011-08-31 | 上海贝岭股份有限公司 | 一种基于bcd工艺的d/a转换开关电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102545903A (zh) | 2012-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101276648B (zh) | 移位寄存器 | |
| US7292217B2 (en) | Source driver and liquid crystal display using the same | |
| CN102436787A (zh) | 电平移位器电路以及显示器驱动电路 | |
| CN104766586A (zh) | 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置 | |
| CN207835431U (zh) | 电平转换器和包括该电平转换器的源极驱动器、栅极驱动器和显示装置 | |
| CN102571065B (zh) | 电平转换电路、显示设备和电子装置 | |
| CN104518776A (zh) | 驱动电路的电平转换器及其运作方法 | |
| CN101540151B (zh) | 液晶显示装置用源极驱动电路及具备它的液晶显示装置 | |
| CN101593561B (zh) | 液晶显示器 | |
| CN102545903B (zh) | 一种数模转换开关电路 | |
| US11341881B2 (en) | Level shifter circuit applied to display apparatus | |
| CN106057138B (zh) | 电源电路、栅极驱动电路及显示模块 | |
| CN107370485B (zh) | 负压电平转换电路 | |
| CN101667461A (zh) | 移位寄存器 | |
| CN201956992U (zh) | 一种基于bcd工艺的d/a转换开关电路 | |
| CN102118170A (zh) | D/a转换器电路及其电压供给控制方法 | |
| KR20070086230A (ko) | 반도체 장치 및 레벨 시프트 회로 | |
| CN213152036U (zh) | 电平移位电路以及集成电路 | |
| KR20160146201A (ko) | 레벨 쉬프터, 소스 드라이버 집적회로 및 게이트 드라이버 집적회로 | |
| US9209823B2 (en) | Decoder level shifter device and digital to analog converter using the same | |
| CN110910808B (zh) | 电平转换电路 | |
| CN102545877B (zh) | 一种输出缓冲电路 | |
| US20170092206A1 (en) | Pre-emphasis circuit | |
| US20050024317A1 (en) | Display device | |
| CN101727849B (zh) | 预防伽马耦合的源极驱动电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140625 |