CN102545604B - 具有频率控制的合成脉动调节器 - Google Patents

Abstract

一种合成脉动调节器，包括基于基准时钟的频率控制。该调节器包括误差网络、脉动检测器、组合器、脉动发生器、比较器网络和相位比较器。误差网络提供指示输出电压的相对误差的误差信号。脉动检测器基于输入和输出电压以及脉冲控制信号而提供斜坡控制信号。组合器基于频率补偿信号来调整斜坡控制信号以提供经调整的斜坡控制信号。脉动发生器基于经调整的斜坡控制信号来形成脉动控制信号。比较器网络基于误差信号和脉动控制信号来形成脉冲控制信号以控制切换。相位比较器将脉冲控制信号与基准时钟进行比较并提供频率补偿信号。

Description

具有频率控制的合成脉动调节器

关联申请的交叉引用

本申请要求2010年11月8日提交的美国临时申请S/N 61/411,036的权益，该申请的全部内容出于所有意图和目的通过引用结合于此。

附图简述

参考以下描述以及附图将能更好地理解本发明的益处、特征以及优点，在附图中：

图1是包括根据本发明示例性实施例的通过频率控制实现的DC-DC开关电压调节器(也称：转换器或电源等)的电子器件的方框图。

图2是根据一个实施例的具有频率控制的图1的合成脉动调节器的示意性框图；

图3是根据可被用来形成频率补偿信号FCOMP的一个实施例的相位比较器的示意性框图；

图4是根据可被用来实现图9所示的组合器中的任一个或两者的一个示例性实施例的组合器的示例性实施例的示意图；

图5是绘出根据一个实施例的RCLK、PWM、FCOMP、VUP、VR、VDOWN和VOUT相对于时间的一系列时序图；

图6是可被用来控制根据本发明通过频率控制实现的多相合成脉动电压调节器的控制器的示意性时钟图；

图7是示出在稳态操作下具有频率控制的图6的控制器的操作的简化时序图；

图8是根据一示例性实施例使用图6的控制器所实现的多相合成脉动电压调节器的简化示意性方框图，该多相合成脉动电压调节器具有“N”个相；以及

图9是图2的跨导网络和组合器网络的更详细配置的简化示意性方框图。

详细描述

给出以下描述以使本领域技术人员能在特定应用及其需求的背景下作出和利用所提供的本发明。然而，优选实施例的多种修改对本领域技术人员将会是明显的，而且可将本文所限定的一般原理应用于其它实施例。因此，本发明不旨在局限于本文中示出和描述的特定实施例，而应给予与本文中披露的原理和新颖特征一致的最宽范围。

采用合成脉动调制的DC/DC开关调节器取得响应负载瞬变的更优性能。合成脉动调制在许多出版物中有记载和描述，包括美国专利No.6,791,306、美国专利No.7,132,820、美国专利No.7,145,317、美国公布No.2009/0140711，这里的每一篇文献均援引包含于此。一般来说，形成辅助电压波形，辅助电压波形有效地复制了通过输出电感器的波形脉动电流。辅助电压波形被用来控制例如磁滞比较器等的比较器的往复切换。在一个非限制性实现中，例如，跨导放大器监测输出电感器两侧的电压，并将电感器电压表征电流提供给脉动波形电容器，其中电容器电压是辅助电压波形。人造或合成脉动波形控制调节器的切换操作、减小了输出脉动、简化了补偿、并提高了DC精确性。

合成脉动调节器的工作频率响应于负载瞬变而改变，以取得所期望的性能。然而，合成脉动调节器的稳态工作频率已变得更难控制。要求获得固定或已知的稳态工作频率以最大化性能并最小化例如电磁干扰(EMI)等的噪声。挑战在于，当尤其是输入电压VIN、输出电流(例如负载电流)、输出电压VOUT或输出电容的等效串联电阻(ESR)中的任意一个或多个存在变化时，合成斜坡的斜率也改变，因此切换频率改变，如此给予一固定的磁滞窗大小。采用专用电路来固定跨温度、输入/输出电压和输出滤波器的频率。本公开描述一种新架构，该新架构使转换器(调节器)运行在固定频率或与外部时钟同步。锁相环(PLL)被插入到调节器中以控制合成调制斜坡的斜率，从而控制频率。因此，通过将锁相环集成在合成脉动调节器中，调节器在保持其负载瞬变响应的更优质量的同时运行在固定频率下或与外部时钟同步。这使合成脉动调节器适应一般用途场合。

图1是包括根据本发明一示例性实施例的通过频率控制实现的DC-DC开关电压调节器107(也另称为：转换器或电源等)的电子器件100的方框图。电子器件100图示为包括电池101，该电池101向电压选择(VSEL)电路105的一个输入提供电池电压VBAT，电压选择(VSEL)电路105的另一输入接收来自适配器103的DC电压(VDC)。适配器103从外部电源(例如交流(AC)电源(未示出))接收AC或DC电压，并将接收的电压转换成VDC电压。如果电池101是可充电的，则适配器103可包括用于对电池101进行充电的电池充电器，或者可包括单独的电池充电器(未示出)。VSEL电路105将输入电压VIN提供给电压调节器107的输入。电压调节器107具有接收基准时钟信号RCLK的输入并具有将输出电压VOUT提供至电源总线109等之上的输出，以将电源电压提供给图示为器件电路111的负载。器件电路111一般包括电子器件100的电路。如图所示，器件电路111可包括耦合于存储器115的处理器113，所述存储器115和处理器113均耦合于电源总线109以从调节器107接收电源电压(例如VOUT)。还可构想到不具有处理器或存储器的其它类型的电子器件。

电子器件100可以是任何类型的电子器件，包括移动、便携或手持设备，诸如任何类型的个人数字助理(PDA)、个人计算机(PC)、便携计算机、膝上型计算机等、蜂窝电话、个人媒体设备等。在一替代实施例中，电子器件100不是由电池供电的，而是通过AC电源或其它电源来供电的。一般而言，电压调节器107被配置为用于计算机、工业、消费者等应用和/或电池供电应用的功率调节器。

电子器件100的主要功能是由所示配置中的器件电路111来实现的。在一个实施例中，尽管构思的是不可充电的电池，然而电池101是任何适合类型的可充电电池(包括汽车电池)。在各实施例中，对于升压配置，VIN电压低于VOUT，对于降压配置，VIN高于VOUT，或者对于诸如单端、初级电感器转换器(SEPIC)或降压-升压转换器等各种其它配置，VIN相对于VOUT可在任何范围之间变化。调节器107在本文中被示出为降压式合成脉动调节器，尽管也可构思其它类型的调节器。

图2是根据一个实施例的具有频率控制的合成脉动调节器107的示意性框图；输入电压VIN被提供给输入节点202。第一电子开关S1具有耦合在节点202和相位节点206之间的电流端子，该电流端子形成相位信号LX。第二电子开关S2 108具有耦合在相位节点206和基准节点(例如，接地点)之间的电流端子。输出电感器210耦合在相位节点206和提供输出电压VOUT的输出电压节点212之间。输出电容器214耦合在输出节点212和接地点之间。响应于从驱动器块216提供至开关晶体管204、208的相应控制端子的控制信号而驱动电子开关204、208中的每一个。在一个实施例中，电子开关Q1和Q2被图示为本领域内技术人员已知的一对金属氧化物半导体场效应晶体管(MOSFET)。开关S1被图示为P沟道晶体管，其源极耦合于输入节点202且其漏极耦合于相位节点206，而开关S2是N沟道晶体管，其源极耦合于接地点且其漏极耦合于相位节点206。开关S1、S2的栅极从驱动器块216接收栅极驱动控制信号。可使用其它类型的电子开关器件，包括其它类型的FET等或其它类型的晶体管，例如双极结型晶体管(BJT)或绝缘栅双极晶体管(IGBT)等。

驱动器块216从PWM比较器218接收脉宽调制(PWM)控制信号。PWM比较器218的非反相输入耦合于节点236且其反相输入耦合于脉动节点244。节点236接收由误差放大器220和窗限网络提供的选定控制信号。误差放大器220的反相输入耦合以从输出节点212接收VOUT或接收作为VOUT的检出版本的反馈电压VFB。例如，尽管未示出，可将VOUT提供给例如电阻分压器等的输出电压检出网络，该输出电压检出网络形成VFB作为指示VOUT的比例电压。误差放大器220的非反相输入接收基准电压VREF，该基准电压VREF具有指示将VOUT或VFB中的哪一个提供给误差放大器220的要求电平的电压电平。误差放大器220的输出提供补偿信号VCOMP，该补偿信号VCOMP被提供给窗限网络的中央节点222。

窗限网络包括窗限电阻器228和234、窗限电流源224和230、受控的单刀单掷(SPST)开关238、242以及反相器240。电流源224耦合以将窗限电流IW从源极电压VDD提供给第一窗限节点226，在第一窗限节点226形成上窗限电压VUP。第一窗限电阻器228耦合在节点226和222之间，并且第二窗限电阻器234耦合在节点222和节点232之间，在节点232形成下窗限电压VDOWN。电流源230耦合以使窗限电流IW从节点232沉降至接地点。窗限电阻器228、234均具有大约RW的窗限电阻，它们在VUP、VDOWN和接收VCOMP的中央节点222之间形成平衡的配置。具体地说，流入每个电阻RW的电流IW形成窗限电压VW，因此VUP＝VCOMP+VW且VDOWN＝VCOMP-VW。

开关238耦合在VUP和节点236(在比较器218的非反相输入端)之间而开关242耦合在VDOWN和节点236之间。在比较器218的输出侧的PWM信号被提供给开关238的控制输入并被提供给反相器240的输入。反相器240的输出耦合于开关242的控制输入。如此，当PWM被断言为高时，开关238闭合而开关242断开，以使VUP被提供给节点236并因此被提供给比较器218的非反相输入。同样，当PWM被断言为低时，开关238断开而开关242闭合，以使VDOWN替代地被提供给节点236并因此被提供给比较器218的非反相输入。

耦合于比较器218的反相输入的脉动节点244是形成脉动电压VR的脉动节点。具有脉动电容CR的脉动电容器246耦合在脉动节点244和接地点之间。具有电阻RR的脉动电阻器248耦合在脉动节点244和公共电压节点250之间，该公共电压节点250接收公共电压VCOMM。脉动节点244从组合器网络252接收经调节的斜坡电流IR，该组合器网络252将斜坡电流IRAMP和频率补偿电压FCOMP组合以形成斜坡电流IR。如本文中进一步描述的那样，斜坡电流IR对脉动电容器246充电和放电(在正电流电平和负电流电平之间交替，如本文中进一步描述的)以形成脉动电压VR，该脉动电压VR具有锯齿波形。公共电压VCOMM在稳态操作中被设定为合成脉动电压的中点的目标电平。

相位节点106形成相位电压LX，该相位电压LX被提供给跨导网络254的非反相输入，跨导网络254在其非反相输入接收VOUT。跨导网络254在其输出形成IRAMP，该IRAMP具有与LX和VOUT之间的差成比例的电流电平。跨导网络254的增益GMR确定LX和VOUT之差与IRAMP之间的比例。在一传统合成斜坡调节器中，将IRAMP作为斜坡电流提供给脉动节点244以对脉动电容器246充电/放电。对于调节器107，IRAMP相反地是通过组合器网络252受FCOMP调整的，从而如本文进一步描述的那样取得频率控制。

在操作中，误差放大器220形成VCOMP，该VCOMP具有指示VOUT误差电平的电平。窗限网络形成VUP和VDOWN以遵循VCOMP，VUP和VDOWN分别如前所述地由窗限电压VW所间隔开。假设PWM为高，开关238将VUP耦合于比较器118，并且驱动器导通上端开关S1204并截止下端开关S2208。相位节点206耦合于输入节点202，该输入节点将LX驱动至VIN的电压电平。在降压变换器中，VIN大于VOUT，诱使电流流过输出电感器210以对输出电容器214充电，这往往增大了VOUT的电压电平。由于LX被向上驱动至VIN，跨导网络254产生IRAMP作为与VIN和VOUT之间的差成比例的正电流。忽略FCOMP和组合器网络252，斜坡电流IR对脉动电容器246充电以使脉动电压VR朝向VUP向上斜变。

当VR到达或是超出VUP时，比较器218切换并拉低PWM。开关238断开且开关242闭合，以使VDOWN根据磁滞函数性而被耦合于比较器218。另外，驱动器块216截止开关S1并导通开关S2，以使相位节点206有效地耦合于接地点，从而将LX拉低至地电位。这容易减慢和/或逆转通过输出电感器210的电流流动，如此容易降低VOUT的电压电平。由于LX被驱动至低，跨导网络254产生IRAMP作为与VIN和VOUT之差成比例的负电流，由此斜坡电流IR对脉动电容器246放电。因此，脉动电压VR朝向VDOWN向下斜变。当VR到达或是低于VDOWN时，比较器218切换并将PWM重新拉高。开关238闭合且开关242断开，以使VUP根据磁滞函数性而被再次耦合于比较器118。同样，驱动器块216截止S2开关并使开关S1回到导通，以使相位节点206被有效地拉回到VIN。操作在连续PWM周期内以这种方式重复。

跨输出电感器210的电压LX-VOUT被施加于跨导网络254的输入。由于LX在VIN和地电位之间来回往复，通过输出电感器210形成脉动电流。跨导网络254形成IRAMP，IRAMP被作为斜坡电流忽略组合器网络252)而提供以对脉动电容器246充电和放电，从而形成脉动电压VR。因此，VR是辅助电压波形，它有效地复制流过输出电感器210的波形脉动电流，被用来控制比较器218的来回往复。窗限网络提供以补偿电压VCOMP为中心的磁滞函数。

响应于负载增大瞬变，VOUT往往减小，致使VCOMP增大，这暂时地增大切换频率以快速地响应负载增大瞬变，从而保持调节。同样地，响应于负载减小瞬变，VOUT往往增大，致使VCOMP减小，这暂时地降低切换频率以快速地响应负载减小瞬变，从而保持调节。如前所述，包括调节器107的合成脉动调节器的稳态工作频率已变得更难以控制。期望获得固定或已知的稳态工作频率以最大化性能并最小化例如EMI等的噪声。VIN、VOUT、稳态负载(例如输出电流)或输出电容器214的ESR这些中的变化改变了在固定磁滞窗限大小内的合成斜坡电压VR的斜率，这也改变了稳态切换频率。

相位比较器300将基准时钟RCLK与PWM进行比较并形成频率补偿信号FCOMP，FCOMP被提供给比较器252。RCLK可从外部提供或由时钟发生器等(未示出)产生。设计者可基于VIN和VOUT的电压电平或电压范围、输出电容器的ESR以及其它电路变量来选择RCLK的频率。组合器网络252将FCOMP与IRAMP组合以提供因变于IRAMP和FCOMP的经调节的斜坡电流IR。FCOMP可从内部或从外部提供。如本文所述，通过调节IR以将稳态切换频率保持在期望水平来控制合成脉动电压VR的斜率。

图3是根据可被用来形成FCOMP信号的一个实施例的相位比较器300的示意性框图。RCLK被施加于D触发器(DFF)301的时钟输入，该D触发器301的D输入被拉高至VDD。DFF 301的Q输出提供信号UP，该信号UP被提供给节点303。PWM信号被提供给另一DFF 305的时钟输入，该DFF 305的D输入被拉高至VDD。DFF 305的Q输出将信号DOWN提供给节点307。2-输入AND门309的各个输入耦合于节点303、307，以逻辑地组合UP和DOWN信号。AND门309的输出耦合于DFF 301、305的清零输入。节点303耦合以将UP信号提供给SPST开关311的控制输入。节点307耦合以将DOWN信号提供给另一SPST开关313的控制输入。电流源315耦合以将电流从VDD提供至节点317，并且开关311的切换端子耦合在节点317和节点319之间。开关313的切换端子耦合在节点319和节点321之间，而另一电流源323耦合以使电流从节点321沉降至接地点。电流源315供给从VDD至节点317的电流IF，并且电流源323将电流IF从节点321沉降至接地点。当相应控制信号UP和DOWN各自为低时，开关311、313中的每一个均断开，而当相应控制信号UP和DOWN各自为高时，开关311、313中的每一个均闭合。电阻-电容(RC)网络包括串联在节点319和接地点之间的电阻器R1和电容器C1，以及耦合在节点319和接地点之间的另一电容器C2。节点319形成FCOMP信号。

包含电阻器R1和电容器C1、C2的RC网络集合地形成频率补偿网络以对FCOMP滤波。建立调节器107的实际切换频率的PWM信号被DFF 301、305用于与RCLK信号进行比较，该RCLK信号被设定至调节器107的期望切换频率。如果RCLK的上升沿早于PWM的下一上升沿，这意味着调节器切换频率比RCLK所建立的目标频率更慢，则UP信号被锁存为高且开关311闭合而开关313保持断开。电流源315供给IF电流以向频率补偿网络(R1、C1、C2)充电，从而增加频率补偿电压FCOMP。最后，PWM信号变高，致使DOWN信号被锁存为高以闭合开关313。当开关311和313均闭合时，由电流源315供给的电流IF由电流源323重新引导离开频率补偿网络。此外，AND门309变高并对DFF 301、305清零，以使UP和DOWN信号再次被拉回低。因此，RCLK和PWM的上升沿之间的时延确定IF电流被提供给频率补偿网络达多长时间以使FCOMP增大。

如果PWM的上升沿是在RCLK的下一上升沿之间出现，这意味着调节器切换频率比目标频率更快，则将DOWN信号触发为高并使下端开关313导通而使上端开关311保持断开。在这种情形下，电流源323沉降IF电流以对频率补偿网络(R1、C1、C2)放电，从而减小频率补偿电压FCOMP。最后，RCLK信号变高，致使UP信号被锁存为高以闭合开关311。当开关311、313均闭合时，由电流源315供给的电流IF被提供给电流源323，而AND门309变高并对DFF 301、305清零以使UP和DOWN信号再次被拉低。因此，PWM和RCLK的上升沿之间的时延确定从频率补偿网络抽离IF电流达多少时间以使FCOMP降低。

基准时钟RCLK可从外部或从内部提供。在稳态条件下，FCOMP保持稳定并且由PWM确定的调节器107的切换频率基本等于RCLK的频率，而不管电路或值的变化(包括：VIN和VOUT的电压电平和输出电容器214的ESR)如何。在瞬变条件下，调节器107的切换频率适当地改变以快速作出回应，从而保持所期望的调节电平。在瞬态条件之后，切换频率再次受到控制以使其基本等于RCLK的频率。

图9是跨导网络254和组合器网络252的更详细配置的简化示意性框图。跨导网络254包括两个跨导放大器903、915以及采样和保持(SH)网络901。跨导放大器903、915各自具有跨导GM。相位信号LX被提供给SH网络901的输入，SH网络901当PWM为高时采样LX并提供经采样和保持的输出VIN’。如前面描述的，当PWM为高时，LX变高至大约VIN(在切换稳定后)，由此VIN’通常具有与VIN大致相同的电压电平。尽管VIN可被直接用于其它实施例，然而SH网络901提供间接采样VIN的方法。VIN’被提供给跨导放大器903的非反相(+)输入，该跨导放大器903的反相输入耦合于GND(接地点)。如此，跨导放大器903在其输出端形成电流IRAMP1＝GM·VIN’或与VIN成比例的电流。

VOUT被提供给跨导放大器915的非反相(+)输入，该跨导放大器915的反相输入耦合于GND。如此，跨导放大器915在其输出端形成电流IRAMP2＝GM·VOUT或与VOUT成比例的电流。

组合器网络252包括两个组合器905(组合器1)、917(组合器2)，一对P型MOS晶体管907、909以及开关911。IRAMP1被提供给第一组合器905的输入，该第一组合器905在另一输入接收FCOMP并在其输出形成第一经调节的斜坡电流IR1。P型MOS晶体管907、909耦合作为电流镜以通过开关911将电流IR1镜像至脉动节点244。晶体管907、909的源极耦合于VDD，并且这两个晶体管的栅极以及晶体管907的漏极在组合器905的输出侧耦合在一起，以汲取输出电流IR1。IRAMP2被提供给第二组合器917的输入，第二组合器917在其另一输入接收FCOMP并在其输出形成第二经调节的斜坡电流IR2。直接提供IR2以从节点244汲取电流。PWM被提供给开关911的控制输入，当PWM为低时开关911断开，而当PWM为高时开关911闭合。

在操作中，跨导放大器903形成与VIN成比例的斜坡电流IRAMP1，IRAMP1经由组合器905通过FCOMP调节并作为经调节的斜坡电流IR1来提供。当PWM为高时，IR1被镜像以向脉动节点244提供与VIN成比例的电流。跨导放大器915形成与VOUT成比例的斜坡电流IRAMP2，IRAMP2经由组合器917通过FCOMP调节并作为经调节的斜坡电流IR2来提供。如此，当PWM为高时，脉动电容器246通过IR2连续放电并通过IR1-IR2充电。

图4是根据可被用来实现组合器905、917中的任何一个或两者的示例性实施例的组合器400的示例性实施例的示意图。FCOMP被提供给运算放大器401的非反相输入，运算放大器401的输出耦合于两个N型MOS晶体管403、405的栅极。晶体管403的源极耦合于放大器401的反相输入，并耦合于具有电阻R的电阻器409的一端。晶体管403的源极耦合于同样具有电阻R的另一电阻器411的一端。电阻器409、411的另一端耦合于接地点。P型MOS晶体管407是二极管耦合的，其源极耦合于源电压VDD并且其栅极和漏极耦合于晶体管403的漏极。晶体管405的漏极耦合于节点412。

放大器401、晶体管403、405和407以及电阻器409、411集合地形成缓冲或电压-电流转换电路，用于将FCOMP电压转换成相应的电流IFCOMP。放大器401工作以控制晶体管403，从而使晶体管403源极侧的放大器401反相输入处的电压维持在与FCOMP相同的电压电平下。如此，电流IFCOMP＝FCOMP/R通过电阻器409而形成。晶体管405可与晶体管403基本匹配，由此电流IFCOMP从节点412流过晶体管405和电阻器411。配置或以其它方式选择电阻器409和411的电阻R以确定电压FCOMP和电流IFCOMP之间的增益。尽管缓冲转换电路被图示为组合器400的一部分，然而这只是设计喜好问题。缓冲转换电路可替代地被单独提供或包括作为相位比较器300的输出的一部分，以将IFCOMP电流直接提供给组合器400。

一对P型MOS晶体管413、415被耦合作为电流镜，以通过节点412将电流IFCOMP镜像至电流组合器网络419输入处的节点417。晶体管413、415的源极耦合于VDD，并且这两个晶体管的栅极和晶体管413的漏极在节点412耦合在一起。在一个实施例中，电流组合器网络419可被实现为Gilbert单元或类似单元。电流组合器网络419包括双极结型晶体管(BJT)421、423、425、427和431以及形成基准电流IREF的电流源429。晶体管421、427的集电极耦合于VDD而它们的基极在接收IFCOMP的节点417处耦合在一起。晶体管421的发射极耦合于另一输入节点423，该输入节点423进一步耦合于晶体管425的基极。晶体管425的集电极耦合于节点417而其基极耦合至接地点。晶体管427的发射极耦合于电流源429的输入并耦合于晶体管431的基极。电流源429的输出耦合至接地点。晶体管431的发射极耦合至接地点，且其集电极耦合于脉动节点244并形成经调节的斜坡电流IRX。IRX代表IR1或IR2中的任何一个。IREF是被配置成选择电流组合器网络419的增益的恒电流电平。

一对N型MOS晶体管433、436作为电流镜耦合，以将输入电流IRAMPX镜像至电流组合器网络419的输入处的节点423。IRAMPX代表IRAMP1或IRAMP2中的任意一个。晶体管433、435的源极耦合至接地点，并且这两个晶体管的栅极和晶体管433的漏极在接收IRAMPX的输入节点处耦合在一起。

电流组合器网络419工作以使电流IFCOMP乘以电流IRAMPX并除以基准电流IREF以形成IRX，或者表示为IRX＝IFCOMP·IRAMPX/IREF。由于IFCOMP＝FCOMP/R，因此输出斜坡电流IRX遵循下面等式(1)：

$\mathrm{IRX}=\frac{\mathrm{FCOMP}\·\mathrm{IRAMPX}}{R\·\mathrm{IREF}}---\left(1\right)$

其中选择R和IRFF以确定组合器400的增益。电流IR(IR1和IR2的组合)在接下来的PWM周期内基于LX和VOUT之间的电压差而变为正和负，从而对脉动电容器246充电/放电，并由此形成辅助脉动电压VR。相位比较器300比较RCLK和PWM的相位以形成FCOMP，FCOMP分别与IRAMP1和IRAMP2相乘以调整调节器107的稳态工作频率。

图5是绘出根据一个实施例的RCLK、PWM、FCOMP、VUP、VR、VDOWN和VOUT相对于时间的一系列时序图；RCLK和PWM一起被绘制在最上面的时序图中，FCOMP绘制在第二时序图上，VUP、VR和VDOWN一起被绘制在第三时序图上，而VOUT被绘制在最下面的图上。这些时序图共同示出调节器107如何对RCLK的频率变化作出响应。RCLK开始在较低频率并随后跳至较高频率。在RCLK增大后，PWM的频率滞后，同时FCOMP在接下来的PWM周期响应于RCLK频率增大而增大。VR的斜率随着FCOMP增大而增大，这使得PWM的频率增大。VUP和VDOWN均以VR为基准向上和向下往复，而VUP和VDOWN之间的差保持恒定，因为窗限网络保持总磁滞窗限电压恒定。随着PWM的频率变得基本相等于RCLK的频率，FCOMP最终固定在较高的电压电平。

图6是可被用来控制根据本发明的通过频率控制实现的多相合成脉动电压调节器800(图8)的控制器600的示意性时钟图。尽管仅示出两个相位，然而从下面的描述中容易理解，本发明的架构和功能根据需要可容易地扩展至附加的相位。为了降低附图及其伴随说明的复杂性，作为复杂度降低的多相位示例，示出二相位配置。

控制器600包括由上门限比较器和下门限比较器610、620构成的主磁滞比较器，这两个比较器的输出分别耦合于置位(RESET)/复位(SET)触发器630的复位输入和置位输入。触发器630的Q输出提供主时钟信号MCLK，主时钟信号MCLK在控制器600的实际工作频率下往复。比较器610的第一反相(-)输入611耦合以接收上门限电压VUPPER，而比较器620的第一非反相(+)输入621耦合以接收下门限电压VLOWER，下门限电压VLOWER比上门限电压VUPPER低某一规定偏移ΔV/2。尽管未示出，然而与调节器107的误差放大器220类似的误差放大器形成补偿或误差信号等，该补偿或误差信号以与VUP和VDOWN相类似的方式来调节VUPPER和VLOWER，其中VUPPER和VLOWER之间的电压窗限差仍然固定在ΔV/2。比较器610的第二非反相输入612和比较器620的第二反相(-)输入622中的每一个均耦合于节点699，该节点699耦合于组合器网络691的输出并也耦合于以接地点为基准的脉动电容器645。组合器网络691以与组合器网络252类似的方式来配置，具有接收双向IRAMP电流的单个输入。节点699形成脉动电压VR。组合器网络691的输入耦合于受控制开关640的公共端子641，该受控制开关640通过倒相触发器630的Q(即，)输出而受到控制。引入相位比较器300，该相位比较器300接收外部基准时钟信号RCLK和主时钟信号MCLK，并将频率补偿电压FCOMP提供给组合器网络691的输入。

开关640的第一输入端子642耦合于跨导放大器650的输出，而开关640的第二输入端子643耦合于跨导放大器660的输出。跨导放大器650具有第一非反相(+)输入651，该第一非反相(+)输入651耦合以接收至控制器600的输入电压VIN，而跨导放大器650的第二反相(-)输入652耦合以接收控制器600的输出电压VOUT。跨导放大器650产生与其输入之间的差成比例(即与VIN-VOUT成比例)的输出电流。跨导放大器660具有耦合于接地点的第一非反相(+)输入661，而其第二输入662耦合以接收输出电压VOUT。跨导放大器650产生与其输入之间的差成比例(即与0(接地点电压)-VOUT成比例)的输出电流。

触发器630形成MCLK信号的Q输出耦合于序列逻辑电路670的输入。可实现为计数器的序列逻辑电路670具有与所产生的相位数对应的N个输出。在当前的二相位示例中，序列逻辑电路670具有耦合于置位/复位触发器680的置位输入的第一输出671以及耦合于置位/复位触发器690的置位输入的第二输出672。为此，对于二相位应用序列逻辑670可实现为触发器，或在多于二相位的应用下实现为移位寄存器。触发器680的复位输入耦合于比较器601的输出，而触发器690的复位输入耦合于比较器613的输出。

比较器601和613分别具有反相(-)输入602、614，它们耦合以接收上门限电压VUPPER。比较器601的非反相(+)输入603耦合以接收由相位1跨导放大器607提供给电容器605的电流所产生的跨电容器605形成的相位1脉动(PHASE 1RIPPLE)电压波形。比较器613的非反相(+)输入615耦合以接收由相位2跨导放大器608提供给电容器606的电流所产生的跨电容器606形成的相位2脉动(PHASE 2 RIPPLE)电压。

相位1跨导放大器607具有耦合以接收相位1电压VPHASE1的第一非反相(+)输入616以及耦合以接收输出电压VOUT的第二反相(-)输入617。除了与第一相位输出电压关联，相位1电压VPHASE1对应于单相位调节器107的节点206处的相位电压LX，并根据在输出触发器680的Q输出处提供的第一相位PWM1波形可控制地选通。因此，跨导放大器607产生与VPHASE1-VOUT成比例的相位1脉动电压。同样，相位2跨导放大器608具有耦合以接收相位2电压VPHASE2的第一非反相(+)输入618，以及耦合以接收输出电压VOUT的第二反相(-)输入619。除了与第二相位输出电压关联，相位2电压VPHASE2对应于单相位调节器107的节点206处的相位电压LX，并根据在输出触发器690的Q输出处提供的第二相位PWM2波形可控制地选通。因此，跨导放大器608产生与VPHASE2-VOUT成比例的相位2脉动电压。

在传统多相合成脉动电压调节器中，节点641直接耦合于699而没有组合器640。控制器600介入了组合器网络691，该组合器网络691以与前述基本相同的方式工作。跨导放大器650、660和开关640一同以与跨导放大器254基本相同的方式工作。当MCLK为高时，开关640选择跨导放大器650的输出处的节点642，该跨导放大器650供给与VIN-VOUT成比例的电流，类似于当LX被拉至VIN时LX-VOUT。当MCLK为低时，开关640选择在跨导放大器660输出处的节点643，该跨导放大器660沉降与0-VOUT成比例的电流，类似于当LX被拉低至地时LX-VOUT。因此，电流IRAMP经由节点641被提供在组合器网络691的输入处。相位比较器300以基本相同的方式工作，除了是将主时钟MCLK与RCLK比较而不是与PWM比较，并以基本相同方式提供FCOMP。如本文中进一步描述的那样，MCLK控制控制器600的多个PWM信号PWM1和PWM2中的每一个的操作。组合器网络691如前所述地组合IRAMP和FCOMP(与IREF组合)，并在其输出处产生经调节的斜坡电流，该斜坡电流被提供为对脉动电容器645充电和放电，从而形成脉动电压VR。

图7是示出在稳态操作下具有频率控制的控制器600的操作的简化时序图。脉动电压VR与VUPPER和VLOWER重叠地绘出，相位1脉动和相位2脉动与VUPPER重叠地绘出，而MCLK、PWM1和PWM2信号是相对于时间绘出的。VUPPER和VLOWER是以固定电平示出的，要理解，它们均随着如前所述的补偿或误差电压而改变。在稳态下的操作基本类似于传统配置，其中暂时忽略相位比较器300和组合器网络691的操作。在时间t0，按照比较器620所检测到的，VR落在VLOWER之下，这置位触发器630以将MCLK拉高。当MCLK变高时，开关640选择跨导放大器650的输出以注入正电流，从而对电容器645充电以使VR开始向上斜变。另外，序列逻辑670置位触发器680以将PWM1拉高，这将相应相位节点(未示出)耦合至VIN以拉高VPHASE1。跨导放大器607注入正电流以对电容器605充电，从而使相位1脉动开始向上斜变。

在接下来的时间t1，按照比较器610所检测的，VR到达或者超出VUPPER，这重置触发器630以将MCLK拉回至低。开关640切换以选择跨导放大器660的输出，这沉降来自脉动电容器645的电流，以使VR再次向下斜变。相位1脉动仍然向上斜变，因为它尚未达到VUPPER。在接下来的时间t2，相位1脉动到达或者超出VUPPER，以使比较器601重置触发器680以将PWM1拉回至低。VR、相位1脉动和相位2脉动在时间t2后向下斜变，直到下一周期为止。

在接下来的时间t3，按照比较器620所检测到的，VR再次落在VLOWER之下，这置位触发器630以将MCLK再次拉回至高。当MCLK变高时，开关640选择跨导放大器650的输出以注入正电流，从而对电容器645充电以使VR开始向上斜变。在这种情形下，序列逻辑670置位触发器690以将PWM2拉高，这将相应相位节点(未示出)耦合至VIN以拉高VPHASE2。跨导放大器608注入正电流以对电容器606充电，从而使相位2脉动逆转并开始向上斜变。要注意，由于序列逻辑670现在选择相位2而非相位1，相位1脉动继续向下斜变。

在接下来的时间t4，按照比较器610所检测的，VR再次到达或者超出VUPPER，这重置触发器630以将MCLK拉回至低。开关640切换以选择跨导放大器660的输出，这沉降来自脉动电容器645的电流以使VR再次向下斜变。相位2脉动仍然向上斜变，因为它尚未达到VUPPER。在接下来的时间t5，相位2脉动到达或者超出VUPPER，以使比较器613重置触发器690以将PWM2拉回至低。VR、相位1脉动和相位2脉动在时间t5后再次向下斜变，直到下一周期为止。下一周期开始在接下来的时间t6，在这种情形下MCLK和PWM1再次变高。

操作以这种方式重复：其中序列逻辑670以循环方式一次选择多个相位。VUPPER和VLOWER电压以与窗限电压VUP和VDOWN的相类似的方式工作，并且尽管未具体示出，这些电压以相类似的方式响应误差或补偿信号的变化而向上或向下变化。如此，响应于输出瞬变，MCLK的频率、且因此PWM1和PWM2的频率相应地改变以抵消瞬变并维持调节。此外，MCLK、PWM1和PWM2的频率要不然就响应于尤其VIN、VOUT、稳态负载电流以及输出电容器的ESR的改变。

相位比较器300和组合器网络691以前述相类似的方式工作以将MCLK的稳态频率维持为基本等于RCLK的频率。当MCLK的频率由于任何原因(例如VIN、VOUT、稳态负载或输出电容器的ESR的改变)而不同于RCLK时，相位比较器300调整FCOMP并且组合器网络691调节其输出以使MCLK重新回到RCLK的频率。比MCLK的频率更低(例如其一半)的PWM1和PWM2的频率也相应地调整以落到稳态条件下由RCLK指示的预定目标频率中。

图8是根据一示例性实施例的使用控制器600实现的多相合成脉动电压调节器800的简化示意性方框图，该多相合成脉动电压调节器800具有“N”个相。多相调节器800可被用作图1所示的调节器107。控制器600接收RCLK、VIN和VOUT(或VFB)以及N个相位电压VPHASE1-VPHASEN并，将N路PWM信号PWM1、PWM2、……PWMN提供给相应的N个门驱动器GD1、GD2、……、GDN，这些门驱动器为多相调节器800形成N个通道。数目N是大于1的正整数，包括对于二相情形的N＝2。对于第一通道，PWM1信号被提供给第一门驱动器GD1，该GD1控制一对电子功率切换器件(即开关Q11和Q12)的导通和截止。具体地说，门驱动器GD1产生被提供给上端(或高侧)开关Q11的控制端子(例如门)的上端门切换信号UG1，并产生被提供给下端(或低侧)开关Q12的控制端子的下端门切换信号LG1。在图示的具体配置中，开关Q11和Q12被图示为N沟道金属氧化物半导体场效应晶体管(MOSFET)，其漏极-源极电流路径串联地耦合在一对输入电源端子之间。在所示配置中，输入电源端子形成以接地点(GND)为基准的输入电压VIN1。也考虑其它类型的电子开关器件。开关Q12的漏极在形成电压VPHASE1的相位节点VPHASE1处被耦合于开关Q11的源极，该相位节点耦合于输出电感器L1的一端。电感器L1的另一端耦合于公共输出节点801，该公共输出节点801形成输出信号VOUT。

多相调节器800剩下的通道2-N以与第一通道基本相同的方式来配置。PWM2(或PWMN)信号被提供给栅极驱动器GD2(或GDN)，该栅极驱动器GD2(或GDN)提供信号UG2和LG2(或IGN和LGN)以驱动开关Q21、Q22(或QN1和QN2)，这些开关在输入电压VIN和接地点基准之间的相位节点VPHASE2(或VPHASEN)处被耦合在一起。相位节点VPHASE2(或VPHASEN)通过输出电感器L2(或LN)而被耦合于形成VOUT的输出节点801。输出节点801耦合于以接地点为基准的输出电容器803。负载可被耦合于输出节点801和接地点以接收VOUT，例如电子器件100的器件电路111。VIN和VOUT信号被回馈给控制器600。多相调节器800的多个相位或通道并行地耦合以调节VOUT。对于多相调节器800，每个通道包括单独的相位节点和输出电感器。相位节点VPHASE1-VPHASEN(形成每个通道的相位电压VPHASE1-VPHASEN)中的每一个均表现出大而且快的瞬变，有效地在VIN和地电位(即0V)之间切换，相反形成VOUT信号的输出接点801保持相对稳定。因此，每个电感器L1-LN在操作中形成相对大的、三角形的脉动电流信号。相应的脉动电压PHASE1 RIPPLE(相位1脉动)、PHASE2 RIPPLE(相位2脉动)等是基于输出电感器脉动电流而形成的，用来如前所述地控制每个相位的切换。

本文描述的具有频率控制的合成脉动调节器引入了使工作频率与外部时钟同步的新架构，以使该调节器适于通用的应用场合。对主调节器控制环引入锁相环控制以将切换频率锁定在所施加的时钟信号。反馈环路被用来响应时钟和切换频率之差而调整合成电流脉动的斜率。相位比较器可以本领域内普通技术人员所能理解的任何替代方式实现。由于磁滞窗限大小是固定的，因此本文描述的当前架构可应用于输入电压急剧改变的场合。

本文披露了一种合成脉动调节器，该合成脉动调节器将输入电压转换成经调节的输出电压并包括基于基准时钟的频率控制。调节器包括误差网络、脉动检测器、组合器、脉动发生器、比较器网络和相位比较器。误差网络提供指示输出电压相对误差的误差信号。脉动检测器基于输入和输出电压以及脉冲控制信号而提供斜坡控制信号。组合器基于频率补偿信号而调整斜坡控制信号以提供经调整的斜坡控制信号。脉动发生器基于经调整的斜坡控制信号来形成脉动控制信号。比较器网络基于误差信号和脉动控制信号来形成脉冲控制信号以控制切换。相位比较器将脉冲控制信号与基准时钟进行比较并提供作为其指示的频率补偿信号。

在一个实施例中，相位比较器将基准时钟与由脉冲控制信号指示的实际工作频率作比较，并用来调整斜坡控制信号。脉冲控制信号的频率可随电路状态或例如输入电压、输出电压、输出电容等的变量而变化。在一种合成脉动调节器中，脉冲控制信号的频率可改变以允许快速响应输出负载瞬变。由相位比较器提供的频率补偿对工作频率变化作出补偿，由此稳态工作频率是基于基准时钟的并因此保持稳定。

合成脉动调节器可被实现为多相调节器。合成脉动调节器可被实现在一电子器件上。电子器件例如可包括对许多类型计算机设备所常见的处理器和存储器。

根据一个实施例基于基准时钟来控制合成脉动调节器的稳态切换频率的方法包括：确定输出电压的误差并提供作为其指示的补偿信号；使用补偿信号形成具有上限和下限的窗限信号，当脉冲控制信号被断言为高时基于输入电压和输出电压之间的差形成斜坡信号，当脉冲控制信号被断言为低时基于输出电压形成斜坡信号；基于脉冲控制信号和基准时钟的比较而提供频率补偿值；基于频率补偿值调整斜坡信号并提供经调整的斜坡信号；将经调整的斜坡信号转换成脉动信号；并比较斜坡信号和窗限信号以及提供作为其指示的脉冲控制信号。

虽然已参考本发明的某些优选版本相当详细地描述了本发明，但可构想其它可能的版本和变型。本领域普通技术人员应当理解的是，他们能容易地利用所公开的概念和特定实施例作为基础以设计或修改其它结构以提供本发明的相同目的，而不背离由所附权利要求限定的本发明的精神和范围。

Claims (20)

1.一种合成脉动调节器，所述合成脉动调节器将输入电压转换成经调节的输出电压并包括基于基准时钟的频率控制，所述合成脉动调节器包括：

误差网络，所述误差网络提供指示输出电压的相对误差的误差信号；

脉动检测器，所述脉动检测器基于输入和输出电压以及脉冲控制信号而提供斜坡控制信号；

组合器，所述组合器基于频率补偿信号而调节所述斜坡控制信号以提供经调节的斜坡控制信号；

脉动发生器，所述脉动发生器基于所述经调节的斜坡控制信号来形成脉动控制信号；

比较器网络，所述比较器网络基于所述误差信号和所述脉动控制信号在响应于负载瞬变而改变的频率下形成所述脉冲控制信号以控制切换；以及

相位比较器，所述相位比较器将所述脉冲控制信号与所述基准时钟进行比较并提供作为其指示的所述频率补偿信号，以通过调整所述斜坡控制信号来控制所述合成脉动调节器的稳态工作频率以将所述脉冲控制信号的频率向基准时钟的固定频率调整。

2.如权利要求1所述的合成脉动调节器，其特征在于：

所述脉动检测器包括至少一个跨导器件，所述跨导器件基于所述输入和输出电压以及脉冲控制信号提供所述斜坡控制信号作为斜坡控制电流；

其中所述相位比较器将所述脉冲控制信号与所述基准时钟比较以形成所述频率补偿信号；以及

所述组合器使用所述频率补偿信号来调节所述斜坡控制电流，以提供经调节的斜坡控制电流。

3.如权利要求2所述的合成脉动调节器，其特征在于，所述脉动发生器包括由所述经调节的斜坡控制电流来充电和放电的脉动电容。

4.如权利要求2所述的合成脉动调节器，其特征在于，所述频率补偿信号包括频率补偿电流，并且所述组合器包括将所述斜坡控制电流与所述频率补偿电流除以基准电流得到的值相乘的乘法器。

5.如权利要求1所述的合成脉动调节器，其特征在于，所述相位比较器包括：

第一锁存器，用于检测所述基准时钟的边沿；

第二锁存器，用于检测所述脉冲控制信号的边沿；

电阻器-电容器网络，用于形成频率补偿电压；以及

切换电流网络，所述切换电流网络由所述第一和第二锁存器控制以基于所述基准时钟的边沿和所述脉冲控制信号的边沿之间的时长而对所述电阻器-电容器网络进行充电和放电。

6.如权利要求1所述的合成脉动调节器，其特征在于，所述比较器网络包括：

窗限网络，所述窗限网络将所述误差信号转换成具有上限和下限的窗限信号；以及

磁滞比较器，所述磁滞比较器将所述脉动控制信号与所述窗限信号进行比较以形成所述脉冲控制信号。

7.如权利要求1所述的合成脉动调节器，其特征在于，还包括：

多个相位网络，每个所述相位网络基于所述输入和输出电压以及多个脉宽调制信号中的相应的一个来形成多个脉动控制信号中相应的一个；并且

所述脉冲控制信号包括主时钟信号，所述主时钟信号控制所述多个脉宽调制信号中的每一个的切换频率。

8.一种电子器件，包括：

合成脉动调节器，所述合成脉动调节器将输入电压转换成经调节的输出电压并包括基于基准时钟的频率控制，所述合成脉动调节器包括：

误差网络，所述误差网络提供指示输出电压的相对误差的误差信号；

脉动检测器，所述脉动检测器基于输入和输出电压以及脉冲控制信号而提供斜坡控制信号；

组合器，所述组合器基于频率补偿信号来调节所述斜坡控制信号以提供经调节的斜坡控制信号；

脉动发生器，所述脉动发生器基于所述经调节的斜坡控制信号来形成脉动控制信号；

比较器网络，所述比较器网络基于所述误差信号和所述脉动控制信号在响应于负载瞬变而改变的频率下形成所述脉冲控制信号以控制切换；以及

相位比较器，所述相位比较器将所述脉冲控制信号与所述基准时钟进行比较并提供作为其指示的所述频率补偿信号，以通过调整所述斜坡控制信号来控制所述合成脉动调节器的稳态工作频率以将所述脉冲控制信号的频率向基准时钟的固定频率调整。

9.如权利要求8所述的电子器件，其特征在于，所述合成脉动调节器包括多相调节器，并且所述脉冲控制信号包括主时钟信号。

10.如权利要求8所述的电子器件，其特征在于，还包括：

处理器，所述处理器接收所述输出电压作为源电压；以及

存储器，所述存储器耦合于所述处理器并接收所述输出电压作为源电压。

11.如权利要求8所述的电子器件，其特征在于，所述相位比较器包括：

第一触发器，所述第一触发器接收所述基准时钟并提供向上(up)信号；

第二触发器，所述第二触发器接收所述脉冲控制信号并提供向下(down)信号；

控制门，所述控制门具有接收所述向上和向下信号的输入以及耦合于所述第一和第二触发器的清零输入的输出；

电阻器-电容器网络，所述电阻器-电容器网络形成频率补偿电压作为所述频率补偿信号；

切换电流源，所述切换电流源当所述向上信号被断言时对所述电阻器-电容器网络充电；以及

切换电流宿，所述切换电流宿当所述向下信号被断言时对所述电阻器-电容器网络放电。

12.如权利要求8所述的电子器件，其特征在于，所述组合器使所述斜坡控制信号乘以所述频率补偿信号以提供所述经调节的斜坡控制信号。

13.如权利要求8所述的电子器件，其特征在于：

所述相位比较器提供所述频率补偿信号作为频率补偿电压；

其中所述脉动检测器包括跨导放大器，所述跨导放大器基于跨输出电感施加的电压而提供所述斜坡控制信号作为斜坡控制电流；并且

所述组合器包括乘法器，所述乘法器将所述频率补偿电压乘以所述斜坡控制电流。

14.如权利要求13所述的电子器件，其特征在于，所述组合器包括转换器，所述转换器将所述频率补偿电压转换成频率补偿电流，并且所述乘法器包括电流乘法器，所述电流乘法器使所述频率补偿电流与所述斜坡控制电流除以基准电流得到的值相乘。

15.一种基于基准时钟来控制合成脉动调节器的稳态切换频率的方法，其中所述合成脉动调节器将输入电压转换成经调节的输出电压，所述方法包括：

确定所述输出电压的误差并提供作为其指示的补偿信号；

使用所述补偿信号形成具有上限和下限的窗限信号；

当脉冲控制信号被断言为高时基于所述输入和输出电压之间的差产生斜坡信号，并当所述脉冲控制信号被断言为低时基于所述输出电压产生斜坡信号；

基于所述脉冲控制信号和所述基准时钟的比较而提供频率补偿值；

基于所述频率补偿值来调节所述斜坡信号并提供经调节的斜坡信号以将所述脉冲控制信号的频率向基准时钟的固定频率调整；

将所述经调节的斜坡信号转换成脉动信号；以及

比较所述脉动信号和所述窗限信号并在响应于负载瞬变而改变的频率下提供作为其指示的脉冲控制信号。

16.如权利要求15所述的方法，其特征在于，所述提供频率补偿值包括：

当所述基准时钟具有比所述脉冲控制信号更高的频率时，增大所述频率补偿值的电平；以及

当所述基准时钟具有比所述脉冲控制信号更低的频率时，减小所述频率补偿值的电平。

17.如权利要求15所述的方法，其特征在于，所述基于频率补偿值调节斜坡信号包括将所述斜坡信号乘以所述频率补偿值。

18.如权利要求15所述的方法，其特征在于：

所述产生斜坡信号包括产生斜坡电流；

其中所述产生频率补偿值包括产生频率补偿电流；以及

所述调节斜坡信号包括将所述斜坡电流乘以所述频率补偿电流并除以基准电流。

19.如权利要求15所述的方法，其特征在于，所述转换经调节的斜坡信号包括用经调节的斜坡电流对脉动电容器充电以提供脉动电压。

20.如权利要求19所述的方法，其特征在于：

所述确定输出电压的误差包括放大所述输出电压和基准电压之间的差以提供补偿电压；

其中所述形成窗限信号包括通过将偏移电压加上所述补偿电压而提供上限电压，并通过从所述补偿电压减去偏移电压而提供下限电压；并且

所述比较经调节的脉动信号和窗限信号包括将所述脉动电压与所述上限电压和下限电压进行比较。