CN115940643A - 一种dc-dc转换器及其控制系统和控制方法 - Google Patents
一种dc-dc转换器及其控制系统和控制方法 Download PDFInfo
- Publication number
- CN115940643A CN115940643A CN202211490507.0A CN202211490507A CN115940643A CN 115940643 A CN115940643 A CN 115940643A CN 202211490507 A CN202211490507 A CN 202211490507A CN 115940643 A CN115940643 A CN 115940643A
- Authority
- CN
- China
- Prior art keywords
- transistor
- current
- voltage
- control
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000005070 sampling Methods 0.000 claims abstract description 71
- 230000003321 amplification Effects 0.000 claims abstract description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 6
- 239000003990 capacitor Substances 0.000 claims description 36
- 230000011664 signaling Effects 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Abstract
本发明提供了一种DC‑DC转换器及其控制系统和控制方法，包括：电流采样模块，用于采样电感的电流，获得采样电流；误差放大模块，用于将功率级电路的反馈电压与基准电压进行比较放大，获得误差电流；电流转电压控制模块，用于根据采样电流、误差电流、迟滞电流和控制信号，获得第一电压和第二电压；PWM比较器，用于根据第一电压和第二电压，生成控制信号，以通过控制信号控制第一功率管和第二功率管的开启和关闭；迟滞电流控制模块，用于对控制信号的周期进行采样，并根据采样周期和预设周期的比较结果输出迟滞电流，以通过迟滞电流来调整控制信号的频率，以减小DC‑DC转换器工作频率的变化范围，保证其工作频率的稳定性。
Description
技术领域
本发明涉及直流转换技术领域，更具体地说，涉及一种DC-DC转换器及其控制系统和控制方法。
背景技术
DC-DC转换器由于具备较高的转换效率，因此，已经作为电源供电元件广泛应用于各类电子产品中。随着科技的发展，DC-DC转换器的控制技术也由原来的固定频率控制技术发展到现在的可变频率控制技术。
传统的固定频率控制技术包括电压模式控制技术和电流模式控制技术，电压模式和电流模式控制技术虽然稳定性较好，但是，存在轻载下变频设计困难的缺点。虽然通过一定的设计，也可以实现轻载的变频提高效率，但是往往难以满足输出电压纹波小的需求，并且，重载向轻载过渡过程中工作频率稳定性较差。
目前的可变频率控制技术包括迟滞模式控制技术，迟滞模式控制技术因具有瞬态响应快、补偿简单等优点，已经广泛应用于各个领域，但是，迟滞模式下，DC-DC转换器的工作频率会随着外围条件即输入电压、电感和输出电压变化而变化，而工作频率的较宽变化范围给功率级的电感电容设计提出了挑战。基于此，如何减小迟滞模式下工作频率的变化范围、提高迟滞模式下工作频率的稳定性是目前本领域人员亟待解决的问题之一。
发明内容
有鉴于此，本发明提供了一种DC-DC转换器及其控制系统和控制方法，以提高迟滞模式下DC-DC转换器的工作频率的稳定性。
为实现上述目的，本发明提供如下技术方案：
一种DC-DC转换器的控制系统，所述DC-DC转换器包括功率级电路，所述功率级电路包括电感、第一功率管和第二功率管，所述控制系统包括：
电流采样模块，用于采样所述电感的电流，获得采样电流；
误差放大模块，用于将所述功率级电路的反馈电压与基准电压进行比较放大，获得误差电流；
电流转电压控制模块，用于根据所述采样电流、所述误差电流、迟滞电流和控制信号，获得第一电压和第二电压；
PWM比较器，用于根据所述第一电压和所述第二电压，生成所述控制信号，以通过所述控制信号控制所述第一功率管和所述第二功率管的开启和关闭；
迟滞电流控制模块，用于对所述控制信号的周期进行采样，并根据采样周期和预设周期的比较结果输出所述迟滞电流，以通过所述迟滞电流来调整所述控制信号的频率。
可选地，所述误差放大模块包括误差放大器和钳位电路；
所述误差放大器的第一输入端输入所述反馈电压，所述误差放大器的第二输入端输入所述基准电压；
所述误差放大器的输出端与所述钳位电路的输入端相连，所述钳位电路的输出端输出所述误差电流；
所述钳位电路用于将所述误差放大器输出的电流钳位在预设范围内。
可选地，所述钳位电路包括第一晶体管、第二晶体管、第三晶体管和第一电流源；
所述第一电流源的输入端与参考电压端相连，所述第一电流源的输出端与第一晶体管的第一端相连；
所述第一晶体管的第二端与接地端相连，所述第一晶体管的栅极与所述钳位电路的输入端相连；
所述第二晶体管的第二端与接地端相连，所述第二晶体管的第一端与所述钳位电路的输出端相连，所述第二晶体管的栅极与所述钳位电路的输入端相连；
所述第三晶体管的第一端与所述参考电压端相连，所述第三晶体管的第二端与所述钳位电路的输入端相连，所述第三晶体管的栅极与所述第一电流源的输出端相连。
可选地，所述电流转电压控制模块包括第二电流源、第四晶体管至第十二晶体管、第一电容和反相器；
所述第二电流源的输入端与参考电压端相连，所述第二电流源的输出端与第四晶体管的第一端相连；
所述第四晶体管的第一端与所述第四晶体管的栅极相连，所述第四晶体管的第二端与接地端相连；
第五晶体管的第二端与接地端相连，所述第五晶体管的栅极与所述第四晶体管的栅极相连，所述第五晶体管的第一端与所述电流转电压控制模块的第一输出端相连，所述第一输出端输出所述第一电压；
第六晶体管的第一端与参考电压端相连，所述第六晶体管的栅极与所述第六晶体管的第二端相连，所述第六晶体管的第二端与第七晶体管的第一端相连；
所述第七晶体管的栅极与所述第七晶体管的第二端相连，所述第七晶体管的第二端与所述电流转电压控制模块的第二输出端相连，所述第二输出端输出所述第二电压；所述第七晶体管的第二端与所述电流转电压控制模块的第一输入端相连，所述第一输入端传输所述误差电流；
第八晶体管的第一端与所述参考电压端相连，所述第八晶体管的栅极与所述第六晶体管的栅极相连，所述第八晶体管的第二端与所述电流转电压控制模块的第二输入端相连，所述第二输入端传输所述采样电流；
第九晶体管的第一端与所述第八晶体管的第二端相连，所述第九晶体管的栅极与所述第八晶体管的栅极相连，所述第九晶体管的第二端与电流转电压控制模块的第一输入端相连；
第十晶体管的第一端与所述述电流转电压控制模块的第三输入端相连，所述第三输入端传输所述迟滞电流，所述第十晶体管的栅极与反相器的输出端相连，所述反相器的输入端与所述电流转电压控制模块的第四输入端相连，所述第四输入端接收所述控制信号，所述第十晶体管的第二端与所述第八晶体管的第二端相连；
所述第一电容的第一端与所述第十晶体管的第二端相连，所述第一电容的第二端与所述第九晶体管的第二端相连；
第十一晶体管的第一端与所述参考电压端相连，所述第十一晶体管的栅极与所述第十一晶体管的第二端相连，所述第十一晶体管的第二端与所述第十二晶体管的第一端相连；
所述第十二晶体管的栅极与所述第十二晶体管的第二端相连，所述第十二晶体管的第二端与所述第九晶体管的第二端相连。
可选地，所述第四晶体管和所述第五晶体管为NMOS晶体管，所述第六晶体管、所述第七晶体管、所述第八晶体管、所述第九晶体管、所述第十晶体管、所述第十一晶体管和所述第十二晶体管为PMOS晶体管。
可选地，所述迟滞电流控制模块包括触发器、第三电流源、第一开关、第二开关、第二电容、第一比较器、第二比较器、逻辑控制单元和N个电流单元，每个电流单元均包括第四电流源和第四开关；
所述触发器的时钟信号端接收所述控制信号，所述触发器的第一输出端与所述第一开关的控制端相连，所述触发器的第二输出端与所述第二开关的控制端相连，所述第一开关的第一端与所述第三电流源相连，所述第一开关的第二端与所述第二开关的第一端相连，所述第二开关的第二端接地；
所述第二电容的第一端与所述第二开关的第一端相连，所述第二电容的第二端与所述第二开关的第二端相连；所述第一比较器的第一输入端与所述第一开关和所述第二开关的公共端相连，所述第一比较器的第二输入端输入第一参考电压，所述第一比较器的输出端与所述逻辑控制单元的第一输入端相连，所述第二比较器的第一输入端与所述第一开关和所述第二开关的公共端相连，所述第二比较器的第二输入端输入第二参考电压，所述第二比较器的输出端与所述逻辑控制单元的第二输入端相连，所述第一参考电压大于所述第二参考电压；
所述逻辑控制单元的N个输出端分别与所述N个第四开关的控制端相连，所述第四开关的第一端与所述第四电流源相连，所述第四开关的第二端输出所述迟滞电流。
可选地，所述DC-DC转换器的控制系统还包括驱动电路；
所述驱动电路用于根据所述控制信号生成第一控制信号和第二控制信号，并将所述第一控制信号传输至所述第一功率管的控制端，将所述第二控制信号传输至所述第二功率管的控制端，以通过所述第一控制信号控制所述第一功率管的开启和关闭，通过所述第二控制信号控制所述第二功率管的开启和关闭。
可选地，所述驱动电路包括或门、与门、第一缓冲器和第二缓冲器；
所述或门的一个输入端与所述PWM比较器的输出端相连，所述或门的另一个输入端与所述第二缓冲器的输出端相连，所述或门的输出端与所述第一缓冲器的输入端相连；所述与门的一个输入端与所述PWM比较器的输出端相连，所述与门的另一个输入端与所述第二缓冲器的输入端相连，所述与门的另一个输入端与所述第一缓冲器的输出端相连。
本发明另一方面提供一种DC-DC转换器的控制方法，所述DC-DC转换器包括功率级电路，所述功率级电路包括电感、第一功率管和第二功率管，所述控制方法包括：
采样所述电感的电流，获得采样电流；
将所述功率级电路的反馈电压与基准电压进行比较放大，获得误差电流；
根据所述采样电流、所述误差电流、迟滞电流和控制信号，获得第一电压和第二电压；
根据所述第一电压和所述第二电压，生成所述控制信号，以通过所述控制信号控制所述第一功率管和所述第二功率管的开启和关闭；
对所述控制信号的周期进行采样，并根据采样周期和预设周期的比较结果输出所述迟滞电流，以通过所述迟滞电流来调整所述控制信号的频率。
本发明又一方面提供一种DC-DC转换器，包括控制系统和功率级电路，所述功率级电路包括电感、第一功率管和第二功率管，所述控制系统为如上任一项所述的DC-DC转换器的控制系统。
与现有技术相比，本发明所提供的技术方案具有以下优点：
本发明所提供的DC-DC转换器及其控制系统和控制方法，迟滞电流控制模块对PWM比较器输出的控制信号的周期进行采样，并根据采样周期和预设周期的比较结果输出迟滞电流，以通过迟滞电流可以调整控制信号的频率的大小。由于电流转电压控制模块根据采样电流、误差电流、迟滞电流和控制信号获得第一电压和第二电压，PWM比较器根据第一电压和第二电压生成控制信号，控制第一功率管和第二功率管的开启和关闭，因此，通过迟滞电流调整控制信号的频率，可以调整第一功率管和第二功率管的开关频率即DC-DC转换器的工作频率，进而可以减小DC-DC转换器的工作频率的变化范围，保证了DC-DC转换器工作频率的稳定性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有的一种采用迟滞模式的DC-DC降压转换器的结构示意图；
图2为本发明一个实施例提供的一种DC-DC转换器的控制系统的结构示意图；
图3为本发明一个实施例提供的一种DC-DC转换器的输出反馈网络的结构示意图；
图4为本发明另一个实施例提供的一种DC-DC转换器的控制系统的结构示意图；
图5为本发明另一个实施例提供的一种DC-DC转换器的控制系统的结构示意图；
图6为本发明一个实施例提供的钳位电路的结构示意图；
图7为本发明一个实施例提供的电流转电压控制模块的结构示意图；
图8为本发明一个实施例提供的电流转电压控制模块的部分信号的波形图；
图9为本发明一个实施例提供的迟滞电流控制模块的结构示意图；
图10为本发明一个实施例提供的迟滞电流控制模块的部分信号的波形图；
图11为本发明一个实施例提供的DC-DC转换器的控制方法的流程图。
具体实施方式
正如背景技术所述，现有的DC-DC转换器的迟滞模式控制技术的工作频率稳定性较差。如图1所示，图1为采用迟滞模式的DC-DC降压转换器，其通过在电感L两端并联RC网络的方式即并联Rf和Cf的方式，实现电压信号的反馈。电感L与电阻R1串联，电阻R两端并联电阻Rc和目标电容C。反馈的电压信号Vfb和基准电压Vr进入迟滞比较器进行比较，实现控制功率开关管QH和QL的PWM信号的产生。
根据上述控制机制，可以推出工作频率：fs＝((Vi-Vo)*Vo)/(Vi*Vh*Tc)，其中，Vi为输入电压，Vo为输出电压，Vh为迟滞比较器的迟滞电压，时间常数Tc＝Rf*Cf。从上述公式可见，系统的开关频率fs和输入电压Vi，输出电压Vo和迟滞电压Vh以及反馈元件大数值有直接关系，因此，随着外围应用条件输入电压Vi、输出电压Vo的改变，系统的工作频率fs也会发生明显变化，势必影响输出功率级LC的即图1中电感L和电容C的设计。
基于此，本发明提供了一种DC-DC转换器及其控制系统和控制方法，以克服现有技术存在的上述问题，所述DC-DC转换器包括功率级电路，所述功率级电路包括电感、目标电容、第一功率管和第二功率管，所述控制系统包括：
电流采样模块，用于采样所述电感的电流，获得采样电流；
误差放大模块，用于将所述功率级电路的反馈电压与基准电压进行比较放大，获得误差电流；
电流转电压控制模块，用于根据所述采样电流、所述误差电流、迟滞电流和控制信号，获得第一电压和第二电压；
PWM比较器，用于根据所述第一电压和所述第二电压，生成所述控制信号，以通过所述控制信号控制所述第一功率管和所述第二功率管的开启和关闭；
迟滞电流控制模块，用于对所述控制信号的周期进行采样，并根据采样周期和预设周期的比较结果输出所述迟滞电流，以通过所述迟滞电流来调整所述第二电压的大小，通过调整所述第二电压的大小来调整所述控制信号的频率。
本发明所提供的DC-DC转换器的控制系统和控制方法，迟滞电流控制模块对PWM比较器输出的控制信号的周期进行采样，并根据采样周期和预设周期的比较结果输出迟滞电流，以通过迟滞电流调整控制信号的频率的大小。具体可以在采样周期大于预设周期时减小迟滞电流，以使控制信号的频率上升，而在采用周期小于预设周期时增加迟滞电流，以使控制信号的频率下降。由于电流转电压控制模块根据采样电流、误差电流、迟滞电流和控制信号获得第一电压和第二电压，PWM比较器根据第一电压和第二电压生成控制信号，控制第一功率管和第二功率管的开启和关闭，因此，通过迟滞电流调整控制信号的频率，可以调整第一功率管和第二功率管的开关频率即DC-DC转换器的工作频率，进而可以减小DC-DC转换器的工作频率的变化范围，保证了DC-DC转换器工作频率的稳定性。
以上是本发明的核心思想，为使本发明的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种DC-DC转换器的控制系统，应用于控制DC-DC转换器，特别是控制DC-DC转换器中的功率级电路工作。如图2所示，本发明一个实施例提供的功率级电路20包括电感L、目标电容C、第一功率管P1和第二功率管P2，电感L的一端与参考电压端VIN电连接，电感L的另一端与第一功率管P1和第二功率管P2的第一端电连接，第一功率管P1的第二端与输出端VOUT相连，第二功率管P2的第二端与接地端GND相连，目标电容C的一端与输出端VOUT相连，目标电容C的另一端与接地端GND相连，其中，第一功率管P1为PMOS晶体管，第二功率管P2为NMOS晶体管，当然，本发明实施例中仅以一种功率级电路20的结构为例进行说明，并不仅限于此。
如图2所示，本发明实施例提供的DC-DC转换器的控制系统包括：电流采样模块10、误差放大模块11、电流转电压控制模块12、PWM比较器13和迟滞电流控制模块14。
其中，电流采样模块10用于采样电感L的电流，获得采样电流ISEN。如图2所示，电流采样模块10的一个输入端与功率级电路20的SW端相连，用于接收SW端输出的反馈电压VSW，电流采样模块10的另一个输入端与功率级电路20的输出端VOUT相连，用于接收输出端VOUT输出的输出电压VOUT。当第一功率管P1开启、第二功率管P2关闭时，根据反馈电压VSW和输出电压VOUT获得流经第一功率管P1和电感L的电流，即获得采样电流ISEN。当第一功率管P1关闭、第二功率管P2开启时，根据反馈电压VSW和输出电压VOUT获得流经第二功率管P2和电感L的电流，即获得采样电流ISEN。
误差放大模块11用于将功率级电路20输出端VOUT的反馈电压VFB与基准电压VREF进行比较放大，获得误差电流IERR。如图2所示，误差放大模块11的一个输入端输入反馈电压VFB，另一个输入端输入基准电压VREF，误差放大模块11将反馈电压VFB与基准电压VREF进行比较放大，获得误差电流IERR。可选地，如图3所示，反馈电压VFB是通过与输出端VOUT相连的反馈网络获得，其中反馈网络由电阻R1和电阻R2构成，但是，本发明并不仅限于此，在另一些实施例中，误差放大模块11的一个输入端也可以直接与输出端VOUT相连，来获得反馈电压VFB。图3中，ILOAD为负载电流，R0为负载电阻。
电流转电压控制模块12用于根据采样电流ISEN、误差电流IERR、迟滞电流IHYS和控制信号PWM，获得第一电压VP和第二电压VN。如图2所示，电流转电压控制模块12的一个输入端与电流采样模块10的输出端相连，用于接收采样电流ISEN；电流转电压控制模块12的另一个输入端与误差放大模块11，用于接收误差电流IERR；电流转电压控制模块12的另一个输入端与迟滞电流控制模块14的输出端相连，用于接收迟滞电流IHYS；电流转电压控制模块12的另一个输入端与PWM比较器13相连，用于接收控制信号PWM。
PWM比较器13用于根据第一电压VP和第二电压VN，生成控制信号PWM，以通过控制信号PWM控制第一功率管P1和第二功率管P2的开启和关闭。如图2所示，PWM比较器13的一个输入端与电流转电压控制模块12的一个输出端VP相连，用于接收第一电压VP；PWM比较器13的另一个输入端与电流转电压控制模块12的另一个输出端VN相连，用于接收第二电压VN，PWM比较器13对第一电压VP和第二电压VN进行比较后输出控制信号PWM。其中，当第一电压VP大于第二电压VN时，控制信号PWM为高电平；当第一电压VP小于或等于第二电压VN时，控制信号PWM为低电平。
迟滞电流控制模块14用于对控制信号PWM的周期进行采样，并根据采样周期和预设周期的比较结果调整输出的迟滞电流IHYS的大小，以通过调整迟滞电流IHYS的大小来调整控制信号的频率的大小。如图2所示，迟滞电流控制模块14的输入端与PWM比较器13的输出端相连，用于接收控制信号PWM，并根据控制信号PWM获得迟滞电流IHYS。
本发明实施例中，如图2所示，本发明实施例提供的控制系统还包括驱动电路15，驱动电路15用于根据控制信号PWM生成第一控制信号DRVH和第二控制信号DRVL，并将第一控制信号DRVH传输至第一功率管P1的控制端即栅极，将第二控制信号DRVL传输至第二功率管P2的控制端即栅极，以通过第一控制信号DRVH控制第一功率管P1的开启和关闭，通过第二控制信号DRVL控制第二功率管P2的开启和关闭。
本发明一些实施例中，如图4所示，驱动电路15包括或门X1、与门X2、第一缓冲器X3和第二缓冲器X4。或门X1的一个输入端与PWM比较器13的输出端相连，或门X1的另一个输入端与第二缓冲器X4的输出端相连，或门X1的输出端与第一缓冲器X3的输入端相连；与门X2的一个输入端与PWM比较器13的输出端相连，与门X2的另一个输入端与第二缓冲器X4的输入端相连，与门X2的另一个输入端与第一缓冲器X3的输出端相连。
当控制信号PWM为高电平时，第一控制信号DRVH和第二控制信号DRVL都为高电平，第二功率管P2开启、第一功率管P1关闭，电感L的电流上升，当控制信号PWM为低电平时，第一控制信号DRVH和第二控制信号DRVL都为低电平，第二功率管P2关闭、第一功率管P1开启，电感L的电流下降。
需要说明的是，本发明实施例中的电流采样模块10的采样为全周期采样，即其不仅采样第一功率管P1开启状态下的电感L的电流，还采样第一功率管P1关闭状态下的电感L的电流，以获得采样电流ISEN。电流采样模块10通过在整个周期进行采样，可以实现采样电流ISEN和电感L的电流的一定的比例的采样输出，以便输出采样电流ISEN给电流转电压模块12，并进行迟滞电流的控制。
本发明的一些实施例中，误差放大模块11可以仅包括误差放大器，误差放大器的第一输入端输入反馈电压VFB，误差放大器的第二输入端输入基准电压VREF，误差放大器的输出端与电流转电压控制模块12的输入端相连，以将误差电流IERR传输至电流转电压控制模块12。
但是，本发明并不仅限于此，在另一些实施例中，如图5所示，误差放大模块11包括误差放大器GM和钳位电路。其中，误差放大器GM的第一输入端输入反馈电压VFB，误差放大器GM的第二输入端输入基准电压VREF；误差放大器GM的输出端VG与钳位电路的输入端相连，钳位电路的输出端输出误差电流IERR；钳位电路用于将误差放大器GM输出的电流钳位在预设范围内。
当反馈电压VFB高于基准电压VREF时，误差电流IERR变小，当误差电流IERR减少到一定程度时，触发钳位电路控制，误差电流IERR不再继续下降。当反馈电压VFB减小之后，误差电流IERR可以较快速的上升，实现快速的瞬态响应，从而可以加快控制系统的动态响应速度，进而可以实现功率级电路20重负载至轻负载的平滑过渡，提高轻负载效率。
本发明一些实施例中，如图6所示，钳位电路包括第一晶体管M1、第二晶体管M2、第三晶体管M3和第一电流源IB1。当然，本发明并不仅限于此，在其他实施例中还可以采用其他结构的钳位电路实现本发明实施例中钳位电路的功能。
其中，第一电流源IB1的输入端与参考电压端VIN相连，第一电流源IB1的输出端与第一晶体管M1的第一端相连；第一晶体管M1的第二端与接地端GND相连，第一晶体管M1的栅极与钳位电路的输入端VG相连；第二晶体管M2的第二端与接地端GND相连，第二晶体管M2的第一端与钳位电路的输出端IERR相连，第二晶体管M2的栅极与钳位电路的输入端VG相连；第三晶体管M3的第一端与参考电压端VIN相连，第三晶体管M3的第二端与钳位电路的输入端VG相连，第三晶体管M3的栅极与第一电流源IB1的输出端相连。
当反馈电压VFB高于基准电压VREF时，误差放大器GM输出端VG的电压VG逐渐减小，使得误差电流IERR变小，当电压VG或误差电流IERR减少到一定程度时，使得流经第三晶体管M3的电流ID_M3小于第一电流源IB1的电流IB1，即使得第三晶体管M3的源极的电压小于栅极的电压，进而使得第三晶体管M3开启，将误差放大器GM输出端VG的电压拉高，使得误差电流IERR不再继续下降，实现误差电流IERR最小电流的钳位功能。
本发明一些实施例中，如图7所示，IBN2是偏置电流，电流转电压控制模块12包括第二电流源IB2、第四晶体管M4至第十二晶体管M12、第一电容C1和反相器NV1。
其中，第二电流源IB2的输入端与参考电压端VIN相连，第二电流源IB2的输出端与第四晶体管M4的第一端相连；第四晶体管M4的第一端与第四晶体管M4的栅极相连，第四晶体管M4的第二端与接地端GND相连；第五晶体管M5的第二端与接地端GND相连，第五晶体管M5的栅极与第四晶体管M4的栅极相连，第五晶体管M5的第一端与电流转电压控制模块12的第一输出端VP相连，第一输出端VP输出第一电压VP；
第六晶体管M6的第一端与参考电压端VIN相连，第六晶体管M6的栅极与第六晶体管M6的第二端相连，第六晶体管M6的第二端与第七晶体管M7的第一端相连；第七晶体管M7的栅极与第七晶体管M7的第二端相连，第七晶体管M7的第二端与电流转电压控制模块12的第二输出端VN相连，第二输出端VN输出第二电压VN；第七晶体管M7的第二端与电流转电压控制模块12的第一输入端相连，第一输入端传输误差电流IERR；
第八晶体管M8的第一端与参考电压端VIN相连，第八晶体管M8的栅极与第六晶体管M6的栅极相连，第八晶体管M8的第二端与电流转电压控制模块12的第二输入端相连，第二输入端传输采样电流ISEN；第九晶体管M9的第一端与第八晶体管M8的第二端相连，第九晶体管M9的栅极与第八晶体管M8的栅极相连，第九晶体管M9的第二端与电流转电压控制模块12的第一输入端相连；
第十晶体管M10的第一端与电流转电压控制模块12的第三输入端相连，第三输入端传输迟滞电流IHYS，第十晶体管M10的栅极与反相器NV1的输出端相连，反相器NV1的输入端与电流转电压控制模块12的第四输入端相连，第四输入端接收控制信号PWM，第十晶体管M10的第二端与第八晶体管M8的第二端相连；第一电容C1的第一端与第十晶体管M10的第二端相连，第一电容C1的第二端与第九晶体管M9的第二端相连；
第十一晶体管M11的第一端与参考电压端VIN相连，第十一晶体管M11的栅极与第十一晶体管M11的第二端相连，第十一晶体管M11的第二端与第十二晶体管M12的第一端相连；第十二晶体管M12的栅极与第十二晶体管M12的第二端相连，第十二晶体管M12的第二端与第九晶体管M9的第二端相连。
本发明一些实施例中，第四晶体管M4和第五晶体管M5为NMOS晶体管，第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10、第十一晶体管M11和第十二晶体管M12为PMOS晶体管。
下面结合图8对电流转电压控制模块12的工作过程进行说明，由于输出端VN的第二电压VN由误差电流IERR产生，并且，VN＝VIN-VSG_M6+VSG_M7，其中，VIN为参考电压端VIN的电压，VSG_M6为第六晶体管M6栅极和源极之间的电压，VSG_M7为第七晶体管M7栅极和源极之间的电压，因此，在误差电流IERR较为稳定的情况下，第二电压VN也是基本稳定的。
当控制信号PWM为低电平时，第二功率管P2关闭、第一功率管P1开启，电感L的电流IL逐渐减小，即电感L的电流IL处于下降阶段，即采样电流ISEN也会逐渐减小。当IERR>ISEN+IBN2时，在第六晶体管M6、第七晶体管M7、第八晶体管M8和第九晶体管M9组成的镜像电路的作用下，ISEN节点的电压上升，输出端VP输出的第一电压VP也上升，当第一电压VP超过第二电压VN时，PWM比较器13输出高电平，即控制信号PWM为高电平，其反相信号PWMN为低电平，使得第十晶体管M10开启，迟滞电流IHYS向第十晶体管M10传输，使得IERR+IHYS>ISEN+IBN2，此时，第二功率管P2开启、第一功率管P1关闭，电感L的电流IL上升，采样电流ISEN也随着上升，当IERR+IHYS<ISEN+IBN2时，第一电压VP开始下降，当第一电压VP低于第二电压VN时，PWM比较器13输出低电平，即控制信号PWM为低电平，第二功率管P2关闭、第一功率管P1开启，如此重复循环工作。
需要说明的是，ISEN＝IL/k，k为采样值ISEN的采样比例，在整个控制信号PWM的产生过程，IHYS为PWM比较器13的迟滞电流，和电感L的电流IL形成一定的比例关系，因此，调整IHYS的大小就可以改变电感L的电流IL的纹波大小。
在第一电容C1的作用下，当功率级电路的负载电流ILOAD较小时，误差电流IERR减小，IERR-ISEN-IBN2较小，导致差值电流给节点ISEN和输出端VP的充电速度比较慢，从而使得控制信号PWM的频率较低，进而使得轻负载下第一功率管P1和第二功率管P2的开关频率较低，进而无需额外电路即可实现轻负载下频率自动降低。
本发明的一些实施例中，如图9所示，迟滞电流控制模块14包括触发器QB、第三电流源ib、第一开关k1、第二开关k2、第二电容c2、第一比较器op1、第二比较器op2、逻辑控制单元、N个电流单元，每个电流单元包括第四电流源ibp和第四开关kp。
触发器QB的时钟信号端clk接收开关控制信号PWM，触发器QB的第一输出端Qx与第一开关k1的控制端相连，触发器QB的第二输出端Q与第二开关k2的控制端相连，第一开关k1的第一端与第三电流源ib相连，第一开关k1的第二端与第二开关k2的第一端相连，第二开关k2的第二端接地；
第二电容c2的第一端与第二开关k2的第一端相连，第二电容c2的第二端与第二开关k2的第二端相连；第一比较器op1的第一输入端与第一开关k1和第二开关k2的公共端相连，第一比较器op1的第二输入端输入第一参考电压VREFH，第一比较器op1的输出端与逻辑控制单元的第一输入端相连，op1比较第二电容的电压和参考电压VREFH比较，产生控制信号VH。第二比较器op2的第一输入端与第一开关k1和第二开关k2的公共端相连，第二比较器op2的第二输入端输入第二参考电压VREFL，第二比较器op2的输出端与逻辑控制单元的第二输入端相连，op2比较第二电容的电压和参考电压VREFL比较，产生控制信号VL。第一参考电压VREFH大于第二参考电压VREFL；
逻辑控制单元的N个输出端分别与N个第四开关kp的控制端相连，第四开关kp的第一端与第四电流源ibp相连，第四开关kp的第二端输出迟滞电流IHYS。逻辑控制单元通过内部逻辑控制电路产生控制信号CON1～CONn，去控制ibp1～ibpn电流支路通断，从而改变迟滞电流IHYS。
通过触发器QB对控制信号PWM的周期检测，实现对迟滞电流IHYS的非连续的动态调节。先对控制信号PWM进行分频，将其周期信号采样出来，如在控制信号的上升沿触发器QB的第一输出端和第二输出端输出高电平信号，第一开关k1导通，第二开关k2不导通，第三电流源ib对第二电容c2充电，在控制信号的下降沿触发器QB的第一输出端和第二输出端输出低电平信号，第一开关k1不导通，第二开关k2导通，第二电容c2放电，通过控制第二电容C2进行充放电，并通过第一比较器op1和第二比较器op2进行判断，即可实现控制信号周期和预设周期的比较。当出现第二电容C2的电压Vc超过VREFH电压的情况时，逻辑控制单元通过控制第四开关kp的导通个数减少，以控制迟滞电流IHYS降低；当出现第二电容C2的电压Vc小于VREFL的情况时，逻辑控制单元通过控制第四开关kp的导通个数增加，以控制迟滞电流IHYS增大；当第二电容C2的电压Vc处于两者之间时，逻辑控制单元控制第四开关kp的导通个数不变，以维持当前的迟滞电流IHYS，以此实现对迟滞电流IHYS的动态调节，使其参与的PWM比较器产生的控制信号的工作频率基本维持在一稳定区间。
图10所示，为图9电路工作时的控制曲线图。当VH在Qx的上跳边沿检测出现高电平时，依次减小迟滞电流；当VL在Qx的上跳边沿检测出现低电压时，则依次增加迟滞IHYS；当在Qx的上跳边沿检测VH为低电平，而VL为高电平时，则IHYS维持电流大小，实现PWM工作频率维持。
本发明实施例还提供了一种DC-DC转换器的控制方法，DC-DC转换器包括功率级电路，所述功率级电路包括电感、目标电容、第一功率管和第二功率管，如图11所示，控制方法包括：
S101：采样电感的电流，获得采样电流；
S102：将功率级电路的反馈电压与基准电压进行比较放大，获得误差电流；
S103：根据采样电流、误差电流、迟滞电流和控制信号，获得第一电压和第二电压；
S104：根据第一电压和第二电压生成控制信号，以通过控制信号控制第一功率管和第二功率管的开启和关闭；
S105：对控制信号的周期进行采样，并根据采样周期和预设周期的比较结果输出迟滞电流，以通过迟滞电流来调整控制信号的频率。
对于步骤S105来说，具体可以在采样周期大于预设周期时减小迟滞电流，以使控制信号的频率上升，而在采用周期小于预设周期时增加迟滞电流，以使控制信号的频率下降。
本发明实施例还提供了一种DC-DC转换器，如图2所示，该DC-DC转换器包括控制系统和功率级电路，功率级电路包括电感L、目标电容C、第一功率管P1和第二功率管P2。控制系统为如上任一实施例提供的DC-DC转换器的控制系统。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种DC-DC转换器的控制系统，其特征在于，所述DC-DC转换器包括功率级电路，所述功率级电路包括电感、第一功率管和第二功率管，所述控制系统包括：
电流采样模块，用于采样所述电感的电流，获得采样电流；
误差放大模块，用于将所述功率级电路的反馈电压与基准电压进行比较放大，获得误差电流；
电流转电压控制模块，用于根据所述采样电流、所述误差电流、迟滞电流和控制信号，获得第一电压和第二电压；
PWM比较器，用于根据所述第一电压和所述第二电压，生成所述控制信号，以通过所述控制信号控制所述第一功率管和所述第二功率管的开启和关闭；
迟滞电流控制模块，用于对所述控制信号的周期进行采样，并根据采样周期和预设周期的比较结果输出所述迟滞电流，以通过所述迟滞电流来调整所述控制信号的频率。
2.根据权利要求1所述的控制系统，其特征在于，所述误差放大模块包括误差放大器和钳位电路；
所述误差放大器的第一输入端输入所述反馈电压，所述误差放大器的第二输入端输入所述基准电压；
所述误差放大器的输出端与所述钳位电路的输入端相连，所述钳位电路的输出端输出所述误差电流；
所述钳位电路用于将所述误差放大器输出的电流钳位在预设范围内。
3.根据权利要求2所述的控制系统，其特征在于，所述钳位电路包括第一晶体管、第二晶体管、第三晶体管和第一电流源；
所述第一电流源的输入端与参考电压端相连，所述第一电流源的输出端与第一晶体管的第一端相连；
所述第一晶体管的第二端与接地端相连，所述第一晶体管的栅极与所述钳位电路的输入端相连；
所述第二晶体管的第二端与接地端相连，所述第二晶体管的第一端与所述钳位电路的输出端相连，所述第二晶体管的栅极与所述钳位电路的输入端相连；
所述第三晶体管的第一端与所述参考电压端相连，所述第三晶体管的第二端与所述钳位电路的输入端相连，所述第三晶体管的栅极与所述第一电流源的输出端相连。
4.根据权利要求1所述的控制系统，其特征在于，所述电流转电压控制模块包括第二电流源、第四晶体管至第十二晶体管、第一电容和反相器；
所述第二电流源的输入端与参考电压端相连，所述第二电流源的输出端与第四晶体管的第一端相连；
所述第四晶体管的第一端与所述第四晶体管的栅极相连，所述第四晶体管的第二端与接地端相连；
第五晶体管的第二端与接地端相连，所述第五晶体管的栅极与所述第四晶体管的栅极相连，所述第五晶体管的第一端与所述电流转电压控制模块的第一输出端相连，所述第一输出端输出所述第一电压；
第六晶体管的第一端与参考电压端相连，所述第六晶体管的栅极与所述第六晶体管的第二端相连，所述第六晶体管的第二端与第七晶体管的第一端相连；
所述第七晶体管的栅极与所述第七晶体管的第二端相连，所述第七晶体管的第二端与所述电流转电压控制模块的第二输出端相连，所述第二输出端输出所述第二电压；所述第七晶体管的第二端与所述电流转电压控制模块的第一输入端相连，所述第一输入端传输所述误差电流；
第八晶体管的第一端与所述参考电压端相连，所述第八晶体管的栅极与所述第六晶体管的栅极相连，所述第八晶体管的第二端与所述电流转电压控制模块的第二输入端相连，所述第二输入端传输所述采样电流；
第九晶体管的第一端与所述第八晶体管的第二端相连，所述第九晶体管的栅极与所述第八晶体管的栅极相连，所述第九晶体管的第二端与电流转电压控制模块的第一输入端相连；
第十晶体管的第一端与所述述电流转电压控制模块的第三输入端相连，所述第三输入端传输所述迟滞电流，所述第十晶体管的栅极与反相器的输出端相连，所述反相器的输入端与所述电流转电压控制模块的第四输入端相连，所述第四输入端接收所述控制信号，所述第十晶体管的第二端与所述第八晶体管的第二端相连；
所述第一电容的第一端与所述第十晶体管的第二端相连，所述第一电容的第二端与所述第九晶体管的第二端相连；
第十一晶体管的第一端与所述参考电压端相连，所述第十一晶体管的栅极与所述第十一晶体管的第二端相连，所述第十一晶体管的第二端与所述第十二晶体管的第一端相连；
所述第十二晶体管的栅极与所述第十二晶体管的第二端相连，所述第十二晶体管的第二端与所述第九晶体管的第二端相连。
5.根据权利要求4所述的控制系统，其特征在于，所述第四晶体管和所述第五晶体管为NMOS晶体管，所述第六晶体管、所述第七晶体管、所述第八晶体管、所述第九晶体管、所述第十晶体管、所述第十一晶体管和所述第十二晶体管为PMOS晶体管。
6.根据权利要求1所述的控制系统，其特征在于，所述迟滞电流控制模块包括触发器、第三电流源、第一开关、第二开关、第二电容、第一比较器、第二比较器、逻辑控制单元和N个电流单元，每个电流单元均包括第四电流源和第四开关；
所述触发器的时钟信号端接收所述控制信号，所述触发器的第一输出端与所述第一开关的控制端相连，所述触发器的第二输出端与所述第二开关的控制端相连，所述第一开关的第一端与所述第三电流源相连，所述第一开关的第二端与所述第二开关的第一端相连，所述第二开关的第二端接地；
所述第二电容的第一端与所述第二开关的第一端相连，所述第二电容的第二端与所述第二开关的第二端相连；所述第一比较器的第一输入端与所述第一开关和所述第二开关的公共端相连，所述第一比较器的第二输入端输入第一参考电压，所述第一比较器的输出端与所述逻辑控制单元的第一输入端相连，所述第二比较器的第一输入端与所述第一开关和所述第二开关的公共端相连，所述第二比较器的第二输入端输入第二参考电压，所述第二比较器的输出端与所述逻辑控制单元的第二输入端相连，所述第一参考电压大于所述第二参考电压；
所述逻辑控制单元的N个输出端分别与所述N个第四开关的控制端相连，所述第四开关的第一端与所述第四电流源相连，所述第四开关的第二端输出所述迟滞电流。
7.根据权利要求1所述的控制系统，其特征在于，所述DC-DC转换器的控制系统还包括驱动电路；
所述驱动电路用于根据所述控制信号生成第一控制信号和第二控制信号，并将所述第一控制信号传输至所述第一功率管的控制端，将所述第二控制信号传输至所述第二功率管的控制端，以通过所述第一控制信号控制所述第一功率管的开启和关闭，通过所述第二控制信号控制所述第二功率管的开启和关闭。
8.根据权利要求7所述的控制系统，其特征在于，所述驱动电路包括或门、与门、第一缓冲器和第二缓冲器；
所述或门的一个输入端与所述PWM比较器的输出端相连，所述或门的另一个输入端与所述第二缓冲器的输出端相连，所述或门的输出端与所述第一缓冲器的输入端相连；所述与门的一个输入端与所述PWM比较器的输出端相连，所述与门的另一个输入端与所述第二缓冲器的输入端相连，所述与门的另一个输入端与所述第一缓冲器的输出端相连。
9.一种DC-DC转换器的控制方法，其特征在于，所述DC-DC转换器包括功率级电路，所述功率级电路包括电感、第一功率管和第二功率管，所述控制方法包括：
采样所述电感的电流，获得采样电流；
将所述功率级电路的反馈电压与基准电压进行比较放大，获得误差电流；
根据所述采样电流、所述误差电流、迟滞电流和控制信号，获得第一电压和第二电压；
根据所述第一电压和所述第二电压，生成所述控制信号，以通过所述控制信号控制所述第一功率管和所述第二功率管的开启和关闭；
对所述控制信号的周期进行采样，并根据采样周期和预设周期的比较结果输出所述迟滞电流，以通过所述迟滞电流来调整所述控制信号的频率。
10.一种DC-DC转换器，其特征在于，包括控制系统和功率级电路，所述功率级电路包括电感、第一功率管和第二功率管，所述控制系统为权利要求1～8任一项所述的DC-DC转换器的控制系统。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211490507.0A CN115940643A (zh) | 2022-11-25 | 2022-11-25 | 一种dc-dc转换器及其控制系统和控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211490507.0A CN115940643A (zh) | 2022-11-25 | 2022-11-25 | 一种dc-dc转换器及其控制系统和控制方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115940643A true CN115940643A (zh) | 2023-04-07 |
Family
ID=86697042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211490507.0A Pending CN115940643A (zh) | 2022-11-25 | 2022-11-25 | 一种dc-dc转换器及其控制系统和控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115940643A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117175938A (zh) * | 2023-11-02 | 2023-12-05 | 拓尔微电子股份有限公司 | 一种直流-直流转换器 |
-
2022
- 2022-11-25 CN CN202211490507.0A patent/CN115940643A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117175938A (zh) * | 2023-11-02 | 2023-12-05 | 拓尔微电子股份有限公司 | 一种直流-直流转换器 |
| CN117175938B (zh) * | 2023-11-02 | 2024-01-30 | 拓尔微电子股份有限公司 | 一种直流-直流转换器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109586565B (zh) | Cot控制的多相直流变换器及控制电路和均流方法 | |
| CN102545604B (zh) | 具有频率控制的合成脉动调节器 | |
| US7061213B2 (en) | DC-DC converter | |
| CN111869072B (zh) | 一种电压转换电路的控制电路 | |
| CN106329924B (zh) | 一种提高负载瞬态响应性能的系统 | |
| US8587265B2 (en) | Control circuit for DC-DC converter, DC-DC converter, and method for controlling DC-DC converter | |
| US7724553B2 (en) | DC-to-DC converter with improved transient response | |
| US8174250B2 (en) | Fixed frequency ripple regulator | |
| US20220181974A1 (en) | Single-inductor multiple-output dc-dc buck converter | |
| CN114244089B (zh) | 一种恒定补偿输出纹波的控制技术 | |
| CN112104231B (zh) | 斜坡补偿电路、生成斜坡补偿电流的方法及转换器 | |
| CN114337273A (zh) | 具有斜坡补偿的控制电路及方法 | |
| US20240039384A1 (en) | Current detection circuit and controller for switching converter circuit | |
| CN111884507A (zh) | 一种用于功率变换器的控制电路及其控制方法 | |
| CN115940643A (zh) | 一种dc-dc转换器及其控制系统和控制方法 | |
| CN107317478A (zh) | 一种用于acot控制模式的dc‑dc转换器中的导通时间控制电路 | |
| US20240146197A1 (en) | Buck-boost converter and control method therefor | |
| CN114389452A (zh) | 开关变换器及其控制电路和控制方法 | |
| CN116317558A (zh) | 自适应斜坡补偿的峰值电流控制电路、方法及dc-dc变换器 | |
| CN112865533B (zh) | 一种三电平降压dc-dc转换器的飞行电容电压平衡电路 | |
| CN115459593A (zh) | 一种软开关双闭环控制的四开关Buck-Boost变换器 | |
| CN114726209A (zh) | 用于升压转换器的具有可调环路增益的反馈电路 | |
| CN1330081C (zh) | 带有快速瞬态响应的直流/直流转换器 | |
| CN114389451A (zh) | 开关变换器及其控制电路和控制方法 | |
| CN110719027A (zh) | 一种适用于高压输入的dc-dc电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Country or region after: China Address after: 201306 Pudong New Area, Shanghai, China (Shanghai) Pilot Free Trade Zone Lingang New Area, No. 1 and No. 5, Lane 99, Haiyang Fourth Road, 8th Floor Applicant after: Shanghai Aiwei Microelectronics Technology Co.,Ltd. Address before: Building C, No.888, Huanhu West 2nd Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Shanghai, 201306 Applicant before: Shanghai Aiwei Microelectronics Technology Co.,Ltd. Country or region before: China |
|
| CB02 | Change of applicant information |