CN102544004A - 一种嵌入式闪存及其制造方法 - Google Patents

一种嵌入式闪存及其制造方法 Download PDF

Info

Publication number
CN102544004A
CN102544004A CN2010105804788A CN201010580478A CN102544004A CN 102544004 A CN102544004 A CN 102544004A CN 2010105804788 A CN2010105804788 A CN 2010105804788A CN 201010580478 A CN201010580478 A CN 201010580478A CN 102544004 A CN102544004 A CN 102544004A
Authority
CN
China
Prior art keywords
flash cell
grid
mosfet unit
unit
raceway groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010105804788A
Other languages
English (en)
Inventor
王政烈
夏洪旭
张进刚
曾令旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hejian Technology Suzhou Co Ltd
Original Assignee
Hejian Technology Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hejian Technology Suzhou Co Ltd filed Critical Hejian Technology Suzhou Co Ltd
Priority to CN2010105804788A priority Critical patent/CN102544004A/zh
Publication of CN102544004A publication Critical patent/CN102544004A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种嵌入式闪存及其制造方法，所述嵌入式闪存包括闪存单元和外围金属氧化物半导体场效应晶体管MOSFET单元，闪存单元为两层多晶硅栅结构，其侧壁上具有绝缘的隔离物；外围MOSFET单元为单层多晶硅栅结构，其侧壁上也具有绝缘的隔离物，本发明利用侧壁隔离物沉积和各向异性蚀刻，使得闪存单元的侧壁隔离物的宽度大于外围晶体管单元的侧壁隔离物的宽度，从而可以使闪存单元和外围晶体管单元同时达到较好的特性，提高了嵌入式内存的整体性能。

Description

一种嵌入式闪存及其制造方法
技术领域
本发明涉及存储器技术，尤其涉及一种嵌入式闪存及其制造方法。
背景技术
嵌入式闪存(Embedded-Flash)技术将闪存存储器电路嵌入到标准的逻辑或混合电路工艺中，由于高效集成的优势，已被广泛应用到各种消费电子产品、工业应用、个人电脑和有线通讯设备。构成存储器电路的闪存单元通常是两层多晶硅栅结构，其具有绝缘的侧壁隔离物(spacer)，宽度为D1；构成外围逻辑和混合电路的金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)通常是单层多晶硅栅结构，其具有的绝缘的侧壁隔离物宽度为D2。
对于闪存单元，为了保证闪存非挥发性记忆体单元的擦写次数、数据保持的可靠性等性能，通常侧壁隔离物宽度D1倾向于比较大，而对于外围晶体管单元，侧壁隔离物宽度D2太大会使晶体管饱和电流变小，导致电路速度变慢。而在传统嵌入式闪存工艺中，侧壁隔离物宽度通常在闪存单元和在外围晶体管单元是相同的(即D1＝D2)，这使得闪存单元的性能和外围晶体管单元的性能无法达到最佳平衡。
发明内容
本发明的目的是提供一种能够使闪存单元和外围晶体管单元同时达到较好特性的嵌入式闪存及其制造方法。
为达到上述目的，本发明采用如下技术方案：
一种嵌入式闪存，包括闪存单元和外围金属氧化物半导体场效应晶体管MOSFET单元，闪存单元为两层多晶硅栅结构，其侧壁上具有绝缘的隔离物；外围MOSFET单元为单层多晶硅栅结构，其侧壁上也具有绝缘的隔离物，其中，闪存单元的侧壁隔离物的宽度大于外围MOSFET单元的侧壁隔离物的宽度。
一种制造上述嵌入式闪存的方法，包括：
步骤1：提供衬底，在其上形成场区以隔离有源器件，并在有源区分别形成闪存单元的沟道和外围MOSFET单元的沟道；
步骤2：在闪存单元的沟道之上和外围MOSFET单元的沟道之上分别形成两层结构的内存单元的栅极和单层结构的外围MOSFET单元的栅极；
步骤3：在闪存单元的栅极和外围MOSFET单元的栅极上形成绝缘的隔离物；
步骤4：对闪存单元的栅极上的隔离物和外围MOSFET单元的栅极上的隔离物进行各向异性蚀刻，使得最终保留的闪存单元的侧壁隔离物的宽度大于外围MOSFET单元的侧壁隔离物的宽度；
步骤5：通过掩模和植入步骤以及热处理步骤，形成闪存单元的源漏极和外围MOSFET单元的源漏极。
进一步地，步骤1中形成场区的方法为浅沟槽隔离技术或者为区域硅氧化隔离技术。
进一步地，步骤1中形成的闪存单元的沟道为n型或p型，形成的外围MOSFET单元的沟道为包括n沟道和p沟道的组合。
进一步地，步骤2中对衬底进行轻掺杂漏极植入以及防止源漏穿通植入。
进一步地，步骤3具体为：利用四乙基正硅酸盐的方法沉积未掺杂的二氧化硅层，然后沉积氮化硅层。
进一步地，步骤3中闪存单元的侧壁隔离物的宽度大于或等于外围MOSFET单元的侧壁隔离物的宽度。
本发明利用侧壁隔离物沉积和各向异性蚀刻，使得闪存单元的侧壁隔离物的宽度大于外围晶体管单元的侧壁隔离物的宽度，从而可以使闪存单元和外围晶体管单元同时达到较好的特性，提高了嵌入式内存的整体性能。
附图说明
图1为本发明中在衬底上形成场区和沟道，并形成闪存单元的栅极和外围晶体管单元的栅极的结构示意图；
图2为在图1所示的闪存单元的栅极和外围晶体管单元的栅极上形成绝缘隔离物的结构示意图；
图3为对图2中绝缘隔离物进行各向异性蚀刻后的结构示意图；
图4为在图3的基础上形成闪存单元的源漏极和外围晶体管单元的源漏极，从而制成最终产品的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
如图4所示，本发明提供一种嵌入式闪存，包括闪存单元(图4中左半部分)和外围金属氧化物半导体场效应晶体管单元(图4中右半部分，下面简称为外围晶体管单元)，闪存单元为两层多晶硅栅结构，其侧壁上具有绝缘的隔离物，宽度为D1；外围晶体管单元为单层多晶硅栅结构，其侧壁上也具有绝缘的隔离物，宽度为D2，其中，闪存单元的侧壁隔离物的宽度D1大于外围晶体管单元的侧壁隔离物的宽度D2。
本发明利用侧壁隔离物沉积和各向异性蚀刻，使得闪存单元的侧壁隔离物的宽度D1大于外围晶体管单元的侧壁隔离物的宽度D2，从而可以使闪存单元和外围晶体管单元同时达到较好的特性，提高了嵌入式内存的整体性能。
下面结合图1-4，详细说明制造本发明上述嵌入式闪存的方法，该方法包括：
步骤1：提供衬底，在其上形成场区以隔离有源器件，并在有源区分别形成闪存单元的沟道和外围晶体管单元的沟道；
参见图1，提供p型衬底10，其包括闪存单元区域和外围晶体管单元区域。在衬底10上形成场区11以隔离有源器件，方法可以是浅沟槽隔离技术(Shallow Trench Isolation，STI)，也可以是区域硅氧化隔离(LocalOxidation of Silicon，LOCOS)。对闪存单元和外围晶体管单元，在有源区分别进行阱区以及调整阈值电压相关的植入，形成闪存单元的沟道12，沟道12可以是n型，也可以是p型，以及外围晶体管单元的沟道32，外围晶体管单元是包括n沟道与p沟道的组合。
步骤2：在闪存单元的沟道之上和外围晶体管单元的沟道之上分别形成两层结构的内存单元的栅极和单层结构的外围晶体管单元的栅极；
继续参见图1，在沟道12之上和32之上，形成图中所示的栅极。首先形成闪存单元的栅氧化层21和外围晶体管单元的栅氧化层41，其材质为二氧化硅。通过沉积、光刻图案化和蚀刻，形成所描绘的多晶硅栅层22、24、44以及介于下层多晶硅栅22与上层多晶硅栅24之间的介电层23(为氮化硅和二氧化硅中的一者或两者)。外围晶体管单元的多晶硅栅层44通常与闪存单元的多晶硅栅层24同时形成，即厚度相同，总的来说，闪存单元的多晶硅栅层的总高度大于外围晶体管单元的多晶硅栅层的高度。作为优选，衬底可以进行各种导电性修改植入，如轻掺杂漏极植入(LightlyDoped Drain，LDD)、防止源漏穿通植入(PKT)等，图1中未示出。
步骤3：在闪存单元的栅极和外围晶体管单元的栅极上形成绝缘的隔离物；
参见图2，在闪存单元的栅极和外围晶体管单元的栅极上形成绝缘隔离物。作为优选，利用四乙基正硅酸盐(TEOS)的方法沉积未掺杂的二氧化硅层35，然后沉积氮化硅层36。闪存单元的侧壁隔离物的宽度D3大于或等于外围晶体管单元的侧壁隔离物的宽度D4。
步骤4：对闪存单元的栅极上的隔离物和外围晶体管单元的栅极上的隔离物进行各向异性蚀刻，使得最终保留的闪存单元的侧壁隔离物的宽度大于外围晶体管单元的侧壁隔离物的宽度；
参见图3，对绝缘隔离物36，35进行各向异性蚀刻。对于闪存单元，栅极顶部以及衬底上方的绝缘隔离物被蚀刻，侧壁部分得以保留，形成侧壁隔离物26，25。对于外围晶体管单元，栅极顶部以及衬底上方的绝缘隔离物被蚀刻，侧壁部分得以保留，形成侧壁隔离物46，45。调整各向异性蚀刻比例，使得最终保留的闪存单元的侧壁隔离物的宽度D1大于外围晶体管单元的侧壁隔离物的宽度D2。
步骤5：通过掩模和植入步骤以及热处理步骤，形成闪存单元的源漏极和外围晶体管单元的源漏极。
参见图4，通过掩模和植入步骤的多重组合，以及相应的热处理，形成闪存单元的源漏极14，以及外围晶体管单元的源漏极34，从而制作出完整的嵌入闪存存储器电路的逻辑或混合的电路。
综上，本发明利用侧壁隔离物沉积和各向异性蚀刻，使得闪存单元侧壁隔离物的宽度D1大于外围晶体管单元侧壁隔离物的宽度D2，从而可以使闪存单元和外围晶体管单元同时达到较好的特性，提高了嵌入式内存的整体性能。
以上所述仅为本发明的较佳实施例，并非用来限定本发明的实施范围；如果不脱离本发明的精神和范围，对本发明进行修改或者等同替换，均应涵盖在本发明权利要求的保护范围当中。

Claims (7)

1.一种嵌入式闪存，包括闪存单元和外围金属氧化物半导体场效应晶体管MOSFET单元，闪存单元为两层多晶硅栅结构，其侧壁上具有绝缘的隔离物；外围MOSFET单元为单层多晶硅栅结构，其侧壁上也具有绝缘的隔离物，其特征在于，闪存单元的侧壁隔离物的宽度大于外围MOSFET单元的侧壁隔离物的宽度。
2.一种制造权利要求1所述的嵌入式闪存的方法，其特征在于，包括：
步骤1：提供衬底，在其上形成场区以隔离有源器件，并在有源区分别形成闪存单元的沟道和外围MOSFET单元的沟道；
步骤2：在闪存单元的沟道之上和外围MOSFET单元的沟道之上分别形成两层结构的内存单元的栅极和单层结构的外围MOSFET单元的栅极；
步骤3：在闪存单元的栅极和外围MOSFET单元的栅极上形成绝缘的隔离物；
步骤4：对闪存单元的栅极上的隔离物和外围MOSFET单元的栅极上的隔离物进行各向异性蚀刻，使得最终保留的闪存单元的侧壁隔离物的宽度大于外围MOSFET单元的侧壁隔离物的宽度；
步骤5：通过掩模和植入步骤以及热处理步骤，形成闪存单元的源漏极和外围MOSFET单元的源漏极。
3.根据权利要求2所述的方法，其特征在于，步骤1中形成场区的方法为浅沟槽隔离技术或者为区域硅氧化隔离技术。
4.根据权利要求2所述的方法，其特征在于，步骤1中形成的闪存单元的沟道为n型或p型，形成的外围MOSFET单元的沟道为包括n沟道和p沟道的组合。
5.根据权利要求2所述的方法，其特征在于，步骤2中对衬底进行轻掺杂漏极植入以及防止源漏穿通植入。
6.根据权利要求2所述的方法，其特征在于，步骤3具体为：
利用四乙基正硅酸盐的方法沉积未掺杂的二氧化硅层，然后沉积氮化硅层。
7.根据权利要求2至6中任一权利要求所述的方法，其特征在于，步骤3中闪存单元的侧壁隔离物的宽度大于或等于外围MOSFET单元的侧壁隔离物的宽度。
CN2010105804788A 2010-12-09 2010-12-09 一种嵌入式闪存及其制造方法 Pending CN102544004A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010105804788A CN102544004A (zh) 2010-12-09 2010-12-09 一种嵌入式闪存及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010105804788A CN102544004A (zh) 2010-12-09 2010-12-09 一种嵌入式闪存及其制造方法

Publications (1)

Publication Number Publication Date
CN102544004A true CN102544004A (zh) 2012-07-04

Family

ID=46350495

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105804788A Pending CN102544004A (zh) 2010-12-09 2010-12-09 一种嵌入式闪存及其制造方法

Country Status (1)

Country Link
CN (1) CN102544004A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752177A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种制作嵌入式闪存栅极的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6258667B1 (en) * 1999-08-10 2001-07-10 United Microelectronics Corp. Method for implementing embedded flash
US6936515B1 (en) * 2003-03-12 2005-08-30 Fasl Llp Method for fabricating a memory device having reverse LDD
CN1679166A (zh) * 2002-09-04 2005-10-05 因芬尼昂技术股份公司 快闪存储单元及造成分离侧壁氧化的方法
CN101315906A (zh) * 2007-05-31 2008-12-03 和舰科技(苏州)有限公司 一次可编程存储器的结构及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6258667B1 (en) * 1999-08-10 2001-07-10 United Microelectronics Corp. Method for implementing embedded flash
CN1679166A (zh) * 2002-09-04 2005-10-05 因芬尼昂技术股份公司 快闪存储单元及造成分离侧壁氧化的方法
US6936515B1 (en) * 2003-03-12 2005-08-30 Fasl Llp Method for fabricating a memory device having reverse LDD
CN101315906A (zh) * 2007-05-31 2008-12-03 和舰科技(苏州)有限公司 一次可编程存储器的结构及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752177A (zh) * 2013-12-27 2015-07-01 中芯国际集成电路制造(上海)有限公司 一种制作嵌入式闪存栅极的方法
CN104752177B (zh) * 2013-12-27 2017-11-10 中芯国际集成电路制造(上海)有限公司 一种制作嵌入式闪存栅极的方法

Similar Documents

Publication Publication Date Title
US8299517B2 (en) Semiconductor device employing transistor having recessed channel region and method of fabricating the same
KR101061296B1 (ko) 반도체 소자 및 그 형성 방법
EP1304738A3 (en) Single transistor type magnetic random access memory device and method of operating and manufacturing the same
US20160181440A1 (en) Field effect transistor with self-adjusting threshold voltage
CN103151268A (zh) 一种垂直双扩散场效应管及其制造工艺
CN101546772A (zh) 包括电容器元件的半导体器件及其制造方法
TW533596B (en) Semiconductor device and its manufacturing method
CN103915439A (zh) 一种半导体器件及其制造方法
CN207587740U (zh) 晶体管及半导体器件
JP2002110976A (ja) 半導体装置及び半導体装置の製造方法
US20010020722A1 (en) Step-like silicon on isolation structure
KR101168530B1 (ko) 반도체 소자 및 그 형성방법
CN102376578A (zh) 实现双应力应变技术的方法
CN101916783B (zh) 一种凹陷沟道的横向和纵向扩散型场效应晶体管及其制造方法
US6969881B2 (en) Partial vertical memory cell and method of fabricating the same
US9419015B1 (en) Method for integrating thin-film transistors on an isolation region in an integrated circuit and resulting device
CN104576732A (zh) 一种寄生FinFET的横向双扩散半导体器件
CN104425500B (zh) Sonos非挥发性存储器及其制造方法
CN102544004A (zh) 一种嵌入式闪存及其制造方法
KR20130107490A (ko) 반도체 소자 및 그 제조 방법
CN102157384A (zh) 晶体管的制造方法
CN102479709B (zh) 晶体管及其制作方法
US20080237722A1 (en) Semiconductor device and method for fabricating the same
KR20080029266A (ko) 반도체 소자의 제조방법
CN103390555A (zh) 金属氧化物半导体晶体管的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120704