CN102543952A - 用于在封装半导体器件之后提供熔融的方法和系统 - Google Patents

用于在封装半导体器件之后提供熔融的方法和系统 Download PDF

Info

Publication number
CN102543952A
CN102543952A CN2011104370466A CN201110437046A CN102543952A CN 102543952 A CN102543952 A CN 102543952A CN 2011104370466 A CN2011104370466 A CN 2011104370466A CN 201110437046 A CN201110437046 A CN 201110437046A CN 102543952 A CN102543952 A CN 102543952A
Authority
CN
China
Prior art keywords
fuse
layer
wafer
semiconductor device
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104370466A
Other languages
English (en)
Other versions
CN102543952B (zh
Inventor
J.博伊克
R.拉奇纳
T.迈耶
H.谢弗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN102543952A publication Critical patent/CN102543952A/zh
Application granted granted Critical
Publication of CN102543952B publication Critical patent/CN102543952B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及用于在封装半导体器件之后提供熔融的方法和系统。公开了用于在封装半导体器件之后提供熔融的方法和系统。在一个实施例中，提供了一种半导体器件，其包括：包括熔丝区域的衬底，布置在熔丝区域中的至少一个熔丝，和布置在衬底之上的至少一个层，其中所述至少一个层包括暴露所述至少一个熔丝的至少一个开口。

Description

用于在封装半导体器件之后提供熔融的方法和系统
技术领域
本发明大体上涉及在半导体器件中提供熔融（fusing）。特别地，本公开涉及用于在封装半导体器件之后提供熔融的方法和系统。
背景技术
在一些半导体器件中，放置熔丝以提供特定功能，例如，调整雷达传感器的频率。这些熔丝通常是在晶片级测试期间易被激光熔断的铝结构。这是因为在器件被封装之前熔丝被放置在半导体器件中。这影响了整体半导体器件的性能。因此，存在着对用于在封装半导体器件之后提供熔融的方法和系统的需要。
发明内容
公开了用于在封装半导体器件之后提供熔融的方法和系统。在一个实施例中，提供了一种半导体器件，其包括：包括熔丝区域的衬底，布置在熔丝区域中的至少一个熔丝，和布置在衬底之上的至少一个层，其中所述至少一个层包括暴露所述至少一个熔丝的至少一个开口。
在可替换的实施例中，所述半导体器件包括布置在衬底内的多个接触垫，布置在衬底之上且在所述多个接触垫周围的至少一个层；和布置在多个垫中的一些之间以形成至少一个熔丝的再分布层。
在又一个可替换的实施例中，半导体器件包括布置在衬底内的多个接触垫，布置在衬底之上且在所述多个接触垫周围的至少一个层，布置在所述多个接触垫之上以形成至少一个熔丝的再分布层。
在再又一个可替换的实施例中，一种用于提供熔融的方法包括：执行晶片的处理，封装晶片，执行晶片的电气性能测试，和在晶片的电气性能测试之后对晶片执行熔融。
在另一实施例中，提供了一种熔丝设备，其包括：提供在晶片中的熔丝区域，所述熔丝区域包括至少一个开口；布置在所述至少一个开口中的至少一个熔丝；和布置在所述至少一个开口周围的至少一个层。
附图说明
图1示意了根据本公开的一个实施例的用于在封装半导体器件之后提供熔融的示例性过程的流程图。
图2A到2F是示意根据本公开的一个实施例的用于在封装半导体器件之后提供熔融的过程的图解。
图3A是示意根据本公开的一个实施例的在熔融之前的具有一个或多个熔丝的示例性熔丝区域的图解。
图3B是示意根据本公开的一个实施例的在熔融之后的具有一个或多个熔丝的示例性熔丝区域的图解。
图4A到4F是示意根据本公开的可替换的实施例的用于在封装半导体器件之后提供熔融的过程的图解。
图5A到5C是示意根据本公开的一个实施例的在再分布层中形成的熔丝的图解。
图6A到6F是示意根据本公开的可替换的实施例的在封装半导体器件之后提供熔融的图解。
图7A到7C是示意根据本公开的可替换的实施例的在再分布层中形成的熔丝的图解。
具体实施方式
在以下具体实施方式中，参照附图，所述附图形成其一部分，并且其中通过例示来示出其中可以实践本发明的具体实施例。在这点上，方向性术语，例如"顶"、"底"、"前"、"后"、"首"、"尾"等参照所描述的（一个或多个）附图的取向来使用。因为实施例的组件能够以多个不同取向进行定位，所以方向性术语是出于例示目的而使用，并且绝非进行限制。要理解的是，可以利用其他实施例并且可以做出结构或逻辑改变而不偏离本发明的范围。以下具体实施方式因此不要以限制意义进行理解，并且本发明的范围由所附权利要求来限定。
要理解的是，在此描述的各种示例性实施例的特征可以彼此结合，除非另外特别指出。
以下描述了具有半导体芯片的器件。半导体芯片可以具有非常不同的类型，可以通过不同的技术来制造，并且可以包括例如集成的电或光电电路或无源元件或MEMS等等。半导体芯片可以被配置为例如功率晶体管、功率二极管、IGBT（绝缘栅双极晶体管）。半导体芯片可以具有垂直结构并且可以如此制造以使得电流能够以与半导体芯片的主表面垂直的方向流动。这些半导体芯片可以具有布置在其主表面上的接触元件，所述主表面包括顶面和底面。具有垂直结构的半导体芯片的示例包括功率晶体管和功率二极管。在功率晶体管的情况下，源电极和栅电极可以被布置第一主表面上而漏电极可以被布置在第二主表面上。在功率二极管的情况下，阳极电极可以被布置第一主表面上而阴极电极可以被布置在第二主表面上。
集成电路可以例如被设计为逻辑集成电路、模拟集成电路、混合信号集成电路、功率集成电路、存储电路或集成无源元件。此外，半导体芯片可以被配置为MEMS（微机电系统）并且可以包括微机械结构，例如桥、膜或舌（tongue）结构。半导体芯片可以被配置为传感器或致动器，例如频率调整传感器、压力传感器、加速度传感器、旋转传感器、麦克风等等。半导体芯片可以被配置为天线和/或离散无源元件。半导体芯片还可以包括天线和/或离散无源元件。其中嵌入这样的功能元件的半导体芯片通常包含用于驱动所述功能元件或者进一步处理由所述功能元件生成的信号的电子电路。半导体芯片不需要由特定半导体材料来制造，并且此外，可以包含不是半导体的无机和/或有机材料，诸如例如离散无源元件、天线、绝缘体、塑料或金属。此外，半导体芯片可以是封装的或未封装的。
半导体芯片具有允许与半导体芯片进行电接触的接触元件。接触元件可以由任何期望的导电材料组成，例如由诸如铝、镍、钯、金或铜之类的金属，金属合金，金属堆叠或导电有机材料组成。接触元件可以位于半导体芯片的有源主表面上或半导体芯片的其他表面上。半导体芯片的有源或无源结构通常被布置在有源主表面之下并且能够经由接触元件而电接触。在功率晶体管的情况下，接触元件可以是漏、源或栅电极。
在下文中描述的器件可以包括可从器件的外部接近以允许从器件外部进行电接触的外部接触元件。另外，外部接触元件可以是导热的并且用作用于对半导体芯片进行散热的热沉（heat sink）。外部接触元件可以由任何导电材料组成，例如诸如铜、Pd、Ni、Au等等之类的金属。
在下文中描述的器件可以包括覆盖半导体芯片的至少部分的包封（encapsulating）材料。包封材料是电绝缘材料，其相对于该器件的导电组件而言最多是略微（marginally）导电的。包封材料的示例包括模具材料（mold material），如基于环氧树脂的材料。包封材料可以是任何适当的硬质塑料、热塑性塑料、层压（预浸）或热固性材料并且可以包含填充材料。可以采用各种技术来用模具材料覆盖半导体芯片，例如压塑、层压或注模。
本公开提供了用于在封装半导体器件之后提供熔融的方法和系统。半导体器件通常包括衬底、布置在衬底之上的介电层、布置在介电层之上并且结构化为提供用于外部连接的着落垫（landing pad）的再分布层、布置在再分布层之上的焊接停止层（solder stop layer）和诸如焊球之类的导电元件。在典型的半导体器件封装过程中，这些层和导电元件可以覆盖熔丝区域。
为了在封装之后提供熔融，熔丝区域被暴露以提供激光对熔丝的接近。不同的介电层和焊接停止层中的开口被提供在熔丝区域中并且再分布层在该熔丝区域周围布线。为了在处理期间保护熔丝免受损坏，诸如薄的氧化物、氮化物或介电层之类的保护层可以被提供以在晶片处理期间覆盖熔丝。保护层具有足以在处理和激光调整期间保护熔丝免受损坏的厚度。
作为通过激光进行熔融的替代，熔丝可以被提供为接触垫并且可以在再分布层中在薄膜处理期间生成。在这种情况下，在由于最终处理或在处理完成之后性能略微改变的情况下施加焊接停止层之前，例如可以通过切割或蚀刻再分布层来执行熔丝区域的开口。另外，熔丝可以被提供为接触垫并且根据最终封装的性能测试的结果而接通（close）。熔丝可以通过施加导电粘合剂、引线接合、桥焊接等等来接通。
通过在封装半导体器件之后提供熔融，来自封装过程的影响可以被包含在性能优化中，这产生改进的电气性能和较高的产率。另外，单芯片跟踪可以伴随有封装之后的熔融。单芯片跟踪提供标识半导体芯片在晶片上的特定位置的能力。在这种情况下，不但能够对常规晶片执行单芯片跟踪，而且还可以对重构晶片执行单芯片跟踪。通常，通过在再分布层中的光读出来执行单芯片跟踪，这需要在顾客处对芯片的拆卸（de-mounting）并且由于电气性能原因对于每个应用而言并非都是解决方案。然而，熔融允许在不拆卸芯片或使应用的性能恶化的情况下在封装之后对半导体芯片进行编码。
参考图1，描绘了根据本公开的一个实施例的用于在封装半导体器件之后提供熔融的示例性过程的流程图。过程100开始于步骤102以执行晶片处理。接下来，过程100继续至步骤104以执行晶片级测试。接下来，过程100继续至步骤106以执行晶片封装。晶片封装可以包括施加介电层、再分布层和焊接停止层。在完成封装之后，过程100继续至步骤108以执行最终的电气性能测试。该测试可以在晶片级执行。过程100然后在步骤110完成以在最终的晶片级性能测试之后进行熔融。
参考图2A到2F，描绘了示意根据本公开的一个实施例的用于在封装半导体器件之后提供熔融的过程的图解。如图2A中所示，晶片200包括多个层204。所述多个层204可以包括一个或多个衬底202、一个或多个金属化层203、和所述多个层204之间的一个或多个直通连接（through connection）205。另外，晶片200包括用于外部连接的接触垫207。一个或多个金属化层203、一个或多个直通连接205和接触垫207可以由导电材料组成。例如，一个或多个直通连接205可以由钨组成，并且接触垫207可以由铝或包含铝或金的合金制成。
还在晶片200内提供具有一个或多个熔丝208的熔丝区域206。熔丝208的一个示例可以是标准铝熔丝。诸如薄的氧化物、氮化物或介电层之类的保护层209可以被提供在一个或多个熔丝208之上以在后续处理期间保护熔丝免受化学品的影响。然而，保护层209的厚度应该足够厚以进行保护并且足够薄以允许激光接近。例如，保护性氧化层可以被提供有大约350到500 nm的厚度。然而，可以在不偏离本公开的精神和范围的情况下，在没有覆盖保护层209的情况下提供一个或多个熔丝208。在该实施例中，提供开口212以允许接近一个或多个熔丝208。
参考图2B，然后在晶片200之上布置介电层210并且对介电层210进行结构化。通常，在熔丝区域206之上布置介电层210以在处理期间保护熔丝208免受损坏。然而，在这种情况下，在介电层210中形成开口212以暴露熔丝区域206以便提供稍后激光的接近。
参考图2C，然后在介电层210之上布置再分布层214并且对再分布层214进行结构化以为多个接触部207提供外部连接。再分布层214可以由金属材料组成。再分布层214中的再分布线在熔丝区域206周围布线以使得熔丝208可以保持暴露以供稍后激光接近。
参考图2D，然后在再分布层214之上布置焊接停止层216并且对焊接停止层216进行结构化以提供用于外部接触元件的着落垫。焊接停止层216没有布置在熔丝区域206之上以便提供开口212以供稍后激光对一个或多个熔丝208的接近。诸如焊球之类的导电元件218可以被布置在由焊接停止层216提供的着落垫中以提供外部电连接。在施加导电元件218之后，封装过程完成。然后可以执行电气性能测试。通常，通过接触导电元件218来执行电气性能测试。参考图2E，在电气性能测试之后，执行熔融以断开熔丝区域206内的一个或多个熔丝208。在导电元件218的附着期间，在高温下执行回流过程。通过在这样的回流过程之后进行熔融，可以在考虑回流过程的情况下进行性能改善。
可以向熔丝208投射激光211以通过保护层209切开或切断熔丝的一部分。因为在熔丝区域206中提供了一个或多个开口212，所以一个或多个熔丝208可以被激光接近以进行熔融。
参考图2F，在熔融完成之后，熔丝开口212可以可选地被焊接停止材料216或其他材料覆盖以保护熔丝区域206免受外部影响。参考图3A，描绘了示意根据本公开的一个实施例的在熔融之前的具有一个或多个熔丝的示例性熔丝区域的图解。图3A示出来自图2A到2G的熔丝区域206的顶视图。熔丝区域206包括一个或多个熔丝208。在本例中，熔丝区域206包括四个熔丝302、304、306和308。熔丝区域206中的这些熔丝被暴露以供激光稍后接近。在执行电气性能测试之后，可以通过激光执行熔融以熔断熔丝区域206中的一个或多个熔丝208。
参考图3B，描绘了示意根据本公开的一个实施例的在熔融之后的具有一个或多个熔丝的示例性熔丝区域的图解。在本例中，因为在电气性能测试之后熔丝区域206可被激光接近，所以熔丝304和308被中断或断开。
如以上所论述的那样，作为提供标准熔丝的替代，熔丝可以被设计为接触垫并且可以在再分布层中在薄膜处理期间生成。参考图4A到4F，描绘了示意根据本公开的可替换的实施例的用于在封装半导体器件之后提供熔融的过程的图解。图4A类似于图2A之处在于，晶片400也包括衬底202、多个层204、熔丝区域206、保护层209和接触垫207。
代替一个或多个熔丝208，熔丝区域206包括被布置在衬底或载体202之上的多个接触垫402。所述多个接触垫402可以由铝或其它类型的金属材料组成。
参考图4B，然后在晶片400之上布置介电层210并且对介电层210进行结构化。在这种情况下，开口212在介电层210中形成以暴露熔丝区域206和多个接触垫402以用于光刻处理。
参考图4C，然后在介电层210之上布置再分布层214并且对再分布层214进行结构化以提供外部连接。再分布层214可以由金属材料组成。虽然再分布层214中的其它再分布线可以在熔丝区域206周围布线，但是一个或多个熔丝208还可以在具有再分布层214的熔丝区域206中形成。在该实施例中，通过跨越至少两个接触垫402布置金属材料来在再分布层214中电耦合接触垫402。一旦接触垫402被电耦合，一个或多个熔丝208就被形成和接通。
参考图4D，然后在再分布层214之上布置焊接停止层216并且对焊接停止层216进行结构化以提供用于外部接触元件的着落垫。焊接停止层216没有布置在具有一个或多个接通的熔丝208的熔丝区域206之上以便提供用于稍后供激光接近的开口212。在可替换的实施例中，焊接停止层216可以被布置在熔丝区域208中的一个或多个接通熔丝208之间的间隙之上，如稍后图5A到5C中所示意的。诸如焊球之类的导电元件218可以被布置在由焊接停止层216提供的着落垫中以提供外部电连接。
在施加导电元件218之后，封装过程完成。然后可以执行电气性能测试。通常，通过接触导电元件218来执行电气性能测试。参考图4E，在电气性能测试之后，可以执行熔融以断开熔丝区域206内的一个或多个熔丝208。可以向一个或多个接通的熔丝208投射激光211以通过再分布层216切开或切断一个或多个熔丝208的一部分。在导电元件218的附着期间，在高温下执行回流过程。通过在这样的回流过程之后进行熔融，可以在考虑回流过程的情况下进行性能改善。
因为提供了一个或多个开口212，所以可以通过切开或切断布置在先前电耦合的至少两个接触垫402之间的再分布层的一部分来断开一个或多个熔丝208。
参考图4F，在熔融完成之后，熔丝开口212可以可选地被焊接停止材料216或其他材料覆盖以保护熔丝区域206免受外部影响。
参考图5A到5C，描绘了示意根据本公开的一个实施例的在再分布层中形成的熔丝的图解。参考图5A，在熔丝区域206中提供多个接触垫402。在一个实施例中，所述多个接触垫402可以由铝或其它金属材料组成。如先前在图4A中所描述的，在晶片400的熔丝区域206内布置多个接触垫402。在本例中，提供了八个接触垫，接触垫502到516。
参考图5B，熔丝区域206中的多个接触垫402在再分布层214内电耦合。如先前在图4C中所描述的，通过跨越至少两个接触垫布置金属材料来在再分布层214中电耦合所述多个接触垫402。例如，接触垫502电耦合到接触垫510，接触垫504电耦合到接触垫512，接触垫506电耦合到514并且接触垫508电耦合到接触垫516。一旦接触垫402被电耦合，一个或多个熔丝208就被形成和接通。在本例中，形成四个熔丝520到526。
参考图5C，在执行电气性能测试之后在熔丝区域206内断开一个或多个熔丝208。在本例中，在电气性能测试之后断开熔丝520和524。在一个实施例中，如在图4E中所描述的那样，可以通过由激光切开或化学蚀刻布置在先前电耦合的接触垫之间的再分布层214的一部分来中断或断开熔丝520和524。
参考图6A到6F，描绘了示意根据本公开的可替换的实施例的在封装半导体器件之后提供熔融的图解。图6A类似于图2A之处在于，晶片600也包括衬底202、多个层204、熔丝区域206、保护层209和接触垫207。
代替一个或多个熔丝208，熔丝区域206包括被布置在衬底或载体202之上的多个接触垫402。所述多个接触垫402可以由铝或其它类型的金属材料组成。
参考图6B，然后在晶片600之上布置介电层210并且对介电层210进行结构化。在这种情况下，开口212在介电层210中形成以暴露多个接触垫402以用于光刻处理。
参考图6C，然后在介电层210之上布置再分布层214并且对再分布层214进行结构化以提供外部连接。再分布层214可以由金属材料组成。再分布层214中的再分布线中的一些可以在熔丝区域206周围布线。另外，再分布或金属材料被布置在再分布层214中的接触垫402之上并且被蚀刻或切开以在多个接触垫402之间提供间距602。
参考图6D，然后在再分布层214之上布置焊接停止层216并且对焊接停止层216进行结构化以提供用于外部接触元件的着落垫。焊接停止层216也布置在所述多个接触垫402的间距602之间的熔丝区域206之上以形成一个或多个熔丝208。诸如焊球之类的导电元件218可以被布置在由焊接停止层216提供的着落垫中以提供外部电连接。
在施加导电元件218之后，封装过程完成。然后可以执行电气性能测试。通常，通过接触导电元件218来执行电气性能测试。参考图6E，在电气性能测试之后，执行熔融以接通熔丝区域206内的一个或多个熔丝208。可以通过在所述多个接触垫402的间距602之间电镀、印刷或布置导电材料来接通一个或多个熔丝208，这在再分布层214中形成一个或多个熔丝208。在导电元件218的附着期间，在高温下执行回流过程。通过在这样的回流过程之后进行熔融，可以在考虑回流过程的情况下进行性能改善。
参考图6F，在熔融完成之后，一个或多个熔丝208可以可选地被焊接停止材料216或其他材料覆盖以保护熔丝区域206免受外部影响。在可选的熔丝区域接通之后，诸如焊球之类的导电元件218可以被布置在由焊接停止层216提供的着落垫中以提供外部电连接。
参考图7A到7C，描绘了示意根据本公开的可替换的实施例的在再分布层中形成的熔丝的图解。参考图7A，在熔丝区域206中提供多个接触垫402。在一个实施例中，所述多个接触垫402可以由铝或其它金属材料组成。如先前在图6A中所描述的，所述多个接触垫402被布置在衬底或载体202之上。在本例中，提供了八个接触垫，接触垫702到716。
参考图7B，通过熔丝区域206中的多个接触垫702来在再分布层中形成一个或多个熔丝。在再分布层214中利用再分布或金属材料来布置多个接触垫402并且对多个接触垫402进行蚀刻或切割以在多个接触垫402之间提供间距602。例如，接触垫702和710形成熔丝720，接触垫704和712形成熔丝722，接触垫706和714形成熔丝724，并且接触垫708和716形成熔丝726。
参考图7C，在执行电气性能测试之后在熔丝区域206内接通一个或多个熔丝。在本例中，在电气性能测试之后接通熔丝722和726。在一个实施例中，可以通过在所述多个接触垫402之间蚀刻或切开的间距602之间电镀、印刷或布置导电材料来接通熔丝722和726。
如以上所论述的那样，在封装半导体器件之后提供熔融。利用在封装和/或电气性能或功能测试之后调整熔丝配置的能力，例如可以在雷达传感器中调整频率调整熔丝的频率。另外，可以在一些存储器产品中使用后封装熔融配置调整以配置可用的存储器单元。例如，可以使用熔融以选择半导体芯片的工作区并且导通和切断芯片的冗余区域。
而且如上所述，可以在封装之后将熔融用于单芯片跟踪。单芯片跟踪提供识别半导体芯片在晶片上的特定位置的能力。在这种情况下，不但能够对常规晶片执行单芯片跟踪，而且还可以对重构晶片执行单芯片跟踪。在一个实施例中，通过熔融进行的编码可以刚好在晶片处理之后且在施加介电层之前执行。可替换地，如以上在本公开的各种实施例中所描述的，可以在封装之后执行熔融以消除对拆卸芯片的需要。
另外，尽管可以仅针对若干实施方式之一公开了本发明实施例的特定特征或方面，但是如对于任何给定或特定应用而言可能期望的或有利的，这样的特征或方面可以与其他实施方式的一个或多个其他特征或方面相结合。此外，就在具体实施方式或者权利要求中使用术语"包含"、"具有"、"有"或其他变体而言，这样的术语旨在是与术语"包括"一样是包括性的。术语"耦合"和"连接"与其派生词一起可以被使用。应该理解的是这些术语可以用于指示两个元件彼此协作或交互而不管它们是直接物理或电接触，还是它们没有彼此直接接触。此外，应该理解的是本发明实施例可以在离散电路、部分集成电路或完全集成电路或编程装置中实施。而且，术语"示例性"仅仅意指举例来说，而不是最佳或最优。还将理解的是，在此描绘的特征和/或元件为了简单和易于理解的目的而相对于彼此以特定尺寸进行示意，并且实际尺寸可能与在此所示意的大不相同。
尽管在此已示意和描述了具体实施例，但是本领域普通技术人员将会理解的是各种可替换和/或等效实施方式可以代替所示和所描述的具体实施例而不偏离本发明的范围。本申请意在涵盖在此所讨论的具体实施例的任何适配或变体。因此，本发明意在仅由权利要求及其等同物进行限制。

Claims (27)

1.一种半导体器件，包括：
包括熔丝区域的衬底；
布置在熔丝区域中的至少一个熔丝；和
布置在衬底之上的至少一个层，其中所述至少一个层包括暴露所述至少一个熔丝的至少一个开口。
2.如权利要求1所述的半导体器件，其中所述至少一个层包括：
布置在衬底之上的介电层；
布置在介电层的一部分之上且在所述至少一个开口周围的再分布层；和
布置在再分布层之上和在所述至少一个开口周围的焊接停止层。
3.如权利要求1所述的半导体器件，还包括：
布置在所述至少一个熔丝之上的薄的保护层。
4.如权利要求1所述的半导体器件，其中通过所述至少一个开口除去所述至少一个熔丝的一部分。
5.如权利要求1所述的半导体器件，还包括：
布置在所述至少一个熔丝之上的焊接停止层。
6.一种半导体器件，包括：
布置在衬底内的多个接触垫；
布置在衬底之上且在所述多个接触垫周围的至少一个层；和
布置在多个垫中的一些之间以形成至少一个熔丝的再分布层。
7.如权利要求6所述的半导体器件，还包括：
布置在所述至少一个熔丝之上的薄的保护层。
8.如权利要求6所述的半导体器件，其中所述至少一个层包括：
暴露所述多个接触垫的至少一个开口；和
布置在衬底之上、在所述至少一个开口周围的介电层。
9.如权利要求8所述的半导体器件，其中所述再分布层被布置在所述至少一个开口中。
10.如权利要求6所述的半导体器件，还包括：
布置在所述再分布层之上的焊接停止层。
11.如权利要求6所述的半导体器件，其中再分布层的一部分被除去以断开所述至少一个熔丝中的一些。
12.一种半导体器件，包括：
布置在衬底内的多个接触垫；
布置在衬底之上且在所述多个接触垫周围的至少一个层；
布置在所述多个接触垫之上以形成至少一个熔丝的再分布层。
13.如权利要求12所述的半导体器件，还包括：
布置在所述多个接触垫中的一些之间以接通所述至少一个熔丝的导电层。
14.如权利要求12所述的半导体器件，还包括：
布置在所述至少一个层和导电层之上的焊接停止层。
15.一种用于提供熔融的方法，包括：
执行晶片的处理；
封装晶片；
执行晶片的电气性能测试；和
在晶片的电气性能测试之后对晶片执行熔融。
16.根据权利要求15所述的方法，其中执行晶片的处理包括：
在晶片中提供具有至少一个熔丝的熔丝区域；和
在所述熔丝区域之上提供至少一个开口。
17.如权利要求16所述的方法，其中封装晶片包括：
在晶片之上、在至少一个开口周围布置介电层；
在介电层的一部分之上且在所述至少一个开口周围布置再分布层；和
在再分布层之上且在所述至少一个开口周围布置焊接停止层。
18.如权利要求16所述的方法，其中对晶片执行熔融包括：
通过所述至少一个开口利用激光断开至少一个熔丝。
19.如权利要求15所述的方法，其中执行晶片的处理包括：
提供具有多个接触垫的熔丝区域。
20.如权利要求19所述的方法，其中封装晶片包括：
在晶片之上、在多个接触垫周围布置介电层；
在所述多个接触垫之间布置再分布层以形成至少一个熔丝；
在所述至少一个熔丝周围布置焊接停止层以提供至少一个着落垫；和
在着落垫之上布置至少一个导电元件。
21.如权利要求20所述的方法，其中对晶片执行熔融包括：
利用激光除去再分布层的一部分以断开所述至少一个熔丝。
22.如权利要求19所述的方法，其中封装晶片包括：
在晶片之上、在所述多个接触垫周围布置介电层；
在所述多个接触垫之上布置再分布层以形成至少一个熔丝；和
在所述至少一个熔丝周围布置焊接停止层。
23.如权利要求22所述的方法，其中对晶片执行熔融包括：
在所述多个接触垫中的一些之间布置导电材料以接通所述至少一个熔丝。
24.一种熔丝设备，包括：
提供在晶片中的熔丝区域，所述熔丝区域包括至少一个开口；
布置在所述至少一个开口中的至少一个熔丝；和
布置在所述至少一个开口周围的至少一个层。
25.根据权利要求24所述的熔丝设备，其中所述至少一个熔丝包括至少一个断开熔丝和至少一个接通熔丝。
26.根据权利要求25所述的熔丝设备，其中所述至少一个断开熔丝包括：
多个接触垫；和
布置在所述多个接触垫中的一些之上的再分布层。
27.根据权利要求25所述的熔丝设备，其中所述至少一个接通熔丝包括：
多个接触垫；和
布置在所述多个接触垫中的一些之间的再分布层。
CN201110437046.6A 2010-12-23 2011-12-23 用于在封装半导体器件之后提供熔融的方法和系统 Active CN102543952B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/977,104 US8878335B2 (en) 2010-12-23 2010-12-23 Method and system for providing fusing after packaging of semiconductor devices
US12/977104 2010-12-23

Publications (2)

Publication Number Publication Date
CN102543952A true CN102543952A (zh) 2012-07-04
CN102543952B CN102543952B (zh) 2017-01-18

Family

ID=46315621

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110437046.6A Active CN102543952B (zh) 2010-12-23 2011-12-23 用于在封装半导体器件之后提供熔融的方法和系统

Country Status (3)

Country Link
US (1) US8878335B2 (zh)
CN (1) CN102543952B (zh)
DE (1) DE102011057024A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101163218B1 (ko) * 2010-07-07 2012-07-06 에스케이하이닉스 주식회사 반도체 칩 및 그 제조방법
US9200973B2 (en) 2012-06-28 2015-12-01 Intel Corporation Semiconductor package with air pressure sensor
US8633551B1 (en) * 2012-06-29 2014-01-21 Intel Corporation Semiconductor package with mechanical fuse
CN103838680B (zh) * 2012-11-23 2018-03-23 北京四达时代软件技术股份有限公司 一种数据缓存方法和装置
US9429427B2 (en) 2012-12-19 2016-08-30 Intel Corporation Inductive inertial sensor architecture and fabrication in packaging build-up layers
WO2015047257A1 (en) * 2013-09-25 2015-04-02 Intel Corporation Device, system and method for providing mems structures of a semiconductor package
WO2016021061A1 (ja) 2014-08-08 2016-02-11 ルネサスエレクトロニクス株式会社 半導体装置
DE102018118724B4 (de) * 2018-08-01 2021-04-15 Infineon Technologies Ag Verfahren zum Programmieren einer einmalig programmierbaren Struktur, Halbleiterbauteil und Hochfrequenzbauteil

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574340A (zh) * 2003-06-24 2005-02-02 三星电子株式会社 具有抵抗腐蚀熔丝区域的集成电路器件及其制造方法
US20050161766A1 (en) * 2004-01-23 2005-07-28 Fujitsu Limited Semiconductor device and method for fabricating the same
US20070102786A1 (en) * 2005-11-10 2007-05-10 Renesas Technology Corp. Semiconductor device
CN101000906A (zh) * 2006-01-12 2007-07-18 三星电子株式会社 熔丝区及其制作方法
CN101339925A (zh) * 2004-01-19 2009-01-07 恩益禧电子股份有限公司 半导体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7701035B2 (en) 2005-11-30 2010-04-20 International Business Machines Corporation Laser fuse structures for high power applications

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1574340A (zh) * 2003-06-24 2005-02-02 三星电子株式会社 具有抵抗腐蚀熔丝区域的集成电路器件及其制造方法
CN101339925A (zh) * 2004-01-19 2009-01-07 恩益禧电子股份有限公司 半导体装置
US20050161766A1 (en) * 2004-01-23 2005-07-28 Fujitsu Limited Semiconductor device and method for fabricating the same
US20070102786A1 (en) * 2005-11-10 2007-05-10 Renesas Technology Corp. Semiconductor device
CN101000906A (zh) * 2006-01-12 2007-07-18 三星电子株式会社 熔丝区及其制作方法

Also Published As

Publication number Publication date
US8878335B2 (en) 2014-11-04
US20120161278A1 (en) 2012-06-28
CN102543952B (zh) 2017-01-18
DE102011057024A1 (de) 2012-06-28

Similar Documents

Publication Publication Date Title
CN102543952A (zh) 用于在封装半导体器件之后提供熔融的方法和系统
EP1913633B1 (en) Packaged integrated circuit with enhanced thermal dissipation
US7968982B2 (en) Thermal enhanced upper and dual heat sink exposed molded leadless package
US7646086B2 (en) Semiconductor package
TWI316740B (en) Package having exposed integrated circuit device
US7638861B2 (en) Flip chip MLP with conductive ink
US20130069218A1 (en) High density package interconnect with copper heat spreader and method of making the same
US8994161B2 (en) Semiconductor device package and methods for producing same
JP2006523964A (ja) 少なくとも部分的にパッケージされた回路デバイスおよびその形成方法
EP2513968B1 (en) Panel based lead frame packaging method and device
CN217035634U (zh) 芯片封装结构及芯片结构
KR20010107556A (ko) 반도체 장치와 그 제조방법
US9082738B2 (en) Semiconductor package with improved thermal properties
US10629452B2 (en) Manufacturing method of a chip package structure
US7605475B2 (en) Semiconductor device
US9935030B2 (en) Resin-encapsulated semiconductor device
KR101445766B1 (ko) 반도체 패키지 및 그 제조 방법
US20190304940A1 (en) Ultra-thin multichip power devices
JP2004363548A (ja) 集積回路ダイ製作方法
US9117741B2 (en) Semiconductor device
US20100078811A1 (en) Method of producing semiconductor devices
KR20170120752A (ko) 반도체 소자 및 그 제조 방법
KR101135828B1 (ko) 도전성 잉크를 가진 플립 칩 ｍｌｐ
WO2004015767A1 (en) Heat dissipation device for integrated circuits
CN116190245A (zh) 形成半导体封装的方法和半导体封装

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant