CN116190245A - 形成半导体封装的方法和半导体封装 - Google Patents

形成半导体封装的方法和半导体封装 Download PDF

Info

Publication number
CN116190245A
CN116190245A CN202211465651.9A CN202211465651A CN116190245A CN 116190245 A CN116190245 A CN 116190245A CN 202211465651 A CN202211465651 A CN 202211465651A CN 116190245 A CN116190245 A CN 116190245A
Authority
CN
China
Prior art keywords
package
metal
semiconductor die
semiconductor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211465651.9A
Other languages
English (en)
Inventor
张超发
托尔斯滕·迈尔
谢征林
沃恩·肯·达里尔韦
吕志鸿
李瑞家
诺莉扎·莫尔班
凯·什万·安德鲁索
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN116190245A publication Critical patent/CN116190245A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

公开了一种形成半导体封装的方法和半导体封装。该方法包括：设置具有基部和多个金属柱的金属基板，基部是具有基本上均匀厚度的平面盘，多个金属柱各自从基部的平面上表面向上延伸；在金属基板的上表面上安装第一半导体管芯；在基部的上表面上形成电绝缘的模制料的封装体；将第一半导体管芯的端子电连接至金属柱；以及去除基部，以在封装体的第一表面处从金属柱形成封装触点。

Description

形成半导体封装的方法和半导体封装
技术领域
本申请涉及半导体器件，并且特别地涉及形成半导体封装的方法和相应的半导体封装。
背景技术
许多类型的半导体器件对诸如寄生互连电阻和电感、寄生电容耦合等的寄生电气效应高度灵敏。例如，开关、RF(射频)功率放大器、低噪声放大器(LNA)、天线调谐器、混频器等都对寄生电气效应高度灵敏。用于减少封装的半导体器件上的寄生电气效应的技术往往导致更高的总成本、更大的封装尺寸、更复杂的制造过程、降低的器件性能等。
发明内容
公开了一种形成半导体封装的方法。根据实施方式，该方法包括：提供金属基板，该金属基板包括基部和多个金属柱，基部是具有基本均匀厚度的平面盘(pad)，多个金属柱各自从基部的平面上表面向上延伸；在金属基板的上表面上安装半导体管芯(die)；在基部的上表面上形成电绝缘模制料(mold compound)的封装体；将半导体管芯的端子电连接至金属柱；以及去除基部，以便在封装体的第一表面处从金属柱形成封装触点。
单独地或组合地，封装触点包括金属柱的在封装体的第一表面和封装体的第二表面中的一者或两者处露出的端部，该第二表面与第一表面相对。
单独地或组合地，去除基部包括以下中的一项或更多项：化学蚀刻、机械研磨、铣削或激光。
单独地或组合地，半导体管芯在端子中的至少一些背离金属基板的情况下被安装，并且其中，将半导体管芯的端子电连接至金属柱包括：在形成封装体之前在半导体管芯的端子上设置背离基板的导电支柱；在形成封装体之后在封装体的第二表面处露出导电支柱的上端；以及在封装体的第二表面中形成导电轨道(track)。
单独地或组合地，该方法还包括用阻焊材料覆盖导电轨道。
单独地或组合地，电绝缘模制料包括可被激光激活的模制料，并且其中，形成导电轨道：包括将激光施加至封装体的第二表面从而在封装体的第二表面中形成被激光激活的迹线(trace)，并且执行选择性地在被激光激活的迹线中形成导电轨道(track)的电镀工艺。
单独地或组合地，执行电镀工艺包括：执行形成导电轨道的种子层部分的无电镀工艺(electroless plating)；以及执行在种子层部分之上形成导电轨道的较厚金属层部分的电镀工艺(electroplating process)，该较厚金属层比种子层部分厚，并且其中，金属基板的基部在电镀工艺期间保持完好无损。
单独地或组合地，形成导电轨道包括激光辅助金属沉积，或喷墨金属印刷。
单独地或组合地，该方法还包括：在基部的上表面的第一区域中设置第一盘；在基部的上表面的第二区域中设置第二盘，第二盘包括金属；在第一盘上安装第一半导体管芯；以及在第二盘上安装第二半导体管芯，其中，在去除基部之后金属盘从封装体的第一表面露出并且在半导体封装的外表面与第二半导体管芯之间形成热传导路径。
单独地或组合地，第一盘是电绝缘结构。
单独地或组合地，第二盘是导电结构。
单独地或组合地，半导体管芯是逻辑器件，第二半导体管芯是功率开关器件，并且该方法还包括将半导体管芯的端子电连接至第二半导体管芯的端子。
单独地或组合地，金属基板被设置成包括在基部的上表面上的金属迹线，并且其中，金属迹线接触金属柱。
单独地或组合地，金属基板被设置成包括在金属基板的上表面上的管芯附接区域，其中，至少一个金属迹线在管芯附接区域与金属柱之间延伸，并且其中，半导体管芯被安装在管芯附接区域上，使得半导体管芯的端子之一面对金属轨迹并与金属迹线电连接。
单独地或组合地，金属迹线连接在金属柱中的第一个与金属柱中的第二个之间，其中，将半导体管芯的端子电连接至金属柱包括在封装体的与封装体的第一表面相对的第二表面中形成导电轨道，并且其中，导电轨道将半导体的端子之一电连接至金属柱中的第一个。
单独地或组合地，该方法还包括形成半导体封装的引线尖端检查特征，其中，形成引线尖端检查特征包括对封装体进行结构化以形成金属柱之一的露出侧壁，其中，露出侧壁在封装体的第一表面与封装体的与第一表面相对的第二表面之间完全延伸。
单独地或组合地，形成引线尖端检查特征还包括对封装体进行结构化以形成金属柱之一的第二露出侧壁，其中，第二露出侧壁在封装体的第一表面与第二表面之间完全延伸，并且其中，第一露出侧壁和第二露出侧壁彼此形成有角度的交叉。
单独地或组合地，该方法还包括：设置在基部的上表面上导电的第一盘，该第一盘包括主盘部分和在金属盘部分与至少一个金属柱之间延伸的连接件；以及在第一盘上安装半导体管芯，使得半导体管芯的端子中的至少一个面对主盘部分并电连接至主盘部分。
单独地或组合地，形成电气互连包括在形成封装体之后执行的金属结构化工艺。
公开了一种半导体封装。根据实施方式，半导体封装包括：半导体管芯；封装半导体管芯的、电绝缘模制料的封装体；多个金属柱，其在封装体的第二表面与封装体的与封装体第二表面相对的第一表面之间延伸；以及在半导体管芯的端子与金属柱之间的电连接，其中，从封装体的第二表面或第一表面露出的金属柱的端部形成半导体封装的封装触点。
单独地或组合地，封装体包括可被激光激活的模制料，并且其中，电互连件中的至少一些包括形成在封装体的第二表面中的导电轨道。
单独地或组合地，导电轨道包括较薄的种子层部分和在较薄的种子层部分的顶部的较厚部分，其中，较薄的种子层部分的厚度不大于1μm，并且其中，较厚部分的厚度为至少5μm。
单独地或组合地，该半导体封装还包括：在半导体封装的第一区域中的电绝缘盘；以及在半导体封装的第二区域中的金属盘；其中，半导体管芯被安装在电绝缘盘上，使得半导体管芯通过电绝缘盘与半导体封装的外表面电隔离，其中，半导体封装还包括被安装在金属盘上的第二半导体管芯，其中，金属盘在第一表面处从封装体露出，并且在半导体封装的外表面与第二半导体管芯之间形成热传导路径。
单独地或组合地，该半导体封装还包括：引线尖端检查特征，其中，引线尖端检查特征包括金属柱中的从封装体露出的一个金属柱的露出侧壁，其中，露出侧壁完全在封装体的第一表面与第二表面之间延伸。
附图说明
附图中的元件不一定相对于彼此按比例绘制。类似的附图标记表示相应的类似部分。各种示出的实施方式的特征可以组合，除非它们彼此排斥。实施方式在附图中被描绘，并且在接下来的描述中被详细说明。
图1A至图1I示出了根据实施方式的形成半导体封装的方法中的所选择的步骤。
图2A至图2B示出了根据实施方式的半导体封装。图2A描绘了半导体封装的封装体的第二表面的等距视图；以及图2B描绘了半导体封装的封装体的第一表面的等距视图。
图3A至图3B示出了根据实施方式的半导体封装。图3A描绘了半导体封装的封装体的第二表面的等距视图；以及图3B描绘了半导体封装的封装体的第一表面的等距视图。
图4A至图4B示出了根据实施方式的形成半导体封装的方法中的所选择的步骤。
图5A至图5B示出了根据实施方式的半导体封装。图5A描绘了半导体封装的封装体的第二表面的等距视图；以及图5B描绘了半导体封装的封装体的第一表面的等距视图。
图6A至图6G示出了根据实施方式的形成半导体封装的方法中的所选择的步骤。
图7A至图7B示出了根据实施方式的半导体封装。图7A描绘了半导体封装的封装体的第一表面的等距视图；以及图7B描绘了半导体封装的封装体的第二表面的等距视图。
图8A至图8B示出了根据实施方式的形成半导体封装的方法中的所选择的步骤。
图9A至图9C示出了根据实施方式的形成半导体封装的方法中的所选择的步骤。
图10A至图10D示出了根据实施方式的形成半导体封装的方法中的所选择的步骤。
图11A至图11C示出了根据实施方式的形成半导体封装的方法中的所选择的步骤。
图12A至图12B示出了根据实施方式的半导体封装的引线尖端检查特征。图12A描绘了设置在半导体封装的一个边缘侧处的引线尖端检查特征；以及图12B描绘了设置在半导体封装的两个边缘侧之间的交叉点处的引线尖端检查特征。
具体实施方式
本文描述了一种从金属基板形成半导体封装的方法的各种实施方式。金属基板包括具有平面上表面的基部和从基部的上表面向上突出的多个金属柱。一个或更多个半导体管芯安装在基部的上表面上。一个或更多个半导体管芯用电绝缘材料封装，例如，通过模制技术用电绝缘材料封装。随后，金属基板被去除，例如，通过蚀刻、研磨等被去除，直至金属柱彼此分离并形成在封装体的相对表面之间延伸的离散支柱。在模制工艺之前或在模制工艺之后，一个或更多个半导体管芯的端子电连接至金属柱。根据一种技术，封装材料包括可电镀的模制料(mold compound)，并且半导体管芯的端子与金属柱之间的连接至少部分由形成在封装体外侧的导电轨道形成。替选地，这些电连接可以通过导线接合形成。在任何情况下，金属柱的外端都从封装体的至少一个表面露出，并因此形成外部可接触的封装触点。以这种方式，有利地提供了一种寄生电气效应最小、成本低、元件封装(footprint)小的半导体封装，其具有可以延伸至半导体管芯的元件封装之外的电气再分配连接。单独地或组合地，金属柱可以有利地形成具有大面积露出的金属区域的、容易被光学检查设备所识别的引线尖端检查特征。
参照图1A至图1I，形成半导体封装101的方法包括提供金属基板100。金属基板100包括基部102和多个金属柱104。基部102具有基本均匀的厚度，并且金属柱104中的每一个从基部102的平面上表面106向上突出。金属柱104可以具有各种不同的几何形状，例如，立方体、圆柱体等。如图1B所示，金属柱104可以形成为围绕基部102的上表面106上的管芯附接区域。包括基部102和多个金属柱104的金属基板100可以由均匀厚度的金属片提供，例如，如图1A所示。这种金属片可以包括铜、铝、镍和合金或它们的组合。基部102和多个金属柱104的结构特征可以通过执行包括例如蚀刻、研磨、冲压的任一种或更多种金属处理技术来创造。根据一种特定的技术，提供一个均匀厚度的金属片，并且基部102和金属柱104的几何形状通过半蚀刻技术获得，其中，基部102对应于半蚀刻区域并且金属柱104对应于非蚀刻区域。图1A示出了包括在大金属片中形成的金属柱104的一个封装区域(package site)。该封装区域的基本结构可以在大金属片中重复多次，并且下面要描述的后续工艺步骤可以并行地执行，以便从单个金属片中生产多个半导体封装。
参照图1C，半导体管芯108被安装在基部102的上表面106上。在半导体管芯108的后表面与基部102的上表面106之间可以提供诸如焊料、烧结物、胶水或胶带的粘合剂，以便保持半导体管芯108的位置。半导体管芯108的后表面可以包括器件端子，例如在垂直器件的情况下的源极或漏极端子。
参照图1D，在基部102的上表面106上形成封装体110。封装体110可以通过诸如注射模制、转移模制、压缩模制等的模制工艺形成。如所示，封装体110可以形成在包括多个封装区域的单个面板上，以便针对并行的多个半导体封装形成封装体110。
一般来说，封装体110的材料可以包括适合于半导体封装的各种各样的电绝缘材料。这些材料的示例包括模制料、环氧树脂、热固性塑料、聚合物、树脂、纤维和玻璃编织纤维材料等。根据实施方式，封装体110包括可被激光激活的模制料。可被激光激活的模制料是指包括金属颗粒例如，Cu、Ni、Ag等的模制料。这些金属离子通过涂敷至模制料的聚焦激光束来释放，该聚焦激光束在模制料的表面处产生活性金属，以用于后续的电镀工艺例如无电镀或电镀技术。除了添加的金属离子之外，可被激光激活的模制料包括作为基础材料的聚合物材料。这些聚合物的示例包括具有树脂基的热固性聚合物、ABS(丙烯腈-丁二烯-苯乙烯)、PC/ABS(聚碳酸酯/丙烯腈-丁二烯-苯乙烯)、PC(聚碳酸酯)、PA/PPA(聚酰亚胺/聚酞胺)、PBT(聚对苯二甲酸丁二醇酯)、COP(环烯烃聚合物)、PPE(聚苯醚)、LCP(液晶聚合物)、PEI(聚乙二胺或聚锆)、PEEK(聚醚醚酮)、PPS(聚苯硫醚)等。
如图1E所示，金属柱104的端部从封装体110的第二表面112露出。这可以通过以下来实现：最初在金属柱104上方包覆模制封装体110并随后去除封装材料，例如通过化学或机械方法去除封装材料，直至金属柱104被露出为止。替选地，用于形成封装体110的模制工具可以被几何地配置成获得这种布置。
参照图1F至图1G，在形成封装体110之后执行金属结构化工艺，以便在封装体110的第二表面112中形成导电轨道114。根据所描绘的实施方式，使用激光直接结构化技术来形成导电轨道114。根据这种技术，如图1F所示，在可被激光激活的模制料的延伸至金属柱的露出端的所选择的区域处将激光施加至封装体110的第二表面112。施加至包括可被激光激活的模制料的封装体110的激光能量在封装体110的第二表面112中产生被激光激活的迹线116。被激光激活的迹线116包括充当诸如无电解或电镀工艺的金属电镀工艺的核的金属络合物。如图1F所示，执行电镀工艺以在被激光激活的迹线116的位置选择性地形成导电轨道114，而不在封装体110的第二表面112的相邻位置形成金属。
一般来说，用于形成导电轨道114的电镀工艺可以是任何类型的电镀技术，包括无电镀技术和电镀技术。根据实施方式，电镀工艺包括无电镀后再电镀的顺序。最初，执行形成导电轨道的种子层部分的无电镀工艺。根据这种技术，器件被浸没在含有与被激光激活的迹线116中的有机金属络合物发生反应的金属离子(例如，Cu+离子、Ni+离子、Ag+离子等)的化学浴中，从而根据化学浴中的元素形成金属轨道114的种子层部分。一般来说，种子层部分的厚度可以不大于2μm、不大于1.5μm、或不大于1.0μm，例如，在约500nm与1.0nm之间。随后，在种子层部分存在的情况下执行电镀工艺。根据这种技术，器件再次被浸没在含有金属离子(例如，Cu+离子、Ni+离子、Ag+离子等)的化学浴中，并且通过施加电流，金属离子被还原(沉积)到种子层部分上。有利地，金属基板100的基部102在电镀工艺期间保持完好无损。这使得基部102能够提供经由金属柱104中的每一个连接至种子层部分的公共阴极端子，从而使通过电镀来在封装体110上形成导电轨道114成为可能。电镀工艺在种子层部分的顶部形成导电轨道114的较厚金属层部分。因此，通过电镀形成的较厚金属层部分与种子层部分一起形成导电轨道114，其中较厚金属层部分比种子层部分厚。一般来说，较厚金属层部分的厚度可以为至少2μm、至少3μm、或至少5μm，例如，在约5μm与10μm之间。具有这些厚度值的导电轨道114提供优良的电气性能，包括低电阻和寄生影响。通过执行无电镀后再电镀的顺序，具有这些有利的高厚度值的导电轨道114可以快速和廉价地形成。与只利用无电镀的直接结构化技术相比，导电轨道114可以更快地形成。与其他形成单独的再分布结构的互连技术相比，电镀工艺更便宜，这是因为形成再分布结构不需要特殊的工具和制造线。
替代激光直接结构化技术，导电轨道114可以在形成封装体100之后通过其他类型的金属结构化工艺形成。例如，导电轨道114可以通过激光辅助金属沉积技术形成。根据这种技术，将金属粉末涂敷至封装体110的第二表面112，并且使用激光束来将金属粉末熔合成激光束的焦点处的金属轨道。单独地或组合地，导电轨道114可以通过喷墨金属印刷工艺形成。根据这种技术，由液体溶剂和导电金属例如Ag、Cu等组成的粘性墨水被印刷头涂敷在期望的位置，随后进行干燥。根据这些技术，封装体110的材料可以是任何类型(不一定是可被激光激活的模制料)，并且可以省略上面所描述的激光激活步骤。
如图1G所示，导电轨道114被形成为物理地接触金属柱104的露出端，并因此与金属柱104形成电连接。导电轨道114在半导体管芯108的位置上方布线，并且半导体管芯108的与背离金属基板的上表面端子(未在图1中具体示出)形成电连接。这些电连接可以以各种不同的方式完成。根据在图6C至图6D中更特别示出的一种技术，在封装工艺之前，在半导体管芯108的背离金属基板100的端子上形成导电支柱118。导电支柱118可以包含诸如铜、金、铝、镍等以及它们的合金的金属。这些导电支柱118的上端在封装体110的第二表面112处露出，例如，通过机械地或化学地去除封装材料而露出。导电轨道114可以形成为直接接触这些导电支柱118的外端，从而完成电连接。可以进行其中使用诸如铜螺柱凸块的金属螺柱凸块来替代导电支柱118的类似技术。在另一实施方式中，在封装体110的第二表面112中形成开口，以便直接露出半导体管芯108的从封装材料背离金属基板100的上表面端子。这些开口可以形成为形成被激光激活的迹线116的激光工艺的一部分。随后，形成导电轨道114的一种或更多种电镀工艺也可以在开口处形成通孔结构，从而完成电连接。
参照图1H，金属基板100的基部102被去除。这可以通过各种技术来完成。这些技术的示例包括以下中的任一种或它们的组合：化学蚀刻、机械研磨、铣削或激光。在每种情况下，来自基部102的材料从器件的后侧被去除，直至金属柱104不再由金属基板100彼此连接为止。虽然附图示出了在单个封装上执行的工艺，但是在将多个封装区域单个化以形成单个半导体封装101之前，可以在单个金属板上执行该工艺(例如，通过切割、激光等执行该工艺)。
如图1I所示，基部102的去除露出了封装体110的与封装体110的第二表面112相对的第一表面111。金属柱104的外端在封装体110的该第一表面111处露出。此外，在所描绘的实施方式中，半导体管芯108的后侧在封装体110的第一表面111处露出。金属柱104的外端和半导体管芯108的后侧可以作为平面化工艺的结果与封装体110的第一表面111共面。
作为参照图1A至图1I描述的工艺步骤的结果，形成了包括封装在封装体110内的半导体管芯108的半导体封装101，其中封装体110包括金属柱104，所述金属柱104电连接至半导体管芯108的端子并且在封装体110的第一表面111与第二表面112之间延伸。半导体封装101的封装触点可以形成于金属柱104的从封装体110露出的端部。原则上，封装触点可以由第二表面112处的金属柱104的露出端提供，或者可以由第一表面111处的金属柱104的露出端提供，或者可以由第二表面112处的金属柱104的露出端和第一表面111处的金属柱104的露出端两者都提供。因此，半导体封装101可以被配置成使得封装体110的第一表面111和第二表面112中的任一个形成能够安装至并电连接至诸如PCB的载体结构的安装表面。可以执行除了参照图1A所采取的步骤之外的另外的处理技术，以在半导体封装101上形成附加的导电或绝缘材料层。例如，可以在半导体封装101的一侧或两侧上提供例如聚合物、树脂、环氧树脂、玻璃等的电绝缘区域，以保护和电绝缘其中不期望电连接的任何露出的导电表面。在该构思的一个特定示例中，形成阻焊层例如漆、环氧树脂、液体光敏成像焊接掩模、干膜光敏成像焊接掩模等，以覆盖导电轨道114和/或封装体110的第二表面112处的金属柱104的露出端，以便对这些结构进行电隔离。单独地或组合地，也可以将一种或更多种特定应用的涂层例如Ni、Au、Sn、Sn/Pb、Ag、Ag/Pd等涂敷至外部导电表面，所述外部导电表面包括例如金属柱104的露出端和/或导电轨道114。
参照图2A和图2B，示出了可以根据上面所描述的技术形成的半导体封装101的一个示例。该半导体封装101是所谓的QFN(quad-flat-no-leads)封装，其中半导体封装101的包括封装体110的第一表面111处的金属柱104的露出端的一侧形成半导体封装101的安装表面，以及半导体封装101的包括封装体110的第二表面112处的导电轨道114的一侧形成半导体封装101的顶侧。有利地，QFN封装以非常小的元件封装、高集成密度和低成本实现。
参照图3A和图3B，示出了可以根据上面所描述的技术形成的半导体封装101的另一示例。该半导体封装101也是QFN封装，并且仅在封装触点的配置方面与参照图2A和图2B描述的半导体封装101不同。在图3的半导体封装101中，封装体110被形成为使得金属柱104形成LTI(引线尖端检查)特征142。LTI特征142允许在半导体封装101被安装并电连接至载体例如印刷电路板以及半导体封装101的封装触点被焊接到载体时，对焊接点进行光学检查。LTI特征142通过对封装体110进行结构化以露出封装体110的外缘侧处的金属柱104之一的侧壁来形成。例如，在形成封装体110以露出金属柱之后，可以通过蚀刻、激光等来去除封装材料。替选地，形成封装体110的模腔可以被配置成使得在封装工艺期间不以封装材料覆盖金属柱104的外侧壁。下面参照图12A和图12B提供了对LTI特征142的潜在几何配置的具体讨论。
参照图4A和图4B，根据另一实施方式，示出了用于形成半导体封装101的方法。在这种情况下，半导体封装101被形成为包括热耦接至半导体管芯108的金属管芯盘120。如图4A所示，金属基板100被设置成还包括位于金属柱104之间的中心区域中的管芯盘120。管芯盘120是金属基板100的从基部102的周围上表面106升高的局部较厚部分。然而，管芯盘120的管芯附接表面低于金属柱104的从基部102的上表面106升高的外端，以便容纳完成的半导体封装101中的半导体管芯108的厚度。如图4B所示，半导体管芯108以与先前描述的方式类似的方式安装在管芯盘120上。随后，可以执行上面所描述的处理步骤，以完成半导体封装101的形成。当基板100例如根据参照图1H描述的工艺被去除时，管芯盘120作为半导体封装的一部分保持完好无损。
参照图5A和图5B，示出了被配置为QFN封装的半导体封装101的一个示例。除了该半导体封装101包括热耦接至半导体管芯108的金属管芯盘120之外，该半导体封装101与参照图3A和图3B描述的半导体封装101相同。如图5B所示，管芯盘120的外表面在封装体110的第一表面111处露出。因此，半导体封装101的安装表面可以包括管芯盘120，这在某些应用中为了散热的目的可能是优选的。
参照图6A至图6G，根据实施方式描述了用于形成包括两个半导体管芯108的半导体封装101的方法。如图6A所示，金属基板100的基部102可以被设置成包括各自被设计成容纳在其上的半导体管芯108的安装的第一管芯附接区域122和第二管芯附接区域124。围绕第一管芯附接区域122和第二管芯附接区域124中的每一个的金属柱104的配置(例如，尺寸、位置)可以彼此不同，以便适应特定半导体管芯108的不同I/O连接。
如图6B所示，在第一管芯附接区域122中的金属基板100的上表面106上设置有第一盘126，并且在第二管芯附接区域124中的金属基板100的上表面106上设置有第二盘128。一般来说，第一盘126和第二盘128可以是电绝缘的或导电的。例如，第一盘126和第二盘128中的任一个可以是由例如聚合物、树脂、环氧树脂、玻璃等形成的电绝缘结构。替选地，第一盘126和第二盘128中的一者或两者可以是由例如铜、铝、镍等以及它们的合金形成的导电结构。第一盘126和第二盘128可以通过诸如焊料、胶水等的粘合剂附接至金属基板100。在金属结构的情况下，第一盘126和第二盘128可以通过诸如，电镀、溅射等的金属沉积技术形成。根据实施方式，第一盘126是电绝缘结构，而第二盘128是导电结构。如所示，第二盘128可以形成为延伸至与第二管芯附接区域124相邻的金属柱104，从而形成与其的导电连接。
如图6C所示，半导体管芯108中的第一个被安装在第一盘126上，并且半导体管芯108中的第二个被安装在第二盘128上。一般来说，半导体管芯108可以具有任何配置。根据实施方式，安装在第一盘126上的第一半导体管芯108是逻辑器件，而安装在第二盘128上的第二半导体管芯108是功率器件。更特别地，安装在第二盘128上的第二半导体管芯108可以是功率晶体管例如MOSFET IGBT等，其额定阻断电压为100V(伏特)、600V、1200V或更高，而安装在第一盘126上的第一半导体管芯108是被配置成控制功率晶体管的切换操作的驱动器管芯。半导体管芯108中的每一个包括背离金属基板100的端子。在安装在第一盘126上的第一半导体管芯108的情况下，这些端子可以对应于例如用于逻辑器件的I/O端子。在安装在第二盘128上的第二半导体管芯108的情况下，背离金属基板100的端子可以对应于例如用于功率晶体管的栅极端子和负载端子，例如源极、漏极、集电极、发射极等。同时，第二半导体管芯108的诸如源极、漏极、集电极、发射极等的第二负载端子中的相反一个可以面对第二盘128并与之电连接。导电支柱118形成在半导体管芯108的背离金属基板100的端子上，例如，以与先前描述的方式类似的方式形成。在其他实施方式中，两个半导体管芯108都是功率晶体管，或者两个半导体管芯108都是逻辑器件，并且本文中所描述的连接技术被用来在两者之间形成封装互连。
如图6D所示，封装体110被形成为使得导电支柱118和金属柱104的上端在封装体110的第一侧112处露出，例如，以与先前描述的方式类似的方式露出。在金属柱104被第二盘128覆盖的情况下，第二盘128覆盖金属柱104的部分在封装体110的第一侧112处露出。
参照图6E，在形成封装体110之后执行金属结构化工艺以形成电互连。该金属结构化工艺包括在半导体管芯108中的第一个的端子与金属柱104之间形成导电轨道114，从而针对半导体管芯108中的第一个例如在逻辑器件的情况下形成I/O连接。导电轨道114之一在来自安装在第一盘126上的半导体管芯108中的第一个的端子与来自安装在第二盘128上的半导体管芯108中的第二个的端子之间形成直接电连接。例如，这种连接可以对应于半导体管芯108中的第一个的输出端子与半导体管芯108中的第二个的栅极端子之间的栅极控制连接。导电轨道114可以根据任意先前描述的技术、例如激光直接结构化、激光辅助金属沉积、喷墨金属印刷形成。附加地，在安装在第二盘128上的半导体管芯108中的第二个上可以形成金属连接板130。金属连接板130可以接触半导体管芯108的负载端子，例如，在功率晶体管管芯的情况下接触。金属连接板130可以是被附接至半导体管芯108的单独金属板，例如铜板，例如在封装工艺之前或在封装工艺之后通过焊接来附接。替选地，金属连接板130可以通过如上面所描述的用于形成导电轨道114的相同技术例如包括激光直接结构化、喷墨金属印刷或激光辅助金属沉积形成。如所示，金属连接板130可以被形成为接触金属柱104中的至少一个，从而形成与其的电连接。
参照图6F，金属基板100的基部102被去除，例如，根据任意先前描述的技术被去除。因此，第一盘126和第二盘128的后侧以及金属柱104的端部在封装体110的第一侧117处露出。
参照图6G，在去除基部102之后可以执行另外的处理步骤。这些另外的处理步骤可以包括在第二盘128的露出部分上设置冷却板132。冷却板132可以包括导热材料。例如，冷却板132可以是金属结构，例如Cu、Al、Ni以及它们的合金，该金属结构通过导电粘合剂例如焊料、胶水等附接至第二盘128的露出部分。在这种情况下，冷却板132可以被配置为与第二半导体管芯108的后表面端子的电接触点。替选地，如果电隔离是优选的，则冷却板132可以包括导热和电绝缘材料，例如TIM(热界面材料)。在冷却板132的外部，可以在金属柱104的露出表面上形成阻焊材料134，从而在器件的该侧处保护和电隔离这些结构。
参照图7A和图7B，示出了根据参照图6A至图6G描述的方法形成的成品半导体封装101。图7A所示的半导体封装的侧面可以与半导体封装101的在安装布置中背离诸如PCB的载体的顶侧对应。冷却板132在工作期间可以将工作热量辐射到周围环境中。可选地，在冷却板132上可以安装散热器结构。同时，图7B所示的半导体封装的侧面可以对应于半导体封装101的安装表面，其中金属柱104的外端形成与载体对接并电连接至载体的封装触点。因此，与先前描述的实施方式不同，半导体封装101的包括封装体110的第二表面112处的导电轨道114的一侧形成半导体封装101的安装表面。可以在导电轨道114上和/或在金属连接板130上涂敷阻焊材料134，以便将这些结构与载体结构电隔离，同时留下金属柱104的外端可用于电接触。
参照图8A和图8B，根据另一实施方式，示出了用于形成半导体封装101的方法。在这种情况下，在封装体110上使用导线接合而不是金属结构化。如图8A所示，提供了接合导线136。这些接合导线136将端子半导体管芯108连接至金属柱104，并且以与先前描述的方式类似的方式将半导体管芯108的端子彼此连接。如图8B所示，在形成接合导线136之后，执行封装工艺，以形成封装体110。在这种情况下，封装体110被形成为完全覆盖接合导线136和金属柱104的端部。基板的基部102可以以与先前描述的方式类似的方式被去除以露出金属柱104的端部，从而在封装体110的第一侧117处提供封装触点。
参照图9A至图9C，根据另一实施方式，示出了用于形成半导体封装101的方法。在这种情况下，第一盘126被用于形成与金属柱的电互连。为此，第一盘126在电气上可以是导电结构。例如，第一盘126可以是金属结构，包括例如Pd、Ag、Au、Ni等以及它们的合金。如图9A所示，第一盘126可以形成为包括在第一盘126的主盘部分与金属柱104之间延伸的连接件138。半导体管芯108安装在第一盘126的主盘部分上，并且包括面对第一盘126并与之电连接的端子。因此，半导体管芯108的下表面端子经由连接件138电连接至金属柱104。如图9B所示，在安装半导体管芯108之后，封装体110可以以与先前描述的方式类似的方式形成。导电轨道114可以以与先前描述的方式类似的方式形成。由于第一盘126的配置，半导体管芯108的朝下的端子经由封装体110的第二表面112处的金属柱104的露出端可电接触。同时，如图9C所示，第一盘126和第二盘128可以在半导体封装101的相对侧处用作电端子和/或冷却表面。相对于基部102的材料组成，第一盘126和第二盘128的材料组成可以是可选择性蚀刻的。这使得基部102能够相对于第一盘126和第二盘128被选择地蚀刻，从而使第一盘126和第二盘128在去除基部102之后保持完好无损。例如，在基部102包含铜的情况下，第一盘126和第二盘128可以包含Pd、Ag或Au。
参照图10A至图10D，根据另一实施方式，示出了用于形成半导体封装101的方法。在这种情况下，如图10A所示，金属基板100被设置成包括基板部分102的上表面106上的至少一个金属迹线140。金属迹线140从基部102的平面上表面106升高，并且接触金属柱104。金属迹线140可以由与基部102的金属相同或不同的金属组成。例如，金属迹线140可以通过对形成金属基板100的平面金属片进行蚀刻来形成。替选地，金属迹线140可以通过诸如电镀、溅射等的添加技术形成，其中，例如，铜、银铝、镍等被沉积在基部102的平面上表面106上。如图10B所示，半导体管芯108被安装在金属基板100的管芯附接区域上。如图10C所示，通过在封装体110中形成导电轨道114，例如以与先前描述的方式类似的方式形成，将半导体管芯108的背离金属基板100的端子与金属柱104电连接。如图10D所示，在从金属基板100去除基部102之后，由于金属迹线140从基部102的平面上表面106升高的事实，因此金属迹线140保持完好无损。因此，除了在封装体110的第二表面112中形成的导电轨道114之外，金属迹线140在封装体的第一表面111中形成第二层导电轨道。
参照图11A至图11C，根据另一实施方式，示出了用于形成半导体封装101的方法。在这种情况下，如图11A所示，金属基板100被设置成包括基部100的上表面106上的金属迹线140和金属基板100的上表面上没有金属迹线140的管芯附接区域。此外，金属迹线140被形成为在管芯附接区域与金属柱104之间延伸。如图11B所示，半导体管芯108被安装在管芯附接区域上，使得半导体管芯108的端子面对直接延伸至半导体管芯108下方的金属迹线140并与之电连接。例如，半导体管芯108可以具有倒装芯片配置，其中金属迹线140中的每一个例如通过焊接点连接至半导体管芯108的各自端子。如图11C所示，在基部102被去除之后，保持完好无损的金属迹线140在半导体管芯108的端子与金属柱104之间形成必要的电互连。因此，根据该构思，在封装体110的第一表面111处设置互连层，而在封装体110的第二表面112处的导电轨道114可以被省略。替选地，根据先前描述的技术，可以在封装体110的第二表面112处设置另外的互连层。
参照图12A和图12B，本文中所描述的任意半导体封装101可以形成为包括LTI(引线尖端检查)特征142。如图12A和图12B中的每一个所示，金属柱104的露出侧壁可以在封装体110的第一表面111与封装体110的与第一表面111相对的第二表面112之间完全延伸。单独地或组合地，金属柱104的全部宽度可以在封装体110的外缘侧处露出。以这种方式，大的区域可用于检查焊接点。如图12B特别所示，封装体110可以被构造成使得来自金属柱104之一的第二露出侧壁被露出，其中第二露出侧壁在封装体110的第一表面111与封装体110的第二表面112之间完全延伸，并且与第一侧壁形成有角度的交叉。以这种方式，可以进一步加强引线尖端检查，这是因为可识别的角从封装体110中露出。
本文所描述的半导体封装101可以包括一个或更多个具有各种不同配置的半导体管芯108。这些半导体管芯108在被安装在金属基板100上之前，可以例如通过锯切从半导体晶片(未示出)中分离。通常，半导体晶片以及由此得到的半导体管芯108可以由适于制造半导体器件的任何半导体材料制成。这样的材料的示例包括但不限于：元素半导体材料，例如硅(Si)或锗(Ge)；第IV族化合物半导体材料，例如碳化硅(SiC)或硅锗(SiGe)；二元、三元或四元III-V半导体材料，例如氮化镓(GaN)、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、磷化铟镓(InGaPa)、氮化铝镓(AlGaN)、氮化铝铟(AlInN)、氮化铟镓(InGaN)、氮化铝镓铟(AlGaInN)或磷化铟镓砷(InGaAsP)等。通常，半导体管芯108可以是任何有源或无源电子部件。这些器件的示例包括功率半导体器件，例如功率MISFET(金属绝缘体半导体场效应晶体管)、功率MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅双极晶体管)、JFET(结栅场效应晶体管)、HEMT(高电子迁移率晶体管)、功率双极晶体管或功率二极管(例如，PIN二极管或肖特基二极管)等。这些器件的其他示例包括逻辑器件，例如微控制器，例如存储器电路、电平移位器等。半导体管芯108中的一个或更多个半导体管芯可以被配置为所谓的横向器件。在该配置中，半导体管芯108的端子被设置在单个主表面上，并且半导体管芯108被配置成在平行于半导体管芯108的主表面的方向上传导。可替选地，半导体管芯108中的一个或更多个半导体管芯可以被配置为所谓的垂直器件。在该配置中，半导体管芯108的端子被设置在相对面对的主表面和后表面上，并且半导体管芯108被配置成在垂直于半导体管芯108的主表面的方向上传导。
如本文所使用的术语“电连接”描述电连接元件之间的永久低欧姆连接，即低电阻连接，例如相关元件之间的导线连接。相比之下，术语“电耦接”预期一种连接，其中在耦接元件之间不一定存在低电阻连接和/或不一定存在永久连接。例如，有源元件例如晶体管以及无源元件例如电感器、电容器、二极管、电阻器等可以将两个元件电耦接在一起。
为了便于描述，使用空间相对术语例如“下面”、“之下”、“下部”、“上方”、“上部”、“主”、“后”等来说明一个元件相对于第二元件的定位。除了与附图中描绘的取向不同的取向之外，这些术语旨在包含器件的不同取向。此外，术语例如“第一”、“第二”等也被用于描述各种元件、区域、部分等，并且也不旨在是限制性的。在整个说明书中相似的术语指代相似的元件。
如本文所使用的，术语“具有”、“含有”、“包括”、“包含”等是指示所陈述的元件或特征的存在的开放性术语，但是不排除附加的元件或特征。除非上下文另外明确指出，否则冠词“一”、“一个”和“该”旨在包括复数和单数。
应当理解，除非另外特别说明，否则本文所描述的各种实施方式的特征可以彼此组合。
虽然本文已经示出和描述了具体实施方式，但是本领域普通技术人员将理解，在不脱离本发明的范围的情况下，可以用各种替选和/或等效实现方式来代替所示出和描述的具体实施方式。本申请旨在涵盖本文所讨论的具体实施方式的任何修改或变型。因此，本发明旨在仅由权利要求及其等同物来限制。

Claims (24)

1.一种形成半导体封装的方法，所述方法包括：
设置包括基部和多个金属柱的金属基板，所述基部是具有均匀厚度的平面盘，所述多个金属柱各自从所述基部的平面上表面向上延伸；
在所述金属基板的上表面上安装第一半导体管芯；
在所述基部的上表面上形成电绝缘的模制料的封装体；
将所述第一半导体管芯的端子电连接至所述金属柱；以及
去除所述基部，以在所述封装体的第一表面处从所述金属柱形成封装触点。
2.根据权利要求1所述的方法，其中，所述封装触点包括所述金属柱的端部中的在所述封装体的第一表面和所述封装体的第二表面中的一者或两者处露出的端部，所述第二表面与所述第一表面相对。
3.根据权利要求1所述的方法，其中，去除所述基部包括以下中的一种或更多种：化学蚀刻、机械研磨、铣削或激光。
4.根据权利要求1所述的方法，其中，所述第一半导体管芯被安装成使得所述端子中的至少一些端子背离所述金属基板，并且其中，将所述第一半导体管芯的端子电连接至所述金属柱包括：
在形成所述封装体之前，在所述第一半导体管芯的背离所述金属基板的端子上设置导电支柱；
在形成所述封装体之后，在所述封装体的第二表面处露出所述导电支柱的上端；以及
在所述封装体的第二表面中形成导电轨道。
5.根据权利要求4所述的方法，还包括：利用阻焊材料覆盖所述导电轨道。
6.根据权利要求4所述的方法，其中，所述电绝缘的模制料包括可被激光激活的模制料，并且其中，形成所述导电轨道包括：
将激光施加到所述封装体的第二表面，从而在所述封装体的第二表面中形成被激光激活的迹线；以及
执行选择性地在所述被激光激活的迹线中形成所述导电轨道的电镀工艺。
7.根据权利要求6所述的方法，其中，执行所述电镀工艺包括：
执行形成所述导电轨道的种子层部分的无电镀工艺；以及
执行在所述种子层部分的顶部形成所述导电轨道的较厚金属层部分的电镀工艺，所述较厚金属层部分比所述种子层部分厚，
其中，所述金属基板的基部在所述电镀工艺期间保持完好无损。
8.根据权利要求4所述的方法，其中，形成所述导电轨道包括：
激光辅助金属沉积；以及
喷墨金属印刷。
9.根据权利要求1所述的方法，还包括：
在所述基部的上表面的第一区域中设置第一盘；
在所述基部的上表面的第二区域中设置第二盘，所述第二盘包括金属；
将所述第一半导体管芯安装在所述第一盘上；以及
将第二半导体管芯安装在所述第二盘上，
其中，在去除所述基部之后，所述第二盘从所述封装体的第一表面露出，并且在所述半导体封装的外表面与所述第二半导体管芯之间形成热传导路径。
10.根据权利要求9所述的方法，其中，所述第一盘是电绝缘结构。
11.根据权利要求9所述的方法，其中，所述第一盘是导电结构。
12.根据权利要求9所述的方法，其中，所述第一半导体管芯是逻辑器件，其中，所述第二半导体管芯是功率开关器件，并且其中，所述方法还包括将所述第一半导体管芯的端子电连接至所述第二半导体管芯的端子。
13.根据权利要求1所述的方法，其中，所述金属基板被设置成在所述基部的上表面上包括金属迹线，并且其中，所述金属迹线接触所述金属柱。
14.根据权利要求13所述的方法，其中，所述金属基板被设置成在所述金属基板的上表面上包括管芯附接区域，其中，所述金属迹线在所述管芯附接区域与所述金属柱之间延伸，并且其中，所述第一半导体管芯被安装在所述管芯附接区域上，使得所述第一半导体管芯的端子之一面向所述金属迹线并与所述金属迹线电连接。
15.根据权利要求13所述的方法，其中，所述金属迹线被连接在所述金属柱中的第一金属柱与所述金属柱中的第二金属柱之间，其中，将所述第一半导体管芯的端子电连接至所述金属柱包括在所述封装体的与所述封装体的第一表面相对的第二表面中形成导电轨道，并且其中，所述导电轨道将所述第一半导体管芯的端子之一电连接至所述金属柱中的第一金属柱。
16.根据权利要求1所述的方法，还包括：形成所述半导体封装的引线尖端检查特征，其中，形成所述引线尖端检查特征包括将所述封装体构造成形成所述金属柱之一的第一露出侧壁，并且其中，所述第一露出侧壁完全在所述封装体的第一表面与所述封装体的与所述第一表面相对的第二表面之间延伸。
17.根据权利要求16所述的方法，其中，形成所述引线尖端检查特征还包括：将所述封装体构造成形成所述金属柱之一的第二露出侧壁，其中，所述第二露出侧壁完全在所述封装体的第一表面与第二表面之间延伸，并且其中，所述第一露出侧壁与所述第二露出侧壁彼此形成成角度的相交。
18.根据权利要求1所述的方法，还包括：
在所述基部的上表面上设置导电的第一盘，所述第一盘包括主盘部分和在所述主盘部分与所述金属柱中的至少一个金属柱之间延伸的连接件；以及
将所述半导体管芯安装在所述主盘部分上，使得所述半导体管芯的端子中的至少一个端子面向所述主盘部分并且被电连接至所述主盘部分。
19.根据权利要求4所述的方法，其中，形成所述导电轨道包括在形成所述封装体之后执行的金属结构化工艺。
20.一种半导体封装，包括：
第一半导体管芯；
封装所述第一半导体管芯的电绝缘模制料的封装体；
多个金属柱，其在所述封装体的第二表面与所述封装体的第一表面之间延伸，所述第一表面与所述第二表面相对；以及
在所述第一半导体管芯的端子与所述金属柱之间的电连接，
其中，所述金属柱的从所述封装体的第二表面或第一表面露出的的端部形成所述半导体封装的封装触点。
21.根据权利要求20所述的半导体封装，其中，所述封装体包括可被激光激活的模制料，并且其中，施加至所述封装体的激光能量在所述封装体的第二表面中形成导电轨道。
22.根据权利要求21所述的半导体封装，其中，所述导电轨道包括较薄的种子层部分和在所述较薄的种子层部分的顶部的较厚部分，其中，所述较薄的种子层部分的厚度不大于1μm，并且其中，所述较厚部分的厚度为至少5μm。
23.根据权利要求20所述的半导体封装，还包括：
在所述半导体封装的第一区域中的电绝缘盘；以及
在所述半导体封装的第二区域中的金属盘；
其中，所述第一半导体管芯被安装在所述电绝缘盘上，使得所述第一半导体管芯通过所述电绝缘盘与所述半导体封装的外表面电隔离，
其中，所述半导体封装还包括被安装在所述金属盘上的第二半导体管芯，
其中，所述金属盘在所述第一表面处从所述封装体露出，并且在所述半导体封装的外表面与所述第二半导体管芯之间形成热传导路径。
24.根据权利要求20所述的半导体封装，还包括引线尖端检查特征，其中，所述引线尖端检查特征包括所述金属柱中之一的从所述封装体露出的露出侧壁，其中，所述露出侧壁完全在所述封装体的第一表面与第二表面之间延伸。
CN202211465651.9A 2021-11-29 2022-11-22 形成半导体封装的方法和半导体封装 Pending CN116190245A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/536,538 2021-11-29
US17/536,538 US20230170226A1 (en) 2021-11-29 2021-11-29 Semiconductor package with metal posts from structured leadframe

Publications (1)

Publication Number Publication Date
CN116190245A true CN116190245A (zh) 2023-05-30

Family

ID=86317076

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211465651.9A Pending CN116190245A (zh) 2021-11-29 2022-11-22 形成半导体封装的方法和半导体封装

Country Status (3)

Country Link
US (1) US20230170226A1 (zh)
CN (1) CN116190245A (zh)
DE (1) DE102022131219A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5295596B2 (ja) * 2008-03-19 2013-09-18 新光電気工業株式会社 多層配線基板およびその製造方法
US8354304B2 (en) * 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
US8138014B2 (en) * 2010-01-29 2012-03-20 Stats Chippac, Ltd. Method of forming thin profile WLCSP with vertical interconnect over package footprint
WO2016084345A1 (en) * 2014-11-27 2016-06-02 Panasonic Intellectual Property Management Co., Ltd. Sheet-shaped stretchable structure, and resin composition for stretchable resin sheet and stretchable resin sheet used for the structure
US9806043B2 (en) * 2016-03-03 2017-10-31 Infineon Technologies Ag Method of manufacturing molded semiconductor packages having an optical inspection feature
US10741466B2 (en) * 2017-11-17 2020-08-11 Infineon Technologies Ag Formation of conductive connection tracks in package mold body using electroless plating

Also Published As

Publication number Publication date
DE102022131219A1 (de) 2023-06-01
US20230170226A1 (en) 2023-06-01

Similar Documents

Publication Publication Date Title
US11289436B2 (en) Semiconductor package having a laser-activatable mold compound
EP3664127A2 (en) Semiconductor package having a laser-activatable mold compound
US7605451B2 (en) RF power transistor having an encapsulated chip package
US9607966B2 (en) Chip arrangement
US8129225B2 (en) Method of manufacturing an integrated circuit module
US11984388B2 (en) Semiconductor package structures and methods of manufacture
EP3474322B1 (en) Semiconductor device and method of manufacture
US10049994B2 (en) Contact pads with sidewall spacers and method of making contact pads with sidewall spacers
EP3971957A1 (en) Semiconductor package, semiconductor module and methods for manufacturing a semiconductor module
CN113826196A (zh) 双侧冷却的电子器件
US20230170226A1 (en) Semiconductor package with metal posts from structured leadframe
US20230170329A1 (en) Semiconductor package with metal posts from structured leadframe
US20230197585A1 (en) Semiconductor package interconnect and power connection by metallized structures on package body
CN113451244A (zh) 双面散热的mosfet封装结构及其制造方法
US20200343205A1 (en) Semiconductor Device with Bond Pad Extensions Formed on Molded Appendage
US20240213035A1 (en) Adaptive Flip Chip Bonding for Semiconductor Packages
US20240312956A1 (en) Subtractive Metal Structuring on Surface of Semiconductor Package
US20230178428A1 (en) Leaded semiconductor package formation using lead frame with structured central pad
EP3754691A1 (en) Semiconductor package having a laser-activatable mold compound
US20240006260A1 (en) Encapsulated package with exposed electrically conductive structures and sidewall recess
JP4881369B2 (ja) 半導体装置の製造方法
JP2006013555A (ja) 半導体装置
JP5352639B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination