CN102543862B - 产生多核心晶片的光罩组改良 - Google Patents

产生多核心晶片的光罩组改良 Download PDF

Info

Publication number
CN102543862B
CN102543862B CN201110435145.0A CN201110435145A CN102543862B CN 102543862 B CN102543862 B CN 102543862B CN 201110435145 A CN201110435145 A CN 201110435145A CN 102543862 B CN102543862 B CN 102543862B
Authority
CN
China
Prior art keywords
core
light shield
wafer
shield group
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110435145.0A
Other languages
English (en)
Other versions
CN102543862A (zh
Inventor
达鲁斯.D.嘉斯金斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Publication of CN102543862A publication Critical patent/CN102543862A/zh
Application granted granted Critical
Publication of CN102543862B publication Critical patent/CN102543862B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • External Artificial Organs (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及产生多核心晶片的光罩组改良。第一光罩组被设计来制作晶片，而所述的晶片具有一限定数量的核心。本发明中第一光罩组被修改为一第二光罩组，以适用于制备至少相同数量的晶片，但相较于的前的核心数，这些晶片具有至少两倍或是更多的核心数。另外，第一光罩组并定义切割线，以分开一原本所定义的晶片。改良成第二光罩组时，至少有一切割线，会自一对邻近但原本不同的晶片之间被移除。同时，定义内核心通讯线，用以连接相邻的核心，藉此使两相邻核心操作时可相互通讯。在晶片之间并未连接任何输入/输出接触垫，因此核心之间的讯号不会传输至晶片之外。本发明的内核心通讯线可用以作电源管理，或用来旁路外部处理器总线。

Description

产生多核心晶片的光罩组改良
技术领域
本发明涉及一种多核心微处理器的设计。
背景技术
近年来，微处理器的发展逐渐趋向于多核心微处理器。对于多核心微处理器的设计来说，上市时机及微小化是重要的考虑因素。此外，多核心微处理器的耗电程度也是需要加以考虑，因而使电源管理成为重要的考虑点。最后，因为多核心彼此间，或是与一个晶片组或其他种存储器控制器/总线桥接器之间的联系，是经由一个公用总线，所以总线输送讯号的品质也成为一个重要因素。
发明内容
本发明一方面是要提供一种在半导体晶圆上印制一多核心晶片的方法，藉由改良光罩组，使其用于制造只具有一半或更少核心的晶片。藉由开发或取得一第一光罩组，可用于印制Q-核心晶片，其中Q至少为1。通过改良第一光罩组可发展出一第二光罩组，用来印制P-核心晶片，其中P至少为Q的两倍。更明确的说，对一个单核心晶片，Q可以表示为1，对双核心晶片而言，Q或P表示成2，对一四核心晶片来说，Q或P被表示成4。
第一光罩组定义切割线(scribe lines)，以分离Q-核心晶片，并且这些切割线亦共同定义一密封环(seal ring)，以环绕每一个Q-核心晶片。第一光罩组所定义的至少一切割线可被移除，并且借着定义对应的内核心通讯线，使至少两个可能被切割线所分离的相邻核心可以彼此连通。所述内核心通讯线，是设计用来使至少两个相连的核心可在操作时进行通讯。此外，内核心通讯线在配置上，并不和P-核心晶片的输入/输出接触垫相连通，因此，根据第一光罩组所制作的P-核心晶片，通过内核心通讯线所传输的讯号并不会传输至P-核心晶片之外。
多核心晶片的半导体晶圆接着以第二光罩组进行制作，包括使用第二光罩组在半导体晶圆上印制多核心晶片，以及沿着先前留下的切割线将半导体晶圆上的多核心晶片切割开。
在另一方面，内核心通讯线的配置具有其特别的目的。一方面，这些内核心通讯线配置用来使多核心晶片中的各个核心间可以彼此相互通讯，进而执行多核心晶片的电源管理。一方面则是，电源管理包含藉由这些核心同步化电源状态的改变、管理一个共享电压源、和/或是管理一个共享的时脉源。在另一方面，内核心通讯线定义一个内部旁路总线(intemal bypassbus)，这些核心藉由这些内部旁路总线绕过一个外部处理器总线，其中所述的外部处理器总线连接于多核心晶片与晶片组之间。另一相关方面，这些核心被配置为当其中一核心驱动外部总线时，其他的核心会经由内部旁路总线听取指令，而不会经由外部总线听取指令。
另一方面，借着修改部份第一光罩组的层数可设计出第二光罩组，更具体的说，所修改的部份层数会少于第一光罩组总层数的一半。进一步就此相关方面来看，只有第一光罩组中的非晶体管层才会被修正，而开发出第二光罩组。
在另一方面，第二光罩组被设计成与第一光罩组之间有明确的关系。在某一方面，第一光罩组可用以印制Q-核心晶片(即四核心)的M×N矩阵。明确的说，M是一个至少为2的偶数，N至少为1，而第二光罩组被开发成只用来印制P-核心晶片，特别是(N×M)/2的P-核心晶片。可加以变化的，第二光罩组设计成可印制P-核心晶片及Q-核心晶片。在另一种变化中，M是一个至少为3的奇数，N至少为2，且第二光罩组设计成印制M个Q-核心晶片，及N×[(M-1)/2]的P-核心晶片。又一种变化中，M是一个至少为4的偶数，N则至少为2，而第二光罩组的设计，是用来印制(N×M)/2的Q-核心晶片，及(N×M)/4的P-核心晶片。
在另一方面，本发明提供一种以前述定义的制造工艺所生产的多核心晶片。在一相关方面，通过这些多核心晶片的配置，来执行内部核心的通讯，可满足前述所定义的一个或多个目的。
附图说明
图1为一方块图，显示本发明一原始光罩组，以印制一组单核心晶片在一半导体晶圆上；
图2为一方块图，显示本发明一改良光罩组，以印制一组单核心晶片及一组双核心晶片在半导体晶圆上；
图3显示本发明流程图的步骤，以将图1中的原始光罩组进行修改，产生图2的改良光罩组；
图4显示本发明流程图的步骤，以将图1中的原始光罩组进行修改，产生的改良光罩组以制备全为多核心的晶片；
图5为一方块图，显示本发明一双核心光罩组，以印制一组双核心晶片于半导体晶圆上；
图6为一方块图，显示本发明一改良后光罩组，以印制一组双核心晶片及一组四核心晶片于半导体晶圆上；
图7显示本发明流程图的步骤，以将图5中的双核心光罩组进行修改，产生的图6的改良光罩组；及
图8显示本发明流程图的步骤，以将图5中的双核心光罩组进行修改，产生的改良光罩组可制备出全为四核心的晶片。
附图符号说明
100：原始光罩组         102：单核心晶片
106：水平切割线         108：垂直切割线
200：改良光罩组         204、504：双核心晶片
212、412：内核心通讯线  500：双核心光罩组
600：改良光罩组         604：四核心晶片
具体实施方式
本发明实施例所描述的方法，用以设计一个用来制作单核心微处理器的光罩，此光罩又可以快速的转换，而用来制作双核心微处理器。此外，本发明实施例的方法，用以设计一双核心微处理器的光罩，此光罩又可迅速转换，而用来制作四核心微处理器。此概念可被延伸至用来制作多核心微处理器的光罩设计，甚至可用以制作超过四个处理核心。
请参考图1，此方块图显示根据本发明所提供一原始光罩组100，用以在半导体晶圆上印制一组单核心晶片102。原始光罩组100包括一组个别的光罩(reticles)，或光罩幕(photomasks)，每一光罩或光罩幕可依据现有的半导体微影技术，印制一组单核心晶片102的不同层。例如：在原始光罩组100中个别的光罩可以分别用来印制金属层、内连结线层、半导体(如：硅)层等等，以制造出晶体管(或其他元件)，并使其产生内连结。
原始光罩组100包含由水平切割线106及垂直切割线108交错形成的方格，以定义并便于单核心晶片102彼此间的切割。例如，在图1所示实施例中的原始光罩组100，可在空间配置为3×3的矩阵中用以印制九个单核心晶片102，如图所示。然而，可以预期的，在其他实施例中，单核心晶片102的矩阵也可以有不同的大小。切割线106/108相当宽，以提供一安全区域。在此安全区域中可以进行切割，使晶片102两侧被切割的地方，不会危及晶片102本身的完整性。切割时，通常是使用晶圆切割机来分离个别的单核心晶片102。一密封环，由切割线106/108所构筑，以形成于每一晶片102的四边。
请参考图2，此方块图显示本发明所提供的一改良光罩组200，用以印制半导体晶圆上的一组单核心晶片102，及一组双核心晶片204。特别的是，在图2的实施例中，显示三个一组的单核心晶片102，及三个一组的双核心晶片204。换言之，相同数量的核心(九个)，可以使用图1的原始光罩组100，及图2的改良光罩组200来印制。然而，图1中原始光罩组100可用以印制九个晶片102，而改良光罩组200用以印制六个晶片：三个单核心晶片102及三个双核心晶片204。图2中的改良光罩组200与图1中原始光罩组100相似，然而，个别光罩的子集合(subset)将以图3所述的流程图改良，用以定义内核心通讯线212。
请参考图3的流程图，显示依据本发明的一实施例，将图1的原始光罩组100加以改良以产生图2的改良光罩组200的步骤。流程始于方块302。
在方块302中，设计者可运用如图1所示的原始光罩组100以开发一第一光罩组，用以印制一组单核心晶片，如同图1中所示的单核心晶片102。第一光罩组包括切割线，用以定义及便于单核心晶片的分割，并且同时定义一密封环(seal ring)，环绕于每一个单核心晶片。接着进行方块304的流程。
在方块304中，设计者修改由方块302所产生的第一光罩组的部份光罩(修改数量较第一光罩总数为少)以产生第二光罩组，如同图2中的改良光罩组200，使第二光罩组可用以印制一组单核心晶片及一组双核心晶片，如同图2中的单核心晶片102及双核心晶片204。借着移除至少一条切割线，比如图1中的切割线108，并修正光罩组相对应的部分以定义通讯线，比如图2中的内核心通讯线212以连结两个相邻的核心，以使二个经由已移除切割线而分离的核心得以连接。换言之，对于光罩子组的改良，是移除部份的密封环(原先使两相邻的晶片分开者)，并定义出内核心通讯线212，使两个核心可以彼此通讯(例如，可用于有限制的操作、同步化电源状态或作为总线旁路(bus bypass)之用，以下会再详细讨论)。因此，以图2中的改良光罩组200为例，由于目前没有任何切割线108在两相邻的核心之间，改良光罩组200现在所定义的是一单一的双核心晶片204，其是由先前的两个单核心晶片102所创造出来的。要注意的是，密封环仍完全保留在剩下的两个核心之间，也就是单核心晶片的核心，如图2中的单核心晶片102。
在一实施例中，在两个核心之间的内核心通讯线212，具体实现一个综合(或相对综合)并联的旁路总线，其具有多个内核心通讯线，使每一相关组别的处理器总线讯号，皆可以在内部核心相互通讯。像这样平行旁路总线的例子可参考2010年12月22日申请，申请序号为61/426,470，标题为「多核心内部的旁路总线(Multi-Core Internal Bypass Bus)」(CNTR.2503)的申请案中有更详细的叙述，该案亦纳入本案作参考。
在另一实施例中，在两个核心之间的内核心通讯线212包含一较小范围的通讯线组。比如，在2010年12月22日申请，序号为61/426,470，标题为「多核心处理器的共享电源的分配管理(Distributed Management of a SharedPower Source to a Multi-Core Processor)(CNTR.2534)的申请案中，叙述一相对来说较小范围的内核心通讯线212组，用来相互交换每一核心所需要的电压识别值(voltage ID；VID)。范围更小的内核心通讯线212组，像是CNTR.2534的图2中所描述的用于晶片间通讯的通讯序列接口，也能达到上述目的。
内核心通讯线212使两个相连接的核心在操作时可以相互通讯。通讯线212不会连接到双核心晶片的I/O(输入/输出)接触垫，因此双核心晶片将不会传送讯号至与双核心晶片之外。如前所述，在一实施例中，第一光罩组是以3×3矩阵排列的单核心晶片，而第二光罩组产生三个双核心晶片及三个单核心晶片。概括来说，第一光罩组是单核心晶片以M×N矩阵排列，假如M是奇数，第二光罩组会产生N×[(M-1)/2]双核心晶片，及N个单核心晶片，图2中所示的实施例即为本例。假如M是偶数，第二光罩组产生(N×M)/4的双核心晶片及(N×M)/2的单核心晶片。另一实施例中，第二光罩组产生(N×M)/2个双核心晶片，相关叙述如图4的流程图中，方块406中的内容。流程继续进行至方块306。
在方块306中，制造者依据方块304所产生的第二光罩组，在晶圆上制作出晶片。制造者接着沿剩余的切割线将晶片分开，以产生单核心或双核心晶片。在另一实施中，制造者使用第二光罩组来产生的都是双核心晶片，一如图4的流程图中方块406中的相关叙述。在方块306结束流程。
以更广义的说，根据其中一实施例，一个非全高(non-full height)的密封环会产生并围绕于双核心晶片204中各个核心的周围，而一个全高密封环会产生并围绕整个双核心晶片204的周围。
请参照图4，显示依据本发明中，将图1的原始光罩组100改良以产生一改良光罩组的步骤流程图，所述改良光罩组所制备的全为双核心晶片。流程自方块302开始，与图3的方块302所述的内容相似。流程继续由方块302进行至方块404。
在方块404中，设计者依据方块302所产生第一光罩组，并借着修改部份第一光罩组的层数(亦即修改数量较第一光罩总数为少)可以设计出第二光罩组，以产生一第二光罩组，使第二光罩组可用以印制一组双核心晶片，如图2中的双核心晶片204。借着移除至少一条切割线，比如图1中的切割线108，并修正光罩组相对应的部分，以定义通讯线，如图2中的内核心通讯线212，其连结两个相邻的核心，以使两个相邻的核心可借着经由已移除的切割线而分离的核心得以连接。换言之，对于光罩子组的改良，是移除部份的密封环，这会使两相邻的晶片分开的部份密封环，并定义出内核心通讯线212以使两个核心可以彼此通讯(例如，可用于有限制的操作、同步化电源状态或作为总线旁路(bus bypass)之用，以下会再详细讨论)。因此，目前没有任何切割线108在两相邻核心之间的改良光罩组200，便用于定义单个双核心晶片204，而此单个双核心晶片是产生于由的两个单核心晶片102所衍生。操作时，通讯线212使两个相邻的核心可以彼此通讯。由于通讯线212并未连接于双核心晶片的I/O接触垫，因此讯号不会传输至双核心晶片之外。图4的实施例是关于改良用来印制M×N矩阵排列的单核心晶片的第一光罩组，其中M为偶数，这使得改良后的第二光罩组，可用来制备个数为(N×M)/2的双核心晶片。流程继续进行至方块406。
在方块406中，制造者利用方块404所生产的第二光罩组，在一晶圆上制备晶片。接着，制造者沿着剩余的切割线将晶片切开，以产生双核心晶片。流程结束于方块406。
此处将叙述内核心通讯线212不同的用途，然而，内核心通讯线212的运用并不以此为限。其中一个用途是，在内核心通讯线212上，提供一个内部旁路通总线，以克服外部处理器总线讯号传输品质不佳的问题，其中，外部处理器总线连接于核心及其他系统元件，如：晶片组之间。在CNTR.2503中所述的旁通路总线中，当一个核心检测到其所在晶片上的另一个核心在驱动外部总线时，这个核心会经由内部旁路通总线，而非不再经由外部总线来听取讯号。另一个用途是提供旁带(sideband)通讯线，以促进共享电压识别码(Voltage ID，VID)、锁相回路(phase-locked loop；PLL)改变协调、及C-状态(电源状态)转变的同步化等功能的核心电源管理规划。内核心通讯线212于上述目的应用的更多详细描述，请参见CNTR.2534，序号61/426,470，申请月为2010年12月22日，标题为「在多核心处理器中的分散式电源管理分布(Decentralized Power Management Distributed Among Multiple Processo rCores)」(CNTR.2527)的章节中，该案亦纳入本案提供参考。
根据一更进阶的光罩改良实施例，第一光罩组用来印制一3×3矩阵的单核心晶片，称为核心B。核心B的传输设计中并未包含总线接口架构(例如：适当的旁路总线多路传输，或内核心通讯线收发器)来提供给双核心晶片操作。例如，核心B的设计可以利用如CNTR.2503图2所示的总线接口架构，图2中同时描述了现有的处理器核心总线接口架构，并不适用于旁通总线通讯。在CNTR.2503中，也描述多个可适用于旁路总线通讯的改良后的实施例或处理器核心总线接口。
继续前述的进阶光罩改良实施例，借着使用备用晶体管及核心B设计中的多个栅极以建立一个中间过程的改良光罩组的方式，来架构适用于旁路总线通讯(如同描述于CNTR.2503中的任一实施例)的元件。在一包含70层的第一光罩组的实施例中，会有大约25个金属及通道层(metal and via layers)被初步改良，但不包括晶体管层，以使核心适用于旁路总线通讯。利用初始改良的光罩组来制造的单核心晶片，以核心Y称之。在改良光罩组的中间过程，有5层会被进一步改良以创造出一个完全改良后的光罩组，也就是第二光罩组，以印制具有3个单核心Y晶片及3个以核心X称的的双核心晶片的一矩阵。改良后光罩组定义了每一个双核心晶片X，它具有连接两核心之间的通讯线。这5层包含最上面的金属及其通道层，内核心通讯线即存在其中，另有三个凸块及保护层来提升可靠度，例如，于切割线区域中为了物理稳定性(physical stability)而增加了一些个假凸块(dummy bump)。
上述用来将单核心设计转变为四核心设计的延伸技术，将于图5中有相关描述。
请参照图5，图示依据本发明的一双核心光罩组500，用于表示在一半导体晶圆上印制一组双核心晶片504的方块示意图。图5中的双核心光罩组500，除了个别的晶片是双核心晶片04而非单核心晶片102外，在许多方面与图1中的单核心光罩组100相似。双核心光罩组500也可以是原始光罩组100改良后的产物，而原始光罩组100则是针对单核心晶片而设计的。
在一实施例中，双核心光罩组500架构了每一双核心晶片504包括了在两核心间的本地内核心通讯线。内核心通讯线可包含一个综合性的内部旁通总线，例如在CNTR.2503申请案所描述的，或者是只在双核心晶片504两个核心间的一较小范围的内核心通讯线组，如在CNTR.2534申请案所描述者。在另一实施例中，双核心光罩组500定义每一双核心晶片共用一组接触垫，且具有一总线接口架构，就像CNTR.2503图6中所显示的双核心对一样。在另一实施例中，双核心光罩组500定义一双核心晶片504，具有一共用的L2快取存储器(level-2cache memory)。
请参考图6，方块图显示依据本发明的改良后光罩组600，用以印制一组双核心晶片504及一组四核心晶片604于一半导体晶圆上。特别的是，图6的实施例显示一组3个双核心晶片504及一组3个四核心晶片604。换言之，相同的核心数，即18个，可以利用图5的双核心光罩组，及图6的改良光罩组600来印制。然而，图5的双核心光罩组500用来印制9个晶片504，但图6中的改良光罩组600则用来印制6个晶片：3个双核心晶片504及3个四核心晶片604。改良后光罩组600与双核心光罩组500相似，然而个别光罩的子组会如后所述的图7流程图被改良，以进一步包含内核心通讯线412。
内核心通讯线412不同的用途将根据不同的实施例详细描述于CNTR.2503，CNTR.2527，CNTR.2534。更进一步的利用被描述于序号为61/426,470，申请日2010年12月22日，发明名称为「动态多核心为处理器结构(Dynamic Multi-Core Microprocessor Configuration)」(CNTR.2553)及发明名称为「多核心处理器中的动态及选择性的核心封闭(Dynamic and SelectiveCore Disablement in a Multi-Core Processor)」(CNTR.2536)的章节中，一并亦纳入本案提供参考。
在一实施例中，内核心通讯线412结合于本地内核心通讯线212，使四核心晶片604中的每一个核心相互连接，以促进核心之间直接进行电源管理通讯，使每一对核心符合一协同式对等合作模型(collaborative peer-to-peercoordination model)。CNTR.2527针对两个核心之间的电源管理，描述了协同式对等合作模型，及主导合作模型(master-mediated coordination model)两者，并且在该文中的图16，显示了四核心晶片具有支持上述任一种合作模式的能力。
在另一实施例中，内核心通讯线412仅和先前一双核心晶片504其中一个核心相接，而这个核心又与先前另一个双核心晶片504其中一核心相连接。例如，在每个不同的双核心晶片504中，可以由一核心作为管理者核心(master)，每一管理者核心与其原本成对的核心则是经由本地内核心通讯线412来连结。而在这个实施例中，有一组额外的内核心通讯线412，可以使两个主导核心相互连结。CNTR.2527叙述了以上述方式连结的多个四核心晶片。
在本发明又一实施例中，单一组的内核心通讯线412与不同的双核心晶片504中的其中一核心相互连结，而这个核心又与先前另一个双核心晶片504其中一核心相连接，CNTR.2503中的图8显示了这一类型的实施例。
在另一实施例中，两对内核心通讯线412被提供以增加架构的弹性、重复性和/或可靠度。一对内核心通讯线412将与一先前的双核心晶片504中的每一个核心相连，且此核心又连结于另一个先前双核心晶片504中的「互补」核心。除了两对本地的内核心通讯线212之外，内核心通讯线412还将前述不同的双核心晶片504的内部核心连接在一起。CNTR.2534描述了一具有两个双核心晶片的处理器，其中每个晶片片中的每一个核心是以相同的方式连接。相应地，在一个四核心晶片的实施例中，将应用一个互补架构，其类似于CNTR.2534中所描述的结构。
在另一实施例中，将提供一组内核心通讯线212，使设计的管理者核心分别与另外三个核心相连结。在本实施例中，非管理者核心彼此间将不会以内核心通讯线相连结。在最后这个实施例中，对于这种四核心晶片的光罩，最好是从用来制作单核心晶片的光罩来开发，而非由制作双核心晶片的光罩来进行。
要注意的是，虽然对于许多这样的实施例来说，四核心晶片604中的个别核心无法与同一晶片中的其他核心直接相互通讯，但仍可藉由通讯线的配置，通过一个或多个四核心晶片604的核心，间接的与同晶片中的其他核心通讯。
请参照图7，显示一实施例的流程图步骤，用以改良图5中双核心光罩组500，以产生本发明图6中所示的改良光罩组600。流程开始于方块702。
在方块702中，设计者开发一双核心光罩组，如图5中的双核心光罩组500，用以印制一组双核心晶片，如图5中所示的双核心晶片504。双核心光罩组定义切割线以分离双核心晶片，定义切割线同时并产生环绕于每一双核心晶片的密封环。流程继续至方块704。双核心光罩组本身可以由原始光罩组来改良，其产生的方式与图4中的方块302及方块404中的内容相符，而所述的原始光罩组是针对单核心晶片的制造工艺而设计的。
在方块704中，设计者依据方块702所产生的双核心光罩组，借着修改部份双核心光罩组的层数(亦即修改数量较双核心光罩组的总数为少)，以产生一改良光罩组，如图6中的光罩组600。改良光罩组可印制一组双核心晶片及一组四核心晶片，如同图6中的双核心晶片504及四核心晶片604。借着移除至少一条切割线，比如图5中的切割线108，并修正光罩组相对应的部分以定义通讯线，如图6中的内核心通讯线412，以连结相邻的双核心晶片中的核心，以使二个经由已移除切割线而分离的核心得以连接。换言之，对于光罩子组的改良，是移除使两相邻的双核心晶片分开的部份密封环，再定义出内核心通讯线412，以使两对原先被分离的核心可以彼此通讯(例如，可用于同步化电源状态或总线旁路(bus bypass)的目的，如本发明所述)。因此，由于目前图6中的改良光罩组600，于先前不同的两相邻双核心晶片间并未定义任何切割线108，改良光罩组600目前定义了单一的四核心晶片604，其原先是两个双核心晶片504。要注意的是，剩下的密封环将原封不动的保留在两个剩余的双核心晶片之间，如图6中的双核心晶片504所示。操作时，通讯线412可使四个核心相互沟通。因通讯线412并未实体连接于四核心晶片的I/O接触垫，因此通讯线412不会传输至四核心晶片之外。如前面所讨论的，在一实施例中，双核心光罩组是以双核心晶片排列的3×3矩阵，而改良光罩组产生3个四核心晶片及3个双核心晶片。概括的说，双核心光罩组是以双核心晶片排列的M×N矩阵。若M为奇数，则改良后的光罩组可以制作N×[(M-1)/2]个四核心晶片以及N个双核心晶片，图6所示的实施例为一例。假如M是偶数，则改良后的光罩组可制作(N×M)/4个四核心晶片以及(N×M)/2个双核心晶片。在另一实施例中，改良后的光罩组可制作(N×M)/2个四核心晶片，其相关叙述如图8流程图中方块804的内容。流程进行至方块406。
在方块706中，制造者使用方块704所产生的改良光罩组在晶圆上制作出晶片。接着，制造者沿着剩余的切割线将晶片分开，以产生双核心或四核心晶片。在另一实施例中，制造者使用改良光罩组来产生的都是四核心晶片，相关叙述如图8流程图中，方块806中的内容。在方块706流程结束。
请参照图8，显示依据本发明所示将图5中的双核心光罩组500进行修改所产生一改良后光罩组，以使产生的晶片全为四核心晶片的流程图步骤。流程自方块702开始，与图7的方块702所述的内容相似。流程继续由方块702进行至方块804。
在方块804中，设计者改良依据方块702所产生第一光罩组，修改第一光罩组中的部份层数(亦即修改数量较双核心光罩组的总数为少)，以产生一改良光罩组。改良光罩组可用以印制一组四核心晶片，如图6中的四核心晶片604。借着移除至少一条切割线，如图5中的切割线108，并修正光罩组相对应的部分以定义通讯线，如图6中的内核心通讯线412，以以使二个经由已移除切割线而分离的核心得以连接。换言之，对于光罩子组的改良是移除使两相邻的双核心晶片分开的一部份密封环，并定义出内核心通讯线412以使两对原先被分开的核心可以彼此通讯(可应用于此处所述的同步化电源状态或总线旁路(bus bypass)目的，如此处所述)。因此，由于改良光罩组200目前没有任何切割线108在两相邻先前不同双核心晶片之间，于是可用两个双核心晶片504的光罩组改良来产生单一的四核心晶片604。操作时，通讯线412可使四核心之间彼此沟通。通讯线412并未实体连接于四核心晶片的I/O接触垫，因此不会传输到四核心晶片之外。图8的实施例是关于修改双核心光罩组，可用来印制以M×N矩阵排列的双核心晶片，其中M为偶数，修正后的改良光罩组可用以产生(N×M)/2个四核心晶片。流程继续至方块806。
在方块806中，制造者依据方块804所产生的改良后光罩组，在一晶圆上制备晶片。接着，制造者沿剩余的切割线将晶片分开以产生四核心晶片。并于方块806结束流程。
除了上述的优点之外，本发明的设计及制造方法的另一个优点，是在核心与核心之间创出内核心通讯线、或是在先前提及多个晶片合并为单一个晶片时，都不需要在晶片上增加额外的接触垫。由CNTR.2503的图3及图4的实施例可以观察到，在该实施例中，藉由提供内部旁路总线以达到架构一讯号品质改善双核心微处理器的目的，在创造两个核心间的旁路总线的同时也避免增加额外的接触垫。这提供了一个好处，就是可以在接触垫数目有限制的条件下解决了两核心之间需要藉由接触垫来相互通讯的问题。
虽然前述的本发明诸多实施例可用以快速地改良光罩，以产生双核心晶片及四核心晶片，许多其它的实施例只要以上述改良光罩的流程所揭示的技术再加以利用改良，将可产生具有大数量核心的多核心晶片是可以想见的。
本发明的不同实施例已于本说明书中描述，上述实施例可由说明书中所举实例而了解，但并不用来限制本发明。对于本领域的技术人员，在不脱离本发明的范畴的情况下，于形式及细节上所做的变化为显而易见。例如，可使用的软件，如：功能、制造、模型、模拟、描述和/或装置的测试和本发明所述的方法。可伴随通过一般程序语言的应用(如：C，C++)、硬件描述语言(HDL)，包括Verilog HDL、VHDL等，或其他有效的软件。此类软件可以被装设在任何已知计算机有用的媒体，如磁带、半导体、磁盘或光盘(如：CD-ROM、DVD-ROM等等)、网络、有线无线或其他通讯媒体。此处所描述的结构及方法的实施例，可被包含在半导体知识产权核心，比如微处理器核心(例：在HDL中的具体实施或说明)，及转移到集成电路产品中的硬件。此外，本发明所描述的结构及方法可结合于软件及硬件而实施。因此，本发明虽以较佳实例阐明如上，然其并非用以限定本发明精神与发明实体仅止于上述实施例。特别是，本发明可能被应用在一般计算机的微处理器元件。最后，本领域的技术人员可轻易使用本发明所揭示的概念及实施例作为基础，来设计或改良其他的结构，来达到与本发明相同的功效，在不脱离本发明的精神与范畴内所作的修改，均应包含在本发明的权利要求内。

Claims (26)

1.一种产生一光罩组的方法，以印制多核心晶片于一半导体晶圆上，所述多核心晶片包括Q-核心晶片和/或P-核心晶片，该方法包括：
开发一第一光罩组，以印制Q-核心晶片，其中该第一光罩组定义复数条切割线以区分该些Q-核心晶片，其中该切割线共同地定义一密封环以环绕于每一Q核心晶片，其中Q至少为1；
改良该第一光罩组中的部分层数以产生一第二光罩组，用以印制P-核心晶片，其中该改良包括移除该第一光罩组中至少一切割线以及定义复数个内核心通讯线，以使原先被所移除的该切割线所分开的至少两个相邻的核心得以耦接，其中P至少为Q的两倍；
其中，该内核心通讯线使至少两个相耦接的核心在操作时相互通讯；
其中，该内核心通讯线并不与P-核心晶片的输入/输出接触垫相耦接，以使得一依据该改良光罩组所制造的P-核心晶片中经由该内核心通讯线所传输的讯号不会传输至该P-核心晶片之外。
2.如权利要求1所述的方法，还包括：
利用该第二光罩组制备一多核心晶片的半导体晶圆。
3.如权利要求2所述的方法，其中利用该第二光罩组制备该多核心晶片的半导体晶圆时，还包括：
利用该第二光罩组，印制该多核心晶片于该半导体晶圆上；及
沿着剩余的切割线切开该半导体晶圆上的该多核心晶片。
4.如权利要求1所述的方法，其中Q等于1且P等于2。
5.如权利要求1所述的方法，其中Q等于2且P等于4。
6.如权利要求1所述的方法，还包括定义至少一部分该些内核心通讯线，使该P-核心晶片的核心彼此通讯，以执行该P-核心晶片的电源管理。
7.如权利要求6所述的方法，其中所述执行该P-核心晶片的电源管理包括同步化该P-核心晶片的核心的电源状态变化。
8.如权利要求6所述的方法，其中所述执行该P-核心晶片的电源管理包括一共享电压源的管理。
9.如权利要求6所述的方法，其中所述执行该P-核心晶片的电源管理包括一共享时脉源的管理。
10.如权利要求1所述的方法，还包括定义至少一部分内核心通讯线作为一内部旁路总线，以旁路一外部总线而耦接该多核心晶片至一晶片组。
11.如权利要求10所述的方法，其中所述多核心晶片的各个核心被定义于当其中一核心驱动该外部总线时，其他的核心经由该内部旁路总线而非该外部总线以听取指令。
12.如权利要求1所述的方法，其中该第一光罩组用来印制一Q-核心晶片的M×N矩阵，该第二光罩组用来印制一P-核心晶片的(N×M)/2矩阵，其中M为偶数且至少为2，N至少为1。
13.如权利要求1所述的方法，其中该第一光罩组用来印制一Q-核心晶片的M×N矩阵，该第二光罩组用来印制P-核心晶片及Q-核心晶片。
14.如权利要求13所述的方法，其中该第二光罩组用以印制N×[(M-1)/2]个P-核心晶片及N个Q-核心晶片，其中M为奇数且至少为3，而N至少为2。
15.如权利要求13所述的方法，其中该第二光罩组用以印制(N×M)/4个P-核心晶片及(N×M)/2个Q-核心晶片，其中M为偶数且至少为4，而N至少为2。
16.如权利要求1所述的方法，其中所述的改良该第一光罩组中部分层数以产生该第二光罩组的步骤，还包括只改良该第一光罩组中的非晶体管层。
17.如权利要求1所述的方法，其中所述改良该第一光罩组中部分层数以产生该第二光罩组的步骤，还包括改良的层数少于该第一光罩组一半的层数。
18.一种多核心晶片制造工艺，所述多核心晶片包括Q-核心晶片和/或P-核心晶片，包括：
开发一第一光罩组以印制Q-核心晶片，其中该第一光罩组定义复数条切割线以区分该些Q-核心晶片，其中该些切割线共同地定义一密封环以环绕于每一Q核心晶片，其中Q至少为1；
改良该第一光罩组中的部分层数以产生一第二光罩组，用以印制P-核心晶片，其中所述的改良步骤包括移除该第一光罩组中至少一切割线，以及定义复数个内核心通讯线以使原先被所移除的该切割线所分开的至少两个相邻的核心得以耦接，其中P至少为Q的两倍；
利用该第二光罩组印制该多核心晶片于一半导体晶圆上；及
沿着剩下的切割线切开该半导体晶圆上的该多核心晶片。
19.如权利要求18所述的多核心晶片制造工艺，还包括定义至少一部分该些内核心通讯线，以使该P-核心晶片的核心彼此通讯，用以执行该P-核心晶片的电源管理。
20.如权利要求18所述的多核心晶片制造工艺，其中至少一部分内核心通讯线作为一内部旁路总线，以旁路一外部总线来连接该多核心晶片至一支持一多核心处理器的通讯协定的晶片组。
21.如权利要求18所述的多核心晶片制造工艺，其中该第一光罩组用以印制以M×N矩阵排列的Q-核心晶片，该第二光罩组用以印制(N×M)/2个P-核心晶片，其中M为偶数且至少为2，而N至少为1。
22.如权利要求18所述的多核心晶片制造工艺，其中该第一光罩组用以印制以M×N矩阵排列的Q-核心晶片，该第二光罩组用以印制P-核心晶片及Q-核心晶片。
23.如权利要求22所述的多核心晶片制造工艺，其中该第二光罩组用以印制N×[(M-1)/2]个P-核心晶片及N个Q-核心晶片，其中M为奇数且至少为3，而N至少为2。
24.如权利要求22所述的多核心晶片制造工艺，其中，该第二光罩组用以印制(N×M)/4个P-核心晶片及(N×M)/2个Q-核心晶片，其中M为奇数且至少为4，而N至少为2。
25.如权利要求18所述的多核心晶片制造工艺，其中所述的改良该第一光罩组中部分层数以产生该第二光罩组的步骤，还包括只改良该第一光罩组中的非晶体管层。
26.如权利要求18所述的多核心晶片制造工艺，其中，所述改良该第一光罩组中部分层数以产生该第二光罩组的步骤，还包括改良的层数少于该第一光罩组一半的层数。
CN201110435145.0A 2010-12-22 2011-12-22 产生多核心晶片的光罩组改良 Active CN102543862B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201061426470P 2010-12-22 2010-12-22
US61/426,470 2010-12-22
US13/299,171 US8637212B2 (en) 2010-12-22 2011-11-17 Reticle set modification to produce multi-core dies
US13/299,171 2011-11-17

Publications (2)

Publication Number Publication Date
CN102543862A CN102543862A (zh) 2012-07-04
CN102543862B true CN102543862B (zh) 2014-12-10

Family

ID=46315645

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110435145.0A Active CN102543862B (zh) 2010-12-22 2011-12-22 产生多核心晶片的光罩组改良

Country Status (3)

Country Link
US (2) US8637212B2 (zh)
CN (1) CN102543862B (zh)
TW (1) TWI437361B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9460038B2 (en) 2010-12-22 2016-10-04 Via Technologies, Inc. Multi-core microprocessor internal bypass bus
US8637212B2 (en) 2010-12-22 2014-01-28 Via Technologies, Inc. Reticle set modification to produce multi-core dies
US8631256B2 (en) 2010-12-22 2014-01-14 Via Technologies, Inc. Distributed management of a shared power source to a multi-core microprocessor
US8972707B2 (en) 2010-12-22 2015-03-03 Via Technologies, Inc. Multi-core processor with core selectively disabled by kill instruction of system software and resettable only via external pin
US8635476B2 (en) 2010-12-22 2014-01-21 Via Technologies, Inc. Decentralized power management distributed among multiple processor cores
US8782451B2 (en) 2010-12-22 2014-07-15 Via Technologies, Inc. Power state synchronization in a multi-core processor
US8930676B2 (en) 2010-12-22 2015-01-06 Via Technologies, Inc. Master core discovering enabled cores in microprocessor comprising plural multi-core dies
JP5869902B2 (ja) * 2012-02-14 2016-02-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及びウェハ
CN111095527A (zh) 2017-07-24 2020-05-01 赛睿博思系统公司 用于多管芯互连的装置和方法
US10468369B2 (en) 2017-07-24 2019-11-05 Cerebras Systems Inc. Apparatus and method for securing substrates with varying coefficients of thermal expansion
WO2019040273A1 (en) 2017-08-24 2019-02-28 Cerebras Systems Inc. APPARATUS AND METHOD FOR FIXING COMPONENTS OF AN INTEGRATED CIRCUIT
US10923456B2 (en) * 2018-12-20 2021-02-16 Cerebras Systems Inc. Systems and methods for hierarchical exposure of an integrated circuit having multiple interconnected die
US10840216B2 (en) 2019-03-05 2020-11-17 Cerebras Systems Inc. Systems and methods for powering an integrated circuit having multiple interconnected die
US11145530B2 (en) 2019-11-08 2021-10-12 Cerebras Systems Inc. System and method for alignment of an integrated circuit
CN117976567B (zh) * 2024-04-01 2024-06-18 华羿微电子股份有限公司 一种双芯连划map取片产品的加工方法及设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376561A (en) * 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
CN1677236A (zh) * 2004-04-02 2005-10-05 鸿富锦精密工业（深圳）有限公司 薄膜工件的切割方法
TW200900849A (en) * 2007-06-29 2009-01-01 United Microelectronics Corp Method for inspecting photomask and real-time online method for inspecting photomask
TW200929443A (en) * 2007-12-31 2009-07-01 Alpha & Omega Semiconductor Reduced mask configuration for power MOSFETs with electrostatic discharge (ESD) circuit protection

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4748559A (en) 1979-08-09 1988-05-31 Motorola, Inc. Apparatus for reducing power consumed by a static microprocessor
US5546588A (en) 1992-05-08 1996-08-13 Motorola Inc. Method and apparatus for preventing a data processing system from entering a non-recoverable state
US5485625A (en) 1992-06-29 1996-01-16 Ford Motor Company Method and apparatus for monitoring external events during a microprocessor's sleep mode
US5467455A (en) 1993-11-03 1995-11-14 Motorola, Inc. Data processing system and method for performing dynamic bus termination
US5918061A (en) 1993-12-29 1999-06-29 Intel Corporation Enhanced power managing unit (PMU) in a multiprocessor chip
JP3315012B2 (ja) 1994-09-22 2002-08-19 大日本印刷株式会社 情報記録方法
US6496880B1 (en) 1999-08-26 2002-12-17 Agere Systems Inc. Shared I/O ports for multi-core designs
US6665802B1 (en) 2000-02-29 2003-12-16 Infineon Technologies North America Corp. Power management and control for a microcontroller
US6968467B2 (en) 2000-10-26 2005-11-22 Matsushita Electric Industrial Co., Ltd. Decentralized power management system for integrated circuit using local power management units that generate control signals based on common data
US7058855B2 (en) 2002-07-24 2006-06-06 Infineon Technologies Ag Emulation interface system
US7493417B2 (en) 2002-12-12 2009-02-17 International Business Machines Corporation Method and data processing system for microprocessor communication using a processor interconnect in a multi-processor system
US7191349B2 (en) 2002-12-26 2007-03-13 Intel Corporation Mechanism for processor power state aware distribution of lowest priority interrupt
WO2004081803A1 (en) 2003-03-12 2004-09-23 Koninklijke Philips Electronics N. V. Data processing device and method for transferring data
GB2409303B (en) 2003-12-18 2006-10-18 Advanced Risc Mach Ltd Inter-processor communication mechanism
US7308558B2 (en) 2004-01-07 2007-12-11 International Business Machines Corporation Multiprocessor data processing system having scalable data interconnect and data routing mechanism
US7734797B2 (en) 2004-03-29 2010-06-08 Marvell International Ltd. Inter-processor communication link with manageability port
US7451333B2 (en) 2004-09-03 2008-11-11 Intel Corporation Coordinating idle state transitions in multi-core processors
US7257679B2 (en) 2004-10-01 2007-08-14 Advanced Micro Devices, Inc. Sharing monitored cache lines across multiple cores
JP4544081B2 (ja) 2004-11-15 2010-09-15 株式会社デンソー マイクロコンピュータ
US7502948B2 (en) 2004-12-30 2009-03-10 Intel Corporation Method, system, and apparatus for selecting a maximum operation point based on number of active cores and performance level of each of the active cores
US20060171244A1 (en) 2005-02-03 2006-08-03 Yoshiyuki Ando Chip layout for multiple cpu core microprocessor
KR101108397B1 (ko) 2005-06-10 2012-01-30 엘지전자 주식회사 멀티-코어 프로세서의 전원 제어 장치 및 방법
US7568115B2 (en) 2005-09-28 2009-07-28 Intel Corporation Power delivery and power management of many-core processors
US7358758B2 (en) 2005-10-18 2008-04-15 Via Technologies, Inc. Apparatus and method for enabling a multi-processor environment on a bus
JP4653841B2 (ja) 2006-02-28 2011-03-16 インテル・コーポレーション 多数コアプロセッサの信頼性強化
CN101433048B (zh) 2006-03-28 2012-11-07 雷帝系统加拿大有限公司 并行多核心计算结构的多媒体处理
US7506184B2 (en) 2006-05-09 2009-03-17 Intel Corporation Current detection for microelectronic devices using source-switched sensors
US7685441B2 (en) 2006-05-12 2010-03-23 Intel Corporation Power control unit with digitally supplied system parameters
US20100325481A1 (en) 2006-10-20 2010-12-23 Freescale Semiconductor, Inc. Device having redundant core and a method for providing core redundancy
JP4945224B2 (ja) 2006-11-30 2012-06-06 株式会社東芝 コントローラ、情報処理装置、および供給電圧制御方法
KR101209252B1 (ko) 2007-02-02 2012-12-06 삼성전자주식회사 전자기기의 부팅 방법 및 부팅 인증 방법
EP2058725A3 (en) 2007-06-11 2015-07-22 Mediatek Inc. Method of and apparatus for reducing power consumption within an integrated circuit
JP4433006B2 (ja) 2007-07-04 2010-03-17 株式会社デンソー マルチコアの異常監視装置
US8046615B2 (en) 2007-10-19 2011-10-25 Denso Corporation Microcomputer system with reduced power consumption
US8024590B2 (en) 2007-12-10 2011-09-20 Intel Corporation Predicting future power level states for processor cores
US7962771B2 (en) 2007-12-31 2011-06-14 Intel Corporation Method, system, and apparatus for rerouting interrupts in a multi-core processor
US8615647B2 (en) 2008-02-29 2013-12-24 Intel Corporation Migrating execution of thread between cores of different instruction set architecture in multi-core processor and transitioning each core to respective on / off power state
US7910265B2 (en) 2008-03-14 2011-03-22 Infineon Technologies Ag Reticle for use in a semiconductor lithographic system and method for modifying the same
US20090307408A1 (en) 2008-06-09 2009-12-10 Rowan Nigel Naylor Peer-to-Peer Embedded System Communication Method and Apparatus
US7650488B2 (en) 2008-06-18 2010-01-19 Intel Corporation Communication between processor core partitions with exclusive read or write to descriptor queues for shared memory space
US8112647B2 (en) 2008-08-27 2012-02-07 Globalfoundries Inc. Protocol for power state determination and demotion
US8103816B2 (en) 2008-10-28 2012-01-24 Intel Corporation Technique for communicating interrupts in a computer system
US8239699B2 (en) 2009-06-26 2012-08-07 Intel Corporation Method and apparatus for performing energy-efficient network packet processing in a multi processor core system
US8358651B1 (en) 2009-09-21 2013-01-22 Marvell International Ltd. Switch device having a plurality of processing cores
US8359436B2 (en) 2009-12-18 2013-01-22 Intel Corporation Core snoop handling during performance state and power state transitions in a distributed caching agent
CN101901177B (zh) 2010-01-22 2012-11-21 威盛电子股份有限公司 多核微处理器及其除错方法
US8195883B2 (en) 2010-01-27 2012-06-05 Oracle America, Inc. Resource sharing to reduce implementation costs in a multicore processor
US20110265090A1 (en) 2010-04-22 2011-10-27 Moyer William C Multiple core data processor with usage monitoring
US8751833B2 (en) 2010-04-30 2014-06-10 Arm Limited Data processing system
US8457920B2 (en) 2010-05-28 2013-06-04 International Business Machines Corporation Performance improvement for a multi-chip system via kerf area interconnect
US8615672B2 (en) 2010-06-30 2013-12-24 Via Technologies, Inc. Multicore processor power credit management to allow all processing cores to operate at elevated frequency
US8637212B2 (en) 2010-12-22 2014-01-28 Via Technologies, Inc. Reticle set modification to produce multi-core dies
US8631256B2 (en) 2010-12-22 2014-01-14 Via Technologies, Inc. Distributed management of a shared power source to a multi-core microprocessor
US9460038B2 (en) 2010-12-22 2016-10-04 Via Technologies, Inc. Multi-core microprocessor internal bypass bus
US8972707B2 (en) 2010-12-22 2015-03-03 Via Technologies, Inc. Multi-core processor with core selectively disabled by kill instruction of system software and resettable only via external pin
US8930676B2 (en) 2010-12-22 2015-01-06 Via Technologies, Inc. Master core discovering enabled cores in microprocessor comprising plural multi-core dies
US8635476B2 (en) 2010-12-22 2014-01-21 Via Technologies, Inc. Decentralized power management distributed among multiple processor cores
US8782451B2 (en) 2010-12-22 2014-07-15 Via Technologies, Inc. Power state synchronization in a multi-core processor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376561A (en) * 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
CN1677236A (zh) * 2004-04-02 2005-10-05 鸿富锦精密工业（深圳）有限公司 薄膜工件的切割方法
TW200900849A (en) * 2007-06-29 2009-01-01 United Microelectronics Corp Method for inspecting photomask and real-time online method for inspecting photomask
TW200929443A (en) * 2007-12-31 2009-07-01 Alpha & Omega Semiconductor Reduced mask configuration for power MOSFETs with electrostatic discharge (ESD) circuit protection

Also Published As

Publication number Publication date
US20120161328A1 (en) 2012-06-28
US8637212B2 (en) 2014-01-28
US9099549B2 (en) 2015-08-04
CN102543862A (zh) 2012-07-04
TW201243493A (en) 2012-11-01
TWI437361B (zh) 2014-05-11
US20140084427A1 (en) 2014-03-27

Similar Documents

Publication Publication Date Title
CN102543862B (zh) 产生多核心晶片的光罩组改良
CN102521207B (zh) 多内核微处理器的共享电源的分布式管理
CN104871508B (zh) 可配置通信控制器
US9172377B2 (en) Clock-tree transformation in high-speed ASIC implementation
JP5551127B2 (ja) 集積回路の設計および製造のための方法およびアーキテクチャ
CN104239596B (zh) 双重图案化布局设计方法
CN102521191B (zh) 核心处理器的内部旁路总线
JPS59119925A (ja) 論理回路
CN112736063B (zh) 一种领域专用的软件定义晶圆级系统和预制件互连与集成方法
CN105895630A (zh) 半导体裸芯片
CN103699399A (zh) 一种使可部分配置的fpga芯片系统具有高可靠性的方法
US11416352B2 (en) System and method for logic functional redundancy
CN105718349B (zh) 跨管芯接口监听或全局观察消息排序
CN104321714B (zh) 至少部分地由晶片制成并且包括至少一个复制的集成电路的至少一个管芯
JP2001044284A (ja) 半導体装置の設計方法
CN102891114A (zh) 一种上下堆叠的片上系统芯片的制作方法
JPH1092939A (ja) 半導体集積回路の自動配置配線方法
CN110430086B (zh) 基于分时复用的tsv蜂窝单环结构、tsv蜂窝多环结构及容错方法
Krishnamoorthy Design of an ASIC chip for a Controller Area Network (CAN) protocol controller
Reddy et al. Design, Development and Integration of AXI-4 On-Chip Bus for Core Based Fabless System on Chip (SoC)
CN115204376A (zh) 用于多处理单元互连的计算系统及计算方法
RAO Fault-tolerant aspect of local area networks
JPH07168876A (ja) 配置配線方法
Itharaju RTL Implementation and Testing of SHIM SHELL
JPH04254375A (ja) 半導体集積回路の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant