CN102522106B

CN102522106B - 高速低功耗wta灵敏放大器

Info

Publication number: CN102522106B
Application number: CN201110415399.6A
Authority: CN
Inventors: 贾嵩; 张洵; 王源
Original assignee: Peking University
Current assignee: Peking University
Priority date: 2011-12-13
Filing date: 2011-12-13
Publication date: 2014-04-23
Anticipated expiration: 2031-12-13
Also published as: CN102522106A

Abstract

本发明公开了一种高速低功耗WTA灵敏放大器，涉及集成电路技术领域，特别涉及一种包括：依次连接的电流传送电路、放大触发电路、以及放大电路，所述放大触发电路包括：第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、以及第六NMOS管。本发明通过设置两个伪电流源，降低了WTA灵敏放大器的耗电量、并提高了放大速度。

Description

高速低功耗WTA灵敏放大器

技术领域

本发明涉及集成电路技术领域，特别涉及一种高速低功耗WTA灵敏放大器。

背景技术

灵敏放大器是静态随机访问存储器(SRAM)外围电路的重要部分，它的性能极大的影响整个SRAM的性能。由于集成度的提高，增大的位线负载电容成为限制灵敏放大器性能的一个主要障碍。

传统的电压型灵敏放大器要在OUT和

端建立差分电压往往需要位线BL和

端建立同样的差分电压，增大的位线负载电容将导致建立位线差分电压的时间增大，使得性能降低。由于，在尺寸逐渐缩小的趋势下，位线电容逐渐增大，所以位线建立差分电压的时间越来越大，很大限度上制约了传统电压型灵敏放大器的速度。一种可行的解决方案是通过WTA(Winner-Take-All)灵敏放大器检测位线上的电流，由于WTA灵敏放大器采用电流检测模式，OUT和端差分电压的建立不需要位线BL和

端有同样的差分电压，也就是说，当该种该灵敏放大器在OUT和

端建立足够的差分电压时，位线BL和

端电压差仍然保持在很小的范围内，这样便解决了位线电容对灵敏放大器速度的制约问题，电流检测并不依赖于大负载位线的充放电，因此可以明显的改善速度。WTA灵敏放大器就是利用电流检测原理设计的一种高速灵敏放大器。

传统WTA灵敏放大器的电路结构如图1所示，它的结构主要可分为三个部分：一、由PMOS晶体管P1～P4所组成的电流传送电路，其作用是探测位线上的差分电流；二、由NMOS晶体管N1～N5所组成的放大触发电路，其作用是感应位线上的差分电流，触发正反馈，将位线上的差分电流放大为电压信号输出；三、分别与OUT和

端连接的放大电路，其作用是实现轨至轨(rail-to-rail)的输出。

传统的WTA灵敏放大器的工作原理如下：

准备阶段，信号端SAen(即图中“N5”的栅极)置为0，C点(即图中“N5”的漏极)电压被充至V_dd-V_th(其中V_dd为电源电压，V_th为阈值电压)，使N1，N2截止。假设SRAM读1，即

电路传送电路检测出差分电流I_P3＞I_P4(其中，I_P3为经过图中“P3”的电流，I_P4为经过图中“P4”的电流)，即I_N3＞I_N4(其中，I_N3为经过图中“N3”的电流，I_N4为经过图中“N4”的电流)。C点电位高，N3、N4管工作于线性区，由I_n＝u_nC_ox(V_gs-V_th)V_ds(其中，u_n是迁移率，C_ox是单位面积氧化层电容，V_gs是栅源电压，V_th是阈值电压，V_ds是源漏电压，此处引用此公式是为说明I_n与V_ds间的正相关关系)，故V_ds3＞V_ds4，即

放大阶段可简要看作两个步骤：1、由N1～N5电路触发一个ΔV_A＞ΔV_B(其中，ΔV_A为点A的电压变化量，ΔV_B为点B的电压变化量，点A为图中“P2”的栅极，点B位图中“P1”的栅极)的初始效果。2、ΔVA＞ΔVB引起了P1～P4电路内部的竞争，放大了位线的电流差，实现输出电压的放大。

步骤1：信号端SAen置为1，N5管开启，N3、N4管栅压V_C下降导致流过的电流下降，由公式I_n＝u_nC_ox(V_gs-V_th)V_ds可知，下降的电流|ΔI_N3|＞|ΔI_N4|。又I_P3＞I_P4，故I_P3-I_N3＞I_P4-I_N4＞0，即输出节点的充电电流更大，所以

P3、P4管的漏极电压上升，导致源极电压上升，因而有ΔV_A＞ΔV_B。

步骤2：为了简化分析过程，我们粗略的假设ΔV_A＞0，ΔV_B＝0，这并不影响最终的结果。由于V_A是P2管的栅压，V_A的上升减小了Ip2，使得V_B下降。V_B是P1管的栅压，V_B的下降增加了I_P1，又使得V_A上升，这是一个正反馈。其结果是V_A＞＞V_B，P2管关断而P1管导通。最后，

会回落到一个较低的值，而V_out稳定在一个较高的值，从而实现了灵敏放大的功能；

虽然传统的WTA灵敏放大器解决了位线电容对灵敏放大器速度的制约问题，但传统的WTA灵敏放大器的本身存在着耗电量大、放大速度慢的缺陷，而现有技术中却未能对其作出改进。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题是：如何降低WTA灵敏放大器的耗电量、并提高放大速度。

(二)技术方案

为解决上述技术问题，本发明提供了一种高速低功耗WTA灵敏放大器，包括：依次连接的电流传送电路、放大触发电路、以及放大电路，所述放大触发电路包括：第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、以及第六NMOS管，所述第一NMOS管的栅极与所述电路传送电路和所述放大电路分别连接，所述第二NMOS管的栅极与所述电路传送电路和所述放大电路分别连接，所述第一NMOS管的漏漏极和所述第二NMOS管的漏极与电源连接，所述第一NMOS管的源极与所述第四NMOS管的栅极和所述第五NMOS管的漏极连接，所述第二NMOS管的源极与所述第，所述第二NMOS管的源极与所述第三NMOS管的栅极和所述第六NMOS关的漏极连接，所述第五NMOS管的源极和所述第六NMOS管的源极连接、且连接点接地，所述第三NMOS管的漏极与所述第一NMOS管的栅极连接，所述第四NMOS管的漏极与所述第二NMOS管的栅极连接，所述第三NMOS管的源极和所述第四NMOS管的源极连接、且连接点接地。

优选地，所述第三NMOS管的栅极和第四NMOS管的栅极之间设有PMOS管，所述PMOS管的漏极与所述第三NMOS管的栅极连接，所述PMOS管的源极与所述第四NMOS管的栅极连接。

优选地，所述电流传送电路包括：第一PMOS管、第二PMOS管、第三PMOS管、以及第四PMOS管，所述第一PMOS管的源极与所述第三PMOS管的漏极和所述第二PMOS管的栅极分别连接，所述第二PMOS管的源极与所述第一PMOS管的栅极和所述第三PMOS管的漏极分别连接，所述第三PMOS管的源极与所述第一NMOS管的栅极连接，所述第四PMOS管的源极与所述第二NMOS管的栅极连接。

优选地，所述放大电路包括：第五PMOS管、第六PMOS管、第七NMOS管、第八NMOS管、第一电容以及第二电容，所述第五PMOS管的漏极与电源连接，所述第五PMOS管的栅极与所述第一NMOS管的栅极连接，所述第五PMOS管的源极与所述第一电容的一端和所述第七NMOS管的漏极分别连接，所述第一电容的另一端接地，所述第七NMOS管的栅极与所述第一NMOS管的栅极连接，所述第七NMOS管的源极接地，所述第六PMOS管的漏极与电源连接，所述第六PMOS管的栅极与所述第二NMOS管的栅极连接，所述第六PMOS管的源极与所述第二电容的一端和所述第八NMOS管的漏极分别连接，所述第二电容的另一端接地，所述第六PMOS管的源极与所述第八NMOS管的漏极连接，所述第八NMOS管的栅极与所述第二NMOS管的栅极连接，所述第八NMOS管的源极接地。

(三)有益效果

本发明通过设置两个伪电流源，降低了WTA灵敏放大器的耗电量、并提高了放大速度。

附图说明

图1是传统的WTA灵敏放大器的结构示意图；

图2是按照本发明的一种实施方式的高速低功耗WTA灵敏放大器的结构示意图。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

图2是按照本发明的一种实施方式的高速低功耗WTA灵敏放大器的结构示意图；参照图2，本实施方式的放大器包括：依次连接的电流传送电路、放大触发电路、以及放大电路，其中，所述放大触发电路包括：第一NMOS管(即图中的“N1”)、第二NMOS管(即图中的“N2”)、第三NMOS管(即图中的“N3”)、第四NMOS管(即图中的“N4”)、第五NMOS管(即图中的“N5”)、以及第六NMOS管(即图中的“N6”)，所述第一NMOS管的栅极与所述电路传送电路和所述放大电路分别连接，所述第二NMOS管的栅极与所述电路传送电路和所述放大电路分别连接，所述第一NMOS管的漏极和所述第二NMOS管的漏极与电源连接，所述第一NMOS管的源极与所述第四NMOS管的栅极和所述第五NMOS管的漏极连接，所述第二NMOS管的源极与所述第，所述第二NMOS管的源极与所述第三NMOS管的栅极和所述第六NMOS关的漏极连接，所述第五NMOS管的源极和所述第六NMOS管的源极连接、且连接点接地，所述第三NMOS管的漏极与所述第一NMOS管的栅极连接，所述第四NMOS管的漏极与所述第二NMOS管的栅极连接，所述第三NMOS管的源极和所述第四NMOS管的源极连接、且连接点接地。

本实施方式的放大器的结构与传统WTA灵敏放大器的不同之处在于：传统WTA灵敏放大器只有一个伪电流源，即图1中的“N5”，其漏极是N3、N4管的栅极，而本实施方式的放大器的结构有两个伪电流源，即图2中的“N5”和“N6”(宽度是图1中“N5”的一半)，它们的漏极分别是N3、N4管的栅极，从而使N3、N4管的栅压能够独立变化。

为使N3、N4管的初始栅压相同，参照图2，在C(即图中“N3”的栅极)、D(即图中“N4”的栅极)两点之间有一个平衡管，优选地，所述第三NMOS管的栅极和第四NMOS管的栅极之间设有PMOS管，所述PMOS管的漏极与所述第三NMOS管的栅极连接，所述PMOS管的源极与所述第四NMOS管的栅极连接。

优选地，所述电流传送电路包括：第一PMOS管(即图中的“P1”)、第二PMOS管(即图中的“P2”)、第三PMOS管(即图中的“P3”)、以及第四PMOS管(即图中的“P4”)，所述第一PMOS管的源极与所述第三PMOS管的漏极和所述第二PMOS管的栅极分别连接，所述第二PMOS管的源极与所述第一PMOS管的栅极和所述第三PMOS管的漏极分别连接，所述第三PMOS管的源极与所述第一NMOS管的栅极连接，所述第四PMOS管的源极与所述第二NMOS管的栅极连接。

优选地，所述放大电路包括：第五PMOS管(即图中的“P5”)、第六PMOS管(即图中的“P6”)、第七NMOS管(即图中的“N7”)、第八NMOS管(即图中的“N8”)、第一电容(即图中的“C1”)以及第二电容(即图中的“C2”)，所述第五PMOS管的漏极与电源连接，所述第五PMOS管的栅极与所述第一NMOS管的栅极连接，所述第五PMOS管的源极与所述第一电容的一端和所述第七NMOS管的漏极分别连接，所述第一电容的另一端接地，所述第七NMOS管的栅极与所述第一NMOS管的栅极连接，所述第七NMOS管的源极接地，所述第六PMOS管的漏极与电源连接，所述第六PMOS管的栅极与所述第二NMOS管的栅极连接，所述第六PMOS管的源极与所述第二电容的一端和所述第八NMOS管的漏极分别连接，所述第二电容的另一端接地，所述第六PMOS管的源极与所述第八NMOS管的漏极连接，所述第八NMOS管的栅极与所述第二NMOS管的栅极连接，所述第八NMOS管的源极接地。

本实施方式的放大器的工作原理为：

准备阶段与传统WTA灵敏放大器相同，此外，P5导通，VC＝VD。

放大阶段，该结构有两个反馈机制。

第一种反馈机制与传统WTA灵敏放大器原理完全相同。

步骤(1)：信号端SAen(即图中“N5”和“N6”的栅极)拉到高电平，V_C、V_D下降，触发

和ΔV_A＞ΔV_B(其中，ΔV_A为点A的电压变化量，ΔV_B为点B的电压变化量，点A为图中“P2”的栅极，点B位图中“P1”的栅极)的初始效果。

步骤(2)：ΔV_A＞ΔV_B引起了P1～P4电路内部的竞争，放大了位线的电流差，实现输出电压的放大。

但新结构还有另外一个提高放大速度的反馈机制：

步骤(1)的分析，我们知道放大阶段将先产生一个

的初始效果。为了简化分析过程，我们粗略的假设ΔV_out＞0，

这并不影响最终的结果。根据假设，

不变，N2管关断，V_C持续下降；V_out的上升会使N1管导通，抑制了V_D的下降。由于V_C、V_D分别是N3、N4管的栅压，所以I_N3＜I_N4。从而进一步促使

实际上，与传统的灵敏放大器中N3、N4的栅压V_C的下降相比。在本实施方式的放大器中N3管栅压V_C下降得更快，幅度也更大，最终下降至0，而N4管栅压V_D的下降受阻，甚至会回升。栅压的差分变化导致了I_N3、I_N4的差异，引入了新的反馈机制从而使放大速度更快。

另外，速度优化另一点原因在于：在放大稳定之后，传统的WTA灵敏放大器中N3管处于饱和区，而本实施方式的放大器中N3管处于截止区，显然，本实施方式的V_out稳定值更高。这影响了后极反相器的翻转速度。

本实施方式的放大器不仅在速度上有优势，还在功耗上有三处优化：1、降低了灵敏放大器内置电源的功耗；2、降低了位线电容充放电的功耗；3、降低了输出缓冲反相器的功耗：在传统WTA灵敏放大器中，放大稳定后，N3管处于饱和区，N4管处于线性区，N5管处于饱和区，稳定后的电流为I_N3+I_N5。在本实施方式的放大器中，放大稳定后，N3管处于截止区(V_C＝0V)，N4管处于线性区，N5管处于饱和区，N6管处于线性区。稳定后的电流约为0.5*I_N5(N5管的宽度是原结构的一半)。显然，本实施方式的放大器的内置电源功耗更低，且在放大稳定后能掐断位线电容的放电，进而减小位线电容充放电功耗；此外本实施方式的放大器的V_out的稳定值更高，降低了输出反相器的功耗。

以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims

1.一种高速低功耗WTA灵敏放大器，包括：依次连接的电流传送电路、放大触发电路、以及放大电路，其特征在于，所述放大触发电路包括：第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、以及第六NMOS管，所述第一NMOS管的栅极与所述电流传送电路和所述放大电路分别连接，所述第二NMOS管的栅极与所述电流传送电路和所述放大电路分别连接，所述第一NMOS管的漏极和所述第二NMOS管的漏极与电源连接，所述第一NMOS管的源极与所述第四NMOS管的栅极和所述第五NMOS管的漏极连接，所述第二NMOS管的源极与所述第三NMOS管的栅极和所述第六NMOS管的漏极连接，所述第五NMOS管的源极和所述第六NMOS管的源极连接、且连接点接地，所述第三NMOS管的漏极与所述第一NMOS管的栅极连接，所述第四NMOS管的漏极与所述第二NMOS管的栅极连接，所述第三NMOS管的源极和所述第四NMOS管的源极连接、且连接点接地。

2.如权利要求1所述的放大器，其特征在于，所述第三NMOS管的栅极和第四NMOS管的栅极之间设有PMOS管，所述PMOS管的漏极与所述第三NMOS管的栅极连接，所述PMOS管的源极与所述第四NMOS管的栅极连接。

3.如权利要求1所述的放大器，其特征在于，所述电流传送电路包括：第一PMOS管、第二PMOS管、第三PMOS管、以及第四PMOS管，所述第一PMOS管的源极与所述第三PMOS管的漏极和所述第二PMOS管的栅极分别连接，所述第二PMOS管的源极与所述第一PMOS管的栅极和所述第四PMOS管的漏极分别连接，所述第三PMOS管的源极与所述第一NMOS管的栅极连接，所述第四PMOS管的源极与所述第二NMOS管的栅极连接。

4.如权利要求3所述的放大器，其特征在于，所述放大电路包括：第五PMOS管、第六PMOS管、第七NMOS管、第八NMOS管、第一电容以及第二电容，所述第五PMOS管的漏极与电源连接，所述第五PMOS管的栅极与所述第一NMOS管的栅极连接，所述第五PMOS管的源极与所述第一电容的一端和所述第七NMOS管的漏极分别连接，所述第一电容的另一端接地，所述第七NMOS管的栅极与所述第一NMOS管的栅极连接，所述第七NMOS管的源极接地，所述第六PMOS管的漏极与电源连接，所述第六PMOS管的栅极与所述第二NMOS管的栅极连接，所述第六PMOS管的源极与所述第二电容的一端和所述第八NMOS管的漏极分别连接，所述第二电容的另一端接地，所述第八NMOS管的栅极与所述第二NMOS管的栅极连接，所述第八NMOS管的源极接地。