CN101740099A - 一种单端位线敏感放大器 - Google Patents

一种单端位线敏感放大器 Download PDF

Info

Publication number
CN101740099A
CN101740099A CN200910242271A CN200910242271A CN101740099A CN 101740099 A CN101740099 A CN 101740099A CN 200910242271 A CN200910242271 A CN 200910242271A CN 200910242271 A CN200910242271 A CN 200910242271A CN 101740099 A CN101740099 A CN 101740099A
Authority
CN
China
Prior art keywords
transistor
bit line
sense amplifier
single end
end bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910242271A
Other languages
English (en)
Other versions
CN101740099B (zh
Inventor
王东辉
闫浩
张铁军
侯朝焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Acoustics CAS
Original Assignee
Institute of Acoustics CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Acoustics CAS filed Critical Institute of Acoustics CAS
Priority to CN2009102422717A priority Critical patent/CN101740099B/zh
Publication of CN101740099A publication Critical patent/CN101740099A/zh
Application granted granted Critical
Publication of CN101740099B publication Critical patent/CN101740099B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Static Random-Access Memory (AREA)

Abstract

本发明提供了一种单端位线敏感放大器，所述的单端位线敏感放大器包含：一用于检测输入端位线电压变化的位线放电趋势检测电路；和一用于输出单端位线敏感放大器信号的输出判断逻辑电路；所述的位线放电趋势检测电路包含：晶体管P1，晶体管P2，晶体管N1和晶体管N2；其中晶体管P1和晶体管P2的栅极相连，接入参考电压；晶体管N1、晶体管N2组成普通的电流镜，将晶体管N1中电流的变化反应到晶体管N2，晶体管N2的源极与晶体管P2的漏极相连，输出位线放电趋势检测电路的信号给所述的输出判断逻辑电路，所述的输出判断逻辑电路对该信号取非，得到单端位线敏感放大器的输出信号进行输出。

Description

一种单端位线敏感放大器
技术领域
本发明涉及SRAM中数据位线的敏感放大检测技术，特别涉及一种单端位线敏感放大器。
背景技术
随着静态随机存储器(SRAM)容量的增加，数据位线的负载电容也越来越大。为了加速SRAM的访问速度，一般会将大容量的SRAM划分成多个不同的组(BANK)。而对SRAM的读写操作将会由SRAM中的控制逻辑控制，转化为对不同的BANK的读写。这样原本的很长的访问时间就会降低。同时利用敏感放大器对位线上的电平变化进行检测，进一步降低了SRAM的读出延时。
典型的6T SRAM内核结构的读写逻辑一般使用差分结构。同时差分结构的敏感放大器在位线的电压检测技术中也十分成熟。当SRAM的读写端口增加的时候，为了保持SRAM设计的高密度，此时对于SRAM内核的读写逻辑会采用单端的位线结构。因此单端位线的敏感放大器的设计好坏对整个SRAM的性能将会产生很大的影响。
单端位线的敏感放大器有很多种类，有基于电压检测的，也有基于电流检测的敏感放大器。其中美国专利公开号为5426385的Double positive feedback loopprecharge CMOS single-ended sense amplifier便是一种利用正反馈的电压检测的敏感放大器。文章“A current direction sense technique for multiport SRAM’s，”IEEE J.Solid-State Circuits，vol.31，pp.546-551，Apr.1996.中设计了基于电流方向检测的单端敏感放大器。
发明内容
本发明的目的在于，为克服基于电压和电流检测的敏感放大器对位线中信号变化不太敏感的特性，从而提出了一种单端位线敏感放大器。
本发明提供了一种适用于单端位线电压检测的敏感放大电路。该敏感放大器通过检测输入端位线的放电趋势，从而快速的对位线变化做出响应。
一种单端位线敏感放大器，该单端位线敏感放大器通过检测位线的放电趋势对位线的变化进行快速的反应，所述的单端位线敏感放大器包含：一用于检测输入端位线电压变化的位线放电趋势检测电路；和一用于输出单端位线敏感放大器信号的输出判断逻辑电路；
所述的位线放电趋势检测电路包含：晶体管P1，晶体管P2，晶体管N1和晶体管N2；其中晶体管P1和晶体管P2的栅极相连，接入参考电压；晶体管N1、晶体管N2组成普通的电流镜，将晶体管N1中电流的变化反应到晶体管N2，晶体管N2的源极与晶体管P2的漏极相连，输出位线放电趋势检测电路的信号给所述的输出判断逻辑电路，所述的输出判断逻辑电路对该信号取非，得到单端位线敏感放大器的输出信号进行输出。
所述的单端位线敏感放大器，其特征在于，所述的晶体管P1和晶体管P2用PMOS晶体管，其中，P1的栅极和P2的栅极相连，受控制于参考电压；P1连接至位线输入端和节点B之间；P2连接至节点C和电源之间。
所述的所述的单端位线敏感放大器，其特征在于，所述的晶体管N1和晶体管N2用NMOS晶体管；其中，N1的栅极和源极及N2的栅极相连于节点B，N1连接至节点B和地线之间；N2连接至节点C和地线之间。
所述的单端位线敏感放大器，其特征在于，所述的参考电压为可调节电压，通过调节该参考电压可以改变单端位线敏感放大器的敏感程度。
所述的单端位线敏感放大器，其特征在于，所述的输出判断逻辑电路包含一个非门。
根据本发明，该敏感放大器包括有一位线放电趋势检测电路，和输出判断逻辑。该敏感放大器通过位线放电趋势检测电路对输入端的高负载电容位线变化进行检测，同时输出判定逻辑将检测电路的结果进行输出，该结果经过寄存后可直接作为SRAM的输出结果。该敏感放大器在电源电压为1.0V的90nm CMOS工艺下的后版图仿真中对大约具有100fF的负载电容位线数据变化时的检测时间相对于基于正反馈的敏感放大器快了200ps，从开始放电到检测出电压变化的延时为325ps，整个位线的放电时间为820ps。
本发明面向单端位线电压的敏感放大问题，发明了一种应用于多端口SRAM中单端位线的敏感放大器。该敏感放大器通过检测位线的放电趋势从而得到位线变化的快速响应。通过在90nm CMOS工艺下的仿真，得到了优于基于电压正反馈的敏感放大器的结果。通过调节该敏感放大器的参考电压可以改变该敏感放大器的敏感程度。
本发明的优点在于，单端位线敏感放大器对位线变化的反应更加灵敏，同时通过调节该敏感放大器的参考电压可以改变该敏感放大器的敏感程度，使该电路能够满足不同的灵敏度要求。
附图说明
图1是本发明的单端位线敏感放大器的电路图；
图2是位线预充电时单端位线敏感放大器的B节点、C节点及输出端的波形图；
图3是位线数据保持时单端位线敏感放大器的B节点、C节点及输出端的波形图的波形图；
图4是位线放电时单端位线敏感放大器的B节点、C节点及输出端的波形图。
具体实施方式
下面结合附图和具体实施方式对本发明做进一步说明。
图1示出了本发明单端位线的敏感放大器的原理图。该敏感放大器包括：位线放电趋势检测电路和输出判断逻辑。
位线放电趋势检测电路由PMOS晶体管P1，P2和NMOS晶体管N1，N2组成。其中P1，P2的栅极受参考电压控制。N1，N2组成普通的电流镜，将N1中电流的变化反应到N2。通过调节参考电压可以改变该敏感放大器的敏感程度。一般情况下参考电压选为电源电压的一半。
输出判断逻辑由一个非门构成。通过对节点C电压改变的判断从而得到位线的状态。
图2示出了本发明的敏感放大器在位线开始预充电的时候的波形图。当输入端连接的位线被充电时，节点B根据P1，N1的尺寸设置，被冲到一定的电平。在该电平的控制下N2开始放电，同时由于P2和N2的尺寸设置，N2将节点C拉低。经过非门后的输出变为高。
图3示出了本发明的敏感放大器在位线预充电完毕后，位线电平保持不放电的时候的波形图。此时在参考电压的控制下，晶体管P1和N1向输入端的高负载电容位线索取电流，此时节点B的电平以较慢的速度下降，节点C的电压缓慢增高。由于输入端位线的大负载电容，使得整个过程进行的相当缓慢。从而在整个SRAM的工作周期内，输出判断逻辑的结果不会变化。
图4示出了本发明的敏感放大器在位线预充电完毕后，位线开始放电的时候的波形图。此时位线开始向输入端索取电流，且输入端电压开始下降，此时晶体管P1的栅源电压开始降低，流过P1的电流变小。导致成电流镜连接的N1，N2中电流开始减小。反应在电压变化上即B点的电压开始降低，当降低到一定程度时N2关断，由参考电压控制的晶体管P2开始对节点C充电，使得输出判断逻辑翻转。通过设定参考电压的大小和晶体管的尺寸可以使得位线对其变化的灵敏度得到改变。
在1.0V 90nm CMOS工艺下，该单端敏感放大器的平均功耗为4.5uW。
最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制。尽管参照实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，对本发明的技术方案进行修改或者等同替换，都不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (5)

1.一种单端位线敏感放大器，该单端位线敏感放大器通过检测位线的放电趋势对位线的变化进行快速的反应，所述的单端位线敏感放大器包含：一用于检测输入端位线电压变化的位线放电趋势检测电路；和一用于输出单端位线敏感放大器信号的输出判断逻辑电路；
所述的位线放电趋势检测电路包含：晶体管P1，晶体管P2，晶体管N1和晶体管N2；其中晶体管P1和晶体管P2的栅极相连，接入参考电压；晶体管N1、晶体管N2组成普通的电流镜，将晶体管N1中电流的变化反应到晶体管N2，晶体管N2的源极与晶体管P2的漏极相连，输出位线放电趋势检测电路的信号给所述的输出判断逻辑电路，所述的输出判断逻辑电路对该信号取非，得到单端位线敏感放大器的输出信号进行输出。
2.根据权利要求1所述的单端位线敏感放大器，其特征在于，所述的晶体管P1和晶体管P2用PMOS晶体管，其中，P1的栅极和P2的栅极相连，受控制于参考电压；P1连接至位线输入端和节点B之间；P2连接至节点C和电源之间。
3.根据权利要求1所述的所述的单端位线敏感放大器，其特征在于，所述的晶体管N1和晶体管N2用NMOS晶体管；其中，N1的栅极和源极及N2的栅极相连于节点B，N1连接至节点B和地线之间；N2连接至节点C和地线之间。
4.根据权利要求1所述的单端位线敏感放大器，其特征在于，所述的参考电压为可调节电压，通过调节该参考电压可以改变单端位线敏感放大器的敏感程度。
5.根据权利要求1所述的单端位线敏感放大器，其特征在于，所述的输出判断逻辑电路包含一个非门。
CN2009102422717A 2009-12-08 2009-12-08 一种单端位线敏感放大器 Expired - Fee Related CN101740099B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009102422717A CN101740099B (zh) 2009-12-08 2009-12-08 一种单端位线敏感放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009102422717A CN101740099B (zh) 2009-12-08 2009-12-08 一种单端位线敏感放大器

Publications (2)

Publication Number Publication Date
CN101740099A true CN101740099A (zh) 2010-06-16
CN101740099B CN101740099B (zh) 2012-11-21

Family

ID=42463436

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102422717A Expired - Fee Related CN101740099B (zh) 2009-12-08 2009-12-08 一种单端位线敏感放大器

Country Status (1)

Country Link
CN (1) CN101740099B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102063935A (zh) * 2010-11-30 2011-05-18 中国科学院声学研究所 一种单端低摆幅读位线电路
CN102394103A (zh) * 2011-11-18 2012-03-28 中国科学院声学研究所 一种单端位线写入电路
CN103077740A (zh) * 2012-12-27 2013-05-01 北京大学 带补偿电路的电流模式灵敏放大器及使用方法
CN104578015A (zh) * 2013-10-17 2015-04-29 上海华虹宏力半导体制造有限公司 抑制高压瞬态电流的位线电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7342839B2 (en) * 2006-06-23 2008-03-11 International Business Machines Corporation Memory cell access circuit
CN101354910A (zh) * 2008-07-24 2009-01-28 复旦大学 一种新型的相变存储器的读操作方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102063935A (zh) * 2010-11-30 2011-05-18 中国科学院声学研究所 一种单端低摆幅读位线电路
CN102063935B (zh) * 2010-11-30 2012-12-12 中国科学院声学研究所 一种单端低摆幅读位线电路
CN102394103A (zh) * 2011-11-18 2012-03-28 中国科学院声学研究所 一种单端位线写入电路
CN102394103B (zh) * 2011-11-18 2013-09-18 中国科学院声学研究所 一种单端位线写入电路
CN103077740A (zh) * 2012-12-27 2013-05-01 北京大学 带补偿电路的电流模式灵敏放大器及使用方法
CN104578015A (zh) * 2013-10-17 2015-04-29 上海华虹宏力半导体制造有限公司 抑制高压瞬态电流的位线电路

Also Published As

Publication number Publication date
CN101740099B (zh) 2012-11-21

Similar Documents

Publication Publication Date Title
CN102394094B (zh) 一种全电流灵敏放大器
US8248864B2 (en) Semiconductor memory device
US7113433B2 (en) Local bit select with suppression of fast read before write
US7656732B2 (en) Semiconductor storage device
KR100571648B1 (ko) 반도체 메모리 소자의 오버 드라이버 제어신호 생성회로
CN101740095B (zh) 存储电路及用于存储电路的追踪电路
CN106409328A (zh) 三电平单元的动态随机存取存储器及其读取方法
CN111739565A (zh) 一种源极电压自适应调节的灵敏放大器电路
TWI415126B (zh) 半導體記憶體
US7359266B2 (en) Precharge circuit and method employing inactive weak precharging and equalizing scheme and memory device including the same
US5982689A (en) Amplifier circuit of latch type which is used for semiconductor memory device
US20100039173A1 (en) Single-ended sense amplifier using dynamic reference voltage and operation method thereof
US10672435B2 (en) Sense amplifier signal boost
US20160203856A1 (en) Threshold voltage mismatch compensation sense-amplifiers for static random access memories with multiple differential inputs
CN101740099B (zh) 一种单端位线敏感放大器
CN101174453A (zh) 均衡电路及其控制方法
US8854901B2 (en) Read self timing circuitry for self-timed memory
CN101656097B (zh) 应用于半导体存储器的灵敏放大器电路及其工作方法
US20050265095A1 (en) Semiconductor integrated circuit
CN116434794B (zh) 基于下交叉耦合的自适应关断型sram灵敏放大器电路、模块
US10236052B2 (en) Current sense amplifiers, memory devices and methods
US7466613B2 (en) Sense amplifier for flash memory device
CN116168736A (zh) 基于上交叉耦合的自适应关断型sram灵敏放大器电路、模块
US8085610B2 (en) SRAM and testing method of SRAM
US20080074914A1 (en) Memory devices with sense amplifiers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121121

Termination date: 20151208

EXPY Termination of patent right or utility model