CN102520586A - 用显影剂-裁切的硬掩模形成光刻结构的方法 - Google Patents

用显影剂-裁切的硬掩模形成光刻结构的方法 Download PDF

Info

Publication number
CN102520586A
CN102520586A CN201110460797XA CN201110460797A CN102520586A CN 102520586 A CN102520586 A CN 102520586A CN 201110460797X A CN201110460797X A CN 201110460797XA CN 201110460797 A CN201110460797 A CN 201110460797A CN 102520586 A CN102520586 A CN 102520586A
Authority
CN
China
Prior art keywords
substrate surface
hard mask
vertical sidewall
middle layer
shank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110460797XA
Other languages
English (en)
Other versions
CN102520586B (zh
Inventor
S·X·孙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brewer Science Inc
Original Assignee
Brewer Science Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brewer Science Inc filed Critical Brewer Science Inc
Publication of CN102520586A publication Critical patent/CN102520586A/zh
Application granted granted Critical
Publication of CN102520586B publication Critical patent/CN102520586B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0042—Photosensitive materials with inorganic or organometallic light-sensitive compounds not otherwise provided for, e.g. inorganic resists
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0045—Photosensitive materials with organic non-macromolecular light-sensitive compounds not otherwise provided for, e.g. dissolution inhibitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structural Engineering (AREA)
  • Architecture (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明涉及用显影剂-裁切的硬掩模形成光刻结构的方法，提供了新颖的可溶于显影剂的硬掩模组合物，以及使用该硬掩模组合物形成微电子结构的方法。该组合物包含位于溶剂体系中的下式所示的化合物

Description

用显影剂-裁切的硬掩模形成光刻结构的方法
本申请是国际申请号为PCT/US2007/079217，国际申请日为2007年09月21日的PCT国际申请进入中国国家阶段后申请号为200780035290.1，发明名称为“用显影剂-裁切的硬掩模形成光刻结构的方法”的发明专利申请的分案申请。
相关申请
本申请要求2006年9月25日提交的题为“使用显影剂-裁切的硬掩模形成光刻结构的方法”的临时申请第60/826,875号的优先权，其内容通过参考结合于此。
技术领域
本发明广泛地涉及新颖的可溶于显影剂的硬掩模组合物，以及使用该硬掩模组合物在半导体基片上形成结构的方法。
背景技术
集成电路芯片制造商们在不断地寻求更高的电路密度，制造这种电路的方法一直在挑战着光刻技术的极限。近年来在这一方面最重要的成就是ArF技术的成熟，以及浸没光刻技术的开发。
这些技术的努力都是基于光学物理的最基本的原理，即投射的图像的分辨率与投射透镜的数值孔径以及入射波长的倒数成正比。但是，为了利用这些原理提高分辨率的代价是焦深(DOF)的显著减小。
DOF是用来决定光刻法的剧烈程度，从而决定最终器件的产率的实际性因素。为了弥补DOF的损失，必须减小光刻胶的厚度。不幸的是，在常规的单层工艺中，光刻胶厚度的减小存在极限。该极限是由蚀刻深度和光刻胶对基片的选择性决定的。近些年来，ArF光刻胶的蚀刻选择性得到了显著的提高，同时，对基于有机聚合物的光刻胶的进一步提高则很小。
为了蚀刻选择性的原因，人们探索了许多新的光刻法，例如双层或多层工艺来减小光刻胶厚度。可以采用的另一种选择是通过各向同性蚀刻进行光刻胶裁切法。裁切法(trimming process)减小特征尺寸的能力可超出光刻法的能力范围，例如裁切线对于制造晶体管门电路以提高器件的速度来说可能是很重要的。但是，该工艺具有两个基础性的缺陷。首先，光刻胶图案不仅沿横向裁切，而且还沿垂直方向裁切。大体上来说，垂直蚀刻速率(etch rate)通常最高可达横向蚀刻速率的三倍。因此，在裁切工艺中，相当大量的已经严格设计的光刻胶厚度损失掉了。其次，裁切等离子体将不可避免地对下面的层造成蚀刻。这种不希望出现的蚀刻有时候可能是很剧烈的。
发明内容
本发明通过提供不存在上述缺陷的新颖的组合物和方法，克服了现有技术的这些问题。本发明包括可用作硬掩模层的组合物。该组合物包含：
(A)
Figure BSA00000651067400021
(B)包含至少一个-OH基团的化合物；
(ii)交联剂；以及
(D)溶剂体系，其中(A)，(B)和(C)被溶解于或分散于所述溶剂体系中。本发明还提供了使用这种和其他的可溶于显影剂的硬掩模组合物形成具有纳米尺寸特征(feature)的微电子结构的方法。最后，本发明还涉及通过这些方法形成的结构。
附图简述
图1是显示本发明方法的一个实施方式的示意图；
图2是显示使用双重图案化法的本发明另一个实施方式的示意图；
图3是显示在实施例2中进行测试的晶片的横截面的扫描电子显微(SEM，200KX)图；
图4是显示在实施例3中进行测试的晶片的横截面的SEM(200KX)图；
图5是显示在实施例4中进行测试的晶片的横截面的SEM图；
图6是显示在实施例5中进行测试的晶片的横截面的SEM(150KX)图；
图7是显示在实施例7中进行测试的晶片的横截面的SEM(200KX)图。
具体实施方式
本发明涉及可以在制造微电子器件的过程中用作硬掩模的新颖的组合物，以及使用所述硬掩模的新颖的方法。该组合物优选包含：
(I)
其中M选自Ti和Zr，各个R独立地选自氢和烷基(支化或非支化的烷基，优选约C1-C12烷基，更优选约C1-C6烷基)。在一个特别优选的实施方式中，R选自氢，-CH3和-C3H7(可购自杜邦公司(DuPont)，商品名为
Figure BSA00000651067400032
)。
以所述组合物的总重量为100重量％计，该组合物优选包含约1-20重量％的式(I)的化合物，更优选约2-15重量％的式(I)的化合物，更优选约3-10重量％的式(I)的化合物。更具体来说，以固体总重量为100重量％计，式(I)的化合物的含量应使得M的含量约为5-40重量％，更优选约10-30重量％。
除了式(I)的化合物以外，所述组合物优选还包含化合物(II)，该化合物(II)包含至少一个能够与上面式(I)的M形成共价键的基团。优选这些基团包括-OR1，其中R1选自氢和烷基(支化的或非支化的烷基，优选约C1-C12烷基，更优选约C1-C6烷基)。在一个特别优选的实施方式中，这些基团选自-OH和-OC2H5。
该化合物(II)应当是电子级的，在硬掩模制剂中应当稳定。也即是说，所述化合物应当能够在环境储存条件下(即20-25℃)，在溶液中保持至少约30天。
该化合物(II)对于显影速率控制是很重要的。也即是说，当该化合物的用量较高的时候，将制得具有较快显影速率的组合物，而该化合物的用量较低的时候，将制得具有较慢显影速率的组合物。本领域普通技术人员能够调节化合物的量，以便在进行特定工艺的时候得到所需的显影速率。与此同时，以组合物的总重量为100重量％计，所述化合物的含量通常约为0.1-15重量％，更优选约为0.2-10重量％，更优选约为0.2-2重量％。
在一个实施方式中，该化合物(II)还可以包含选择用来吸收所需波长的光的光衰减部分。可以对这些部分进行选择，以吸收波长约为400-10纳米的光，合适的光吸收部分的例子包括苄基环。一种优选的所述用于本发明的化合物(II)具有以下结构式：
Figure BSA00000651067400041
本发明的组合物优选还包含交联剂。优选的交联剂包括选自以下的那些：氨基塑料，甘脲(glycouril)和环氧树脂，其中最优选的是氨基塑料。特别优选的交联剂购自塞特科工业有限公司(Cytec Industries Inc.)，商标为
Figure BSA00000651067400042
以所述组合物的总重量为100重量％计，所述组合物中交联剂的含量优选约为0.1-15重量％，更优选约为1-10重量％，更优选约为1-5重量％。
如果需要的话，所述组合物还可以包含大量任选的组分。合适的任选的组分的例子包括选自表面活性剂和助粘剂的组分。在一个实施方式中，优选所述组合物基本不含(即含量约小于0.1重量％，优选约为0重量％)任何催化剂。催化剂包括光致酸生成剂(photoacid generator)和任何其它能够通过加热或曝光而引发聚合或交联的试剂。因此，所述组合物优选是非光敏性的(即当所述组合物对大约1J/cm2的辐射曝光的时候，不能在层中形成图案)。
以上所有这些组分都分散或溶解在溶剂体系中。用于所述硬掩模组合物中的溶剂体系的沸点应约为100-300℃，优选约为120-200℃。以所述硬掩模组合物的总重量为100重量％计，所述溶剂体系的用量应约为70-98重量％，优选约为80-95重量％。优选的溶剂体系是有机的，包括选自以下的溶剂：丙二醇丙基醚，甲基异戊基酮，二(乙二醇)二甲基醚，3-乙氧基丙酸乙酯，丙二醇单甲基醚乙酸酯，乳酸乙酯，环己酮，以及它们的混合物。
在图1中显示了本发明的方法，在图1A中提供了基片10。基片10可以是任何常规的微电子基片，包括选自以下的那些：硅，氧化硅，氮化硅，氮氧化硅，铝，钨，硅化钨，砷化镓，锗，钽，亚硝酸钽和SiGe。基片10具有上表面12和下表面14，在所示的实施方式中，具有与下表面14相邻的蚀刻停止层16。
将例如上述的硬掩模组合物施涂于基片10的上表面12，形成具有上表面20的硬掩模层18。所述组合物可以通过任何已知的施涂方法施涂，优选的施涂方法是在大约1000-3000rpm的转速下旋涂所述组合物，优选转速约为1,500-2,500rpm，旋涂持续时间约为10-90秒，优选约为20-60秒。另外，尽管图1A所示的实施方式显示了层18被直接施涂在基片10的上表面12上，但是应当理解，可以在基片10和层18之间引入任意数量的任选的中间层(例如抗反射层，低k介电层，氮化硅层，碳膜)，将层18施涂在最上方的中间层上。
然后可以对层18进行任选的施涂后烘焙操作，以除去溶剂。施涂后烘焙操作通常在大约80-160℃的温度下，更优选在大约100-140℃的温度下，进行大约10-60秒，更优选大约20-40秒。然后对层18进行固化烘焙，通常固化烘焙在大约160-200℃的温度下，更优选约175-185℃的温度下，进行大约30-90秒，更优选大约40-60秒。
在此固化烘焙过程中，硬掩模层18中的组分互相反应，形成固化层。在上述组合物用作硬掩模组合物的实施方式中，组分之间将发生化学反应，形成选自以下的键：
Figure BSA00000651067400061
以及它们的混合物，其中M和R的定义与上文相同。认为交联剂不会与式(I)的化合物反应，而是交联剂会发生自交联，还可能与化合物(II)反应，占据由(III)和(IV)形成的“矩阵(matrix)”内的空间。
通常固化的层18的厚度约为20-120纳米，更优选约为30-70纳米。在对层18进行配制以提供抗反射性质的实施方式中，固化的层在大约400-10纳米的波长下的k值至少约为0.1，优选约为0.2-0.6。固化的层在大约400-10纳米的波长下的n值至少约为1.0，优选约为1.5-2.0。
固化的层18基本不溶于常规的光刻胶溶剂。因此，当进行剥落测试的时候，层14的剥落百分数约小于5％，优选约小于1％，更优选约为0％。剥落测试包括首先测定固化的层的厚度(取五个不同的位置的测量值的平均值)。这是初始平均膜厚度。接下来，溶剂(例如乳酸乙酯，PGME，PGMEA)在固化的膜上捣拌约20秒，然后在大约2,000-3,500rpm的转速下离心干燥约20-30秒以除去溶剂。使用椭圆光度法在晶片上五个不同的点测量厚度，得到这些测量值的平均值。这是平均最终膜厚度。
剥落的量是初始平均膜厚度与最终平均膜厚度之间的差值。剥落百分数为：
层18固化之后，将成像层或光刻胶(即光敏性)组合物施涂在层18的上表面20上，形成具有上表面24的成像层22。所述光刻胶组合物可以是任何市售的光刻胶，可以根据所用的波长进行选择。光刻胶通常通过旋涂法施涂(例如在大约1,500-2,500rpm的转速下施涂约60秒)，但是可以采用任何已知的施涂方法。然后对层22进行烘焙，通常在大约80-120℃的温度下进行烘焙。这些条件仅仅是示例性的转速、旋涂时间、烘焙温度和烘焙时间。本领域普通技术人员可以选择这些变量，以及/或者可以遵循光刻胶组合物生产商的建议。
所述成像层22在烘焙之后的厚度通常约小于250纳米，优选约小于100纳米，更优选约小于50纳米，更优选约为20-40纳米。另外，尽管图1A所示的实施方式显示了将成像层22直接施涂在硬掩模层18的上表面20上，但是应当理解，在成像层22和硬掩模层18之间可以存在任意数量的上文列出的任选的中间层，成像层22被施涂在最上方的中间层上面。
掩模(未显示)被设置在成像层22的表面24上面，将具有所需波长的光射向掩模，所述掩模具有开口，所述开口设计用来使得光从中通过，与成像层22的表面24相接触。本领域技术人员能够很容易地理解，开口的设置是基于在成像层22、硬掩模层18、以及最终在基片表面12中形成的所需图案而设计的。本发明的方法可以使用波长约为400-10纳米的紫外光，但是最优选波长为13.5纳米，157纳米，193纳米，248纳米和365纳米。
当曝光的时候，成像层22的曝光的部分发生反应，使得这些部分变得可溶于显影剂。较佳的是，硬掩模层18在曝光之前就可溶于显影剂，在曝光之后仍保持可溶于显影剂。在本文中，″可溶于显影剂″表示与常规的水性显影剂、例如氢氧化四甲铵和KOH显影剂接触的部分基本上可以被这些显影剂除去。在与氢氧化四甲铵(TMAH，通常为0.26N)和/或KOH(通常30-40％)之类的碱显影剂接触40秒之后，至少约95％，优选至少约99％，更优选约100％的所述部分被这些显影剂除去。
因此，在曝光之后，成像层22和硬掩模层18与TMAH或KOH显影剂之类的显影剂接触。根据特定工艺所需除去硬掩模层18的程度(包括在成像层22剩余部分下方的部分横向除去硬掩模层18)，所述显影剂接触步骤可以通过常规的方法(例如浸渍，捣拌，喷涂)进行不同的时间。一般来说，显影剂接触进行约20-60秒，更优选约35-45秒。在此接触过程中，显影剂会除去成像层22的曝光部分，以及这些曝光部分下面的硬掩蔽层18的部分，留下开口26。开口26可以是孔、沟槽、间隔等，最终将被转移到基片10上。使用TMAH和KOH显影剂之类的显影剂，以大约0.5-10纳米/秒的速率，更优选约1-3纳米/秒的速率，除去硬掩模层18。
接触显影剂之后，T形结构28保留在基片10的表面12上，或者位于表面12上的任意的中间层之上。之所以形成T形结构28是因为硬掩模层18是可溶于显影剂的，在成像层22的未曝光区域会出现层18的横向蚀刻，随着显影剂接触时间的延长，蚀刻的量增加。
T形结构28包括直立的腿部30和大体水平的区段32。腿部30的化学成分与烘焙之后的硬掩模层18相同，包括由相背的垂直侧壁38a、38b相连的上部34和下部36。侧壁38a，38b基本上互相平行，也大体上垂直于基片表面12，在表面12上可以存在下部部分36接触表面12，或者在表面12上可以存在任意的中间层。也即是说，垂直侧壁38a或38b和基片表面12形成的角″A″约为70°至110°，更优选约为80°至100°，更优选约为85°至95°。
区段32的化学成分与烘焙后的成像层22相同，包括相应的上表面40a和下表面40b，以及端壁42a，42b。上表面40a和下表面40b大体上互相平行，且平行于表面12，而端壁42a、42b大体上互相平行且平行于侧壁38a，38b，同时还大体上垂直于表面12。区段32的下表面40b与腿部30的上部部分34相邻。
如图1B所示，腿部30具有从垂直侧壁38a、38b之间最远距离位置测得的宽度″W ″。较佳的是，该方法能够通过如上所述调节显影时间，从而控制“W”，使得“W”较小，同时不会在蚀刻过程中或其它操作过程中对腿部30的总高度造成任何损失。本发明的方法可以得到约小于70纳米的“W”，优选约小于50纳米，更优选约小于40纳米。
区段32具有长度″L″，即沿基本平行于“W”的平面的最大的距离。在一些应用中，″W″近似等于″L″。然而，在优选的实施方式中，″W″小于″L″。在这些实施方式中，″W″等于或小于“L”的80％，更优选约为“L”的40-60％。另外，如图1B所示，T形结构28具有总高度″H″，其定义为从基片表面12到区段32的上表面40a之间的最大距离。优选″H″/″W″约为2-5，更优选约为3-4。因此，线宽的减小超过用成像层22完成的线宽，得到了优于现有技术的显著的优点。
如图1C所示，通常用有机溶剂(例如市售的边缘珠粒去除剂或预浸润溶剂)除去剩余的成像层22(区段32的形式)，留下图案化的层44。参见图1D，通过常规的方法(例如蚀刻)将图案化的层44的图案转移到基片10上，形成图案化的基片46。所述硬掩模层18(腿部30的形式)具有极低的蚀刻速率，蚀刻速率远小于对基片的蚀刻速率。也即是说，硬掩模层18的蚀刻速率约小于常规基片10(例如硅基片、金属基片、聚合物膜)的蚀刻速率的1/3，优选约小于1/10，更优选约小于1/25，更优选约为后者的1/40至1/100。对于常规的蚀刻剂，包括HBr、氯和氧蚀刻剂来说，确是如此。图1D中所示的结构可以用于进一步的制造步骤，例如金属化。
较佳的是，本发明还可以采用双重图案化法，从而将所得到的分辨率提高两倍或更多倍。该方法示于图2，在用于类似材料的所有实施方式中使用相同的编号。图2A与图1C相同，显示了可以将图1C所示的结构用作双重图案化法的一部分，而不是用于图1所示的方法。也即是说，图1C/2A的结构已经经过涂覆、光刻和显影，现在可以再次进行涂覆、光刻和显影，以进一步产生图案。下面来看图2B，腿部30首先优选进行硬化烘焙。该硬化烘焙操作优选在至少大约210℃、更优选约220-280℃的温度下进行约30-90秒，更优选约30-60秒。还可用光照代替烘焙进行硬化，或者在烘焙之外还进行光照，从而使之硬化。
接下来，施涂硬掩模组合物，形成具有上表面50的第二硬掩模层48。因为层18发生固化，然后腿部30被硬化，因此可以在保持之前形成的腿部30完好的情况下实施第二涂覆步骤。组合物施涂步骤可以类似于图1所示的步骤。另外，人们通常使用与图1的实施方式相同的硬掩模组合物，但是并不要求如此，如果需要的话，可以使用不同的组合物。可以采用与上文所述相同的烘焙条件，可以得到类似的厚度和蚀刻速率。还可以如上所述在上表面50上形成成像层或光刻胶层22。
在图2C，将具有本文所述形成的所需图案的掩模(未显示)设置在成像层22的表面24上，重复上文所述的曝光操作。又一次在成像层22中形成了曝光的部分，然后使其与显影剂接触，以除去层22的曝光后的部分以及这些曝光后的部分下方的硬掩模层18的部分，留下开口52。这些开口52可以是孔、凹槽或间隔。形成了相同的T形结构28，其具有与上文所述相同的结构特征和性质。然后例如使用有机溶剂再次除去区段32，留下图2D所示的结构。图2D中所示的留在基片表面12上的凸起的部分或腿部30(与图1所述的腿部30类似)通常被称为线或凸起特征。孔、凹槽、间隔、线和凸起特征的图案最终将被转移到基片10。
上述涂覆、烘焙、曝光、显影和成像层去除步骤可以根据需要重复任意多次，从而在基片表面12中形成特定的图案。对图2C的结构进行上文所述剩余步骤的操作，从而将图案转移到基片10。然后对图案化的基片进行进一步的制造步骤(例如金属化)。
实施例
以下实施例描述了根据本发明的优选方法。然而应理解，这些实施例是阐述性的，不应视作对本发明整体范围的限制。
实施例1
可溶于显影剂的硬掩模制剂I
该制剂的组分列于表1。按照以下的顺序，在搅拌条件下将原料混合起来：
Figure BSA00000651067400101
BTP，乙酰乙酸乙酯，溶剂，
Figure BSA00000651067400102
1303LF；以及2-氰基-3-(4-羟基苯基)-丙烯酸乙酯。该混合物通过0.1微米的薄膜过滤，以除去颗粒。最终的制剂以2000rpm的转速向硅晶片旋涂40秒，然后进行如下两步烘焙：在120℃烘焙30秒，然后在180℃烘焙60秒，制得70纳米±5纳米的膜。将所述膜以5纳米/秒±1纳米/秒的速率溶解在0.26-N的TMAH中。膜在193纳米的折射率(即n值)为1.6±0.05，在248纳米的折射率为1.8±0.05，在365纳米的折射率为1.7±0.05。膜在193纳米的消光系数(即k值)为0.44±0.05，在248纳米的消光系数为0.42±0.05，在365纳米的消光系数为0.40±0.05。
表1：硬掩模制剂I
Figure BSA00000651067400103
^以组合物中所有组分的总重量为100重量％计。
实施例2
与KrF光刻胶结合使用的显影剂裁切的硬掩模
将实施例1制得的可溶于显影剂的硬掩模组合物旋涂在200毫米的硅晶片上。所述硬掩模层在热表面上，在205℃的温度下热固化60秒。所述热固化的可溶于显影剂的热掩模层的厚度为70纳米。用乳酸乙酯将市售的KrF光刻胶(UV210，购自罗门哈斯公司(Rohm&Haas))稀释至初始固体含量的六分之一(1/6)。通过旋涂法将稀释的光刻胶施涂在硬掩模层上，形成厚度为50纳米的光刻胶膜。包括所有的膜的晶片在130℃烘焙60秒，作为施涂后烘焙(PAB)。然后晶片在SVGL/ASML Microscan III(0.6NA)上，对248纳米的波长曝光。曝光后烘焙(PEB)在130℃进行90秒。晶片使用0.26N的氢氧化四甲铵(TMAH)显影60秒。图3显示了所得的线条图案。硬研磨的线条图案的宽度为42纳米。
实施例3
与ArF光刻胶结合使用的显影剂裁切的硬掩模
将实施例1制得的可溶于显影剂的硬掩模组合物旋涂在200毫米的硅晶片上。该硬掩模在热表面上，在205℃热固化60秒，该热固化的可溶于显影剂的硬掩模膜的厚度为40纳米。通过旋涂法将市售的ArF光刻胶(TArF-Sa-103，购自TOK)施涂在硬掩模上，形成厚度为250纳米的膜。包括所有的膜的晶片在110℃烘焙60秒，作为施涂后烘焙(PAB)。然后晶片在ASML PASS5500/1100扫描仪上(0.75NA和0.89/0.65∑)在193纳米的波长下曝光。在110℃进行60秒的PEB。晶片使用0.26N的氢氧化四甲铵(TMAH)显影60秒。图4显示了所得的线条图案。所得的硬掩模的线条图案的宽度为66纳米。
实施例4
可溶于显影剂的硬掩模制剂II
该制剂的组分列于表II。按照以下的顺序，在搅拌条件下将原料混合起来：溶剂；AA-105，
Figure BSA00000651067400112
1135；以及2-氰基-3-(4-羟基苯基)-丙烯酸乙酯。该混合物通过0.1微米的薄膜过滤，以除去颗粒。最终的制剂以2000rpm的转速向硅晶片旋涂40秒，然后进行如下两步烘焙：在120℃烘焙30秒，然后在180℃烘焙60秒，制得40纳米±5纳米的膜。膜以3纳米/秒±1纳米/秒的速率溶解于0.26N的TMAH中。膜在193纳米的折射率为1.6±0.05，在248纳米的折射率为1.8±0.05，在365纳米的折射率为1.7±0.05。膜在193纳米的消光系数为0.39±0.05，在248纳米的消光系数为0.37±0.05，在365纳米的消光系数为0.48±0.05。
表II硬掩模制剂II
Figure BSA00000651067400121
^以组合物中所有组分的总重量为100重量％计。
将硬掩模制剂II旋涂在200-毫米的硅晶片上，所述膜在热表面上，在120℃热固化40秒，然后在180℃热固化60秒。热固化的可溶于显影剂的硬掩模是40纳米厚的膜。通过旋涂法将市售的ArF光刻胶(TAI6016，购自TOK)施涂在硬掩模上，形成厚度为120纳米的膜。包括所有的膜的晶片在120℃烘焙60秒，作为施涂后烘焙(PAB)。然后晶片在ASML PASS5500/1100扫描仪上(0.75NA和0.89/0.59∑)在193纳米的波长下曝光。在110℃进行60秒的PEB。晶片使用0.26N的氢氧化四甲铵(TMAH)显影60秒。图5显示了所得的线条图案。该实施例的条件不像实施例2和3那样是最优化的，说明可以通过最优化获得改进。
实施例5
可溶于显影剂的硬掩模制剂III
该制剂的组分列于表III。按照以下的顺序，在搅拌条件下将原料混合起来：溶剂；AA-105，
Figure BSA00000651067400123
1135；以及2-氰基-3-(4-羟基苯基)-丙烯酸乙酯。该混合物通过0.1微米的薄膜过滤，以除去颗粒。最终的制剂以2000rpm的转速向硅晶片旋涂40秒，然后进行如下两步烘焙：在120℃烘焙30秒，然后在180℃烘焙60秒，制得40纳米±5纳米的膜。膜以2纳米/秒±1纳米/秒的速率溶解于0.26N的TMAH中。膜在193纳米的折射率为1.6±0.05，在248纳米的折射率为1.8±0.05。膜在193纳米的消光系数为0.45±0.05，在248纳米的消光系数为0.44±0.05。
表III：硬掩模制剂III
Figure BSA00000651067400131
^以组合物中所有组分的总重量为100重量％计。
将硬掩模制剂旋涂在200-毫米的硅晶片上，所述硬掩模膜在热表面上，在120℃热固化40秒，然后在170℃热固化60秒。热固化的可溶于显影剂的硬掩模是40纳米厚的膜。通过旋涂法将市售的ArF光刻胶(TAI6016)施涂在硬掩模上，形成厚度为120纳米的膜。包括所有的膜的晶片在120℃烘焙60秒，作为施涂后烘焙(PAB)。然后晶片在ASML PASS5500/1100扫描仪上(0.75NA和0.89/0.59∑)在193纳米的波长下曝光。在110℃进行60秒的PEB。晶片使用0.26N的氢氧化四甲铵(TMAH)显影60秒。图6显示了所得的线条图案。该实施例的条件不像实施例2和3那样是最优化的，说明可以通过最优化获得改进。
实施例6
可溶于显影剂的硬掩模制剂IV
该制剂的组分列于表IV。按照以下的顺序，在搅拌条件下将原料混合起来：溶剂；
Figure BSA00000651067400132
AA-105，以及2-氰基-3-(4-羟基苯基)-丙烯酸乙基酯。该混合物通过0.1微米的薄膜过滤，以除去颗粒。最终的制剂以2000rpm的转速向硅晶片旋涂40秒，然后进行如下两步烘焙：在120℃烘焙30秒，然后在180℃烘焙60秒，制得40纳米±5纳米的膜。膜以2纳米/秒±1纳米/秒的速率溶解于0.26N的TMAH中。膜在193纳米的折射率为1.6±0.05，在248纳米的折射率为1.8±0.05。膜在193纳米的消光系数为0.49±0.05，在248纳米的消光系数为0.49±0.05。
表IV.硬掩模制剂IV
^以组合物中所有组分的总重量为100重量％计。
实施例7
可溶于显影剂的硬掩模制剂V
该制剂的组分列于表V。在装有冷却装置的反应器中将
Figure BSA00000651067400141
BTP和2，4-戊二酮混合起来，形成中间体。在此放热反应过程中，反应器的温度保持在室温。该中间体首先与溶剂混合，然后在搅拌的条件下加入剩余的组分。该混合物通过0.1微米的薄膜过滤，以除去颗粒。最终的制剂以2000rpm的转速向硅晶片旋涂40秒，然后进行如下两步烘焙：在120℃烘焙30秒，然后在180。烘焙60秒，制得77纳米±5纳米的硬掩模膜。膜以4纳米/秒±1纳米/秒的速率溶解于0.26N的TMAH中。膜在193纳米的折射率为1.6±0.05，在248纳米的折射率为1.8±0.05，在365纳米的折射率为1.7±0.05。膜在193纳米的消光系数为0.39±0.05，在248纳米的消光系数为0.38±0.05，在365纳米的消光系数为0.41±0.05。
表V：硬掩模制剂V
Figure BSA00000651067400142
^以组合物中所有组分的总重量为100重量％计。
将硬掩模制剂旋涂在200毫米的硅晶片上，所述硬掩模膜在热表面上，在120℃热固化40秒，然后在180℃热固化60秒。热固化的可溶于显影剂的硬掩模是40纳米厚的膜。通过旋涂法将市售的ArF光刻胶(TAI6016)施涂在硬掩模上，形成厚度为120纳米的膜。包括所有的膜的晶片在120℃烘焙60秒，作为施涂后烘焙(PAB)。然后晶片在ASML PASS5500/1100扫描仪上(0.75NA和0.89/0.59∑)在193纳米的波长下曝光。在110℃进行60秒的PEB。晶片使用0.26N的氢氧化四甲铵(TMAH)显影60秒。图7显示了所得的线条图案。

Claims (13)

1.一种微电子结构，该结构包括：
具有表面的微电子基片，所述基片具有蚀刻速率；以及
位于所述基片表面上、或者位于所述基片表面上的中间层上的T形结构，所述T形结构包括：
直立的腿部，其包括具有蚀刻速率的硬掩模；所述腿部具有通过相背的垂直侧壁相连的上部部分和下部部分，所述垂直侧壁大体上与所述基片表面垂直，所述下部部分与所述基片表面或者中间层相接触，所述腿部具有在所述垂直侧壁之间测得的最大距离：宽度“W”；所述水平区段具有长度“L”，其为沿大体平行于“W”的平面的最大距离，″W″约等于或小于“L”的80％；以及
大体水平的区段，该区段包括成像层，具有以下特性：
与所述上部部分相邻，或者与所述上部部分上的中间层相邻；并且大体上垂直于所述垂直侧壁，所述硬掩模蚀刻速率小于所述基片蚀刻速率的约1/3。
2.如权利要求1所述的结构，其特征在于：
所述水平区段具有上表面；
所述T形结构具有定义为从所述基片表面到所述上表面的最大距离的高度″H″；
所述腿部具有定义为所述垂直侧壁之间的最大距离的宽度“W”；
“H”/“W”约为2-5。
3.如权利要求1所述的结构，其特征在于，所述垂直侧壁和基片表面形成约80-100°的角度。
4.如权利要求1所述的结构，其特征在于，所述硬掩模包含选自以下的结构：
Figure FSA00000651067300021
以及它们的混合物，其中：M选自Ti和Zr；各个R独立地选自氢和烷基。
5.如权利要求1所述的结构，其特征在于，所述微电子结构选自：硅，氧化硅，氮化硅，氮氧化硅，铝，钨，硅化钨，砷化镓，锗，钽，亚硝酸钽和SiGe。
6.一种微电子结构，该结构包括：
具有表面的微电子基片，和
位于所述基片表面上、或者位于所述基片表面上的中间层上的T形结构，所述T形结构包括：
直立的腿部，所述腿部包括被相背的垂直侧壁相连的上部部分和下部部分，所述下部部分与所述基片表面或者所述中间层接触，所述垂直侧壁和基片表面形成约80-100°的角度，所述腿部具有定义为所述垂直侧壁之间的最大距离的宽度“W”；以及
具有上表面的大体水平的区段，其具有以下性质：
与所述上部部分相邻，或者与所述上部部分上的中间层相邻；
并且
大体垂直于所述垂直侧壁，所述T形结构具有定义为从所述基片表面到所述上表面的最大距离的高度″H″，其中，“H”/“W”约为2-5。
7.如权利要求6所述的结构，其特征在于，所述直立的腿部包含选自以下的结构：
Figure FSA00000651067300031
以及它们的混合物，其中：M选自Ti和Zr；各个R独立地选自氢和烷基。
8.如权利要求6所述的结构，其特征在于，所述微电子结构选自：硅，氧化硅，氮化硅，氮氧化硅，铝，钨，硅化钨，砷化镓，锗，钽，亚硝酸钽和SiGe。
9.如权利要求6所述的结构，其特征在于，所述腿部具有在所述垂直侧壁之间测得的最大距离：宽度“W”；所述水平区段具有长度“L”，其为沿大体平行于“W”的平面的最大距离，″W″约等于或小于“L”的80％。
10.一种形成微电子结构的方法，该方法包括：
提供具有表面的微电子基片，所述表面上任选地包括一层或多层中间层，所述基片具有蚀刻速率；
将硬掩模组合物施涂于所述基片表面，或者施涂于所述基片表面上的中间层，从而在其上形成硬掩模层，所述硬掩模层具有蚀刻速率，所述硬掩模的蚀刻速率小于所述基片蚀刻速率的约1/3；
任选地在所述硬掩模层上形成一层或多层的中间层；
在所述硬掩模层上、或者在所述硬掩模上的中间层上，形成成像层；
使得所述成像层曝光，形成所述成像层的曝光部分；
在曝光之后，对所述成像层进行显影，从而除去所述曝光部分、以及与所述曝光部分相邻的所述硬掩模层的部分，所述显影步骤在所述基片表面上、或者在所述基片表面上的中间层上形成T形的结构，所述T形结构包括：
直立的腿部，所述腿部包括被相背的垂直侧壁相连的上部部分和
下部部分，所述垂直侧壁大体垂直于所述基片表面，所述下部部分与所
述基片表面或者所述中间层相接触，所述腿部具有在所述垂直侧壁之
间测得的最大距离：宽度“W”；所述水平区段具有长度“L”，其为
沿大体平行于“W”的平面的最大距离，″W″约等于或小于“L”的80％；
以及
大体水平的区段，其具有以下性质：
与所述上部部分相邻，或者与所述上部部分上的中间层相邻；并且
大体垂直于所述垂直侧壁。
11.一种形成微电子结构的方法，该方法包括：
提供微电子基片，所述基片具有表面，所述表面上任选地包括一个或多个中间层；
将硬掩模组合物施涂于所述基片表面上、或者所述基片表面上的中间层上，在其上形成硬掩模层；
任选地在所述硬掩模层上形成一层或多层的中间层；
在所述硬掩模层上、或者在所述硬掩模上的中间层上，形成成像层；
使得所述成像层曝光，在所述成像层中形成曝光部分；
在曝光之后，对所述成像层进行显影，从而除去所述曝光部分、以及与所述曝光部分相邻的所述硬掩模层的部分，所述显影步骤在所述基片表面上、或者在所述基片表面上的中间层上形成T形的结构，所述T形结构包括：
直立的腿部，所述腿部包括被相背的垂直侧壁相连的上部部分和下部部分，所述垂直侧壁大体垂直于所述基片表面，所述下部部分与所述基片表面或者所述中间层接触，所述垂直侧壁和基片表面形成约80-100°的角度，所述腿部具有定义为所述垂直侧壁之间的最大距离的宽度“W”；以及
具有上表面的大体水平的区段，其具有以下性质：
与所述上部部分相邻，或者与所述上部部分上的中间层相邻；并且
大体垂垂于所述垂直侧壁，所述T形结构具有定义为从所述基片表面到所述上表面的最大距离的高度″H″，其中，“H”/“W”约为2-5。
12.一种微电子结构，该结构包括：
具有表面的微电子基片，和
位于所述基片表面上、或者位于所述基片表面上的中间层上的T形结构，所述T形结构包括：
由权利要求1所述组合物形成的直立的腿部，所述腿部包括被相背的垂直侧壁相连的上部部分和下部部分，所述下部部分与所述基片表面或者所述中间层接触，所述垂直侧壁和基片表面形成约80-100°的角度；以及
大体水平的区段，其具有以下性质：
与所述上部部分相邻，或者与所述上部部分上的中间层相邻；
并且
大体垂直于所述垂直侧壁，所述腿部具有在所述垂直侧壁之间测得的最大距离：宽度“W”；所述水平区段具有长度“L”，其为沿大体平行于“W”的平面的最大距离，″W″约等于或小于“L”的80％。
13.一种微电子结构，该结构包括：
具有表面的微电子基片，和
位于所述基片表面上、或者位于所述基片表面上的中间层上的T形结构，所述T形结构包括：
包含权利要求1所述一材料的直立的腿部，所述腿部包括被相背的垂直侧壁相连的上部部分和下部部分，所述下部部分与所述基片表面或者所述中间层接触，所述垂直侧壁和基片表面形成约80-100°的角度；以及
包含另一材料的大体水平的区段，其具有以下性质：
与所述上部部分相邻，或者与所述上部部分上的中间层相邻；并且
大体垂直于所述垂直侧壁，所述腿部具有在所述垂直侧壁之间测得的最大距离：宽度“W”；所述水平区段具有长度“L”，其为沿大体平行于“W”的平面的最大距离，″W″约等于或小于“L”的80％；且所述一材料不同于所述另一材料。
CN201110460797.XA 2006-09-25 2007-09-21 用显影剂-裁切的硬掩模形成光刻结构的方法 Active CN102520586B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US82687506P 2006-09-25 2006-09-25
US60/826,875 2006-09-25
US11/858,546 2007-09-20
US11/858,546 US8168372B2 (en) 2006-09-25 2007-09-20 Method of creating photolithographic structures with developer-trimmed hard mask

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800352901A Division CN101517485A (zh) 2006-09-25 2007-09-21 用显影剂-裁切的硬掩模形成光刻结构的方法

Publications (2)

Publication Number Publication Date
CN102520586A true CN102520586A (zh) 2012-06-27
CN102520586B CN102520586B (zh) 2014-09-03

Family

ID=39225413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110460797.XA Active CN102520586B (zh) 2006-09-25 2007-09-21 用显影剂-裁切的硬掩模形成光刻结构的方法

Country Status (7)

Country Link
US (1) US8168372B2 (zh)
EP (1) EP2089770B1 (zh)
JP (2) JP5232155B2 (zh)
KR (3) KR101584927B1 (zh)
CN (1) CN102520586B (zh)
TW (1) TWI440972B (zh)
WO (1) WO2008039705A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2245512B1 (en) * 2008-01-29 2019-09-11 Brewer Science, Inc. On-track process for patterning hardmask by multiple dark field exposures
DE112009000979B4 (de) * 2008-04-23 2014-12-11 Brewer Science, Inc. Photoempfindliche Hartmaske für die Mikrolithographie
US8357617B2 (en) * 2008-08-22 2013-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of patterning a metal gate of semiconductor device
US9640396B2 (en) 2009-01-07 2017-05-02 Brewer Science Inc. Spin-on spacer materials for double- and triple-patterning lithography
CN101826457B (zh) * 2009-03-02 2012-03-07 中芯国际集成电路制造(上海)有限公司 栅极及mos晶体管的制作方法
KR101311585B1 (ko) * 2010-11-16 2013-09-26 고려대학교 산학협력단 초소수성 표면의 제조방법 및 이로 제조된 초소수성 표면
US9960038B2 (en) 2010-12-27 2018-05-01 Brewer Science, Inc. Processes to pattern small features for advanced patterning needs
US8568958B2 (en) * 2011-06-21 2013-10-29 Az Electronic Materials Usa Corp. Underlayer composition and process thereof
US8647809B2 (en) * 2011-07-07 2014-02-11 Brewer Science Inc. Metal-oxide films from small molecules for lithographic applications
JP5889568B2 (ja) 2011-08-11 2016-03-22 メルク、パテント、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツングＭｅｒｃｋ Ｐａｔｅｎｔ ＧｍｂＨ 酸化タングステン膜形成用組成物およびそれを用いた酸化タングステン膜の製造法
US8541296B2 (en) * 2011-09-01 2013-09-24 The Institute of Microelectronics Chinese Academy of Science Method of manufacturing dummy gates in gate last process
CN102983073B (zh) * 2011-09-05 2015-12-09 中国科学院微电子研究所 小尺寸鳍形结构的制造方法
US9315636B2 (en) 2012-12-07 2016-04-19 Az Electronic Materials (Luxembourg) S.A.R.L. Stable metal compounds, their compositions and methods
US9102901B2 (en) * 2012-12-20 2015-08-11 Rohm And Haas Electronic Materials Llc Methods and compositions for removal of metal hardmasks
KR101674989B1 (ko) * 2013-05-21 2016-11-22 제일모직 주식회사 레지스트 하층막용 조성물, 이를 사용한 패턴 형성 방법 및 상기 패턴을 포함하는 반도체 집적회로 디바이스
US9201305B2 (en) 2013-06-28 2015-12-01 Az Electronic Materials (Luxembourg) S.A.R.L. Spin-on compositions of soluble metal oxide carboxylates and methods of their use
US9296922B2 (en) 2013-08-30 2016-03-29 Az Electronic Materials (Luxembourg) S.A.R.L. Stable metal compounds as hardmasks and filling materials, their compositions and methods of use
KR102351281B1 (ko) * 2013-09-11 2022-01-14 제이에스알 가부시끼가이샤 다층 레지스트 프로세스용 무기 막 형성 조성물 및 패턴 형성 방법
US9409793B2 (en) 2014-01-14 2016-08-09 Az Electronic Materials (Luxembourg) S.A.R.L. Spin coatable metallic hard mask compositions and processes thereof
JP6413333B2 (ja) * 2014-05-13 2018-10-31 Jsr株式会社 パターン形成方法
US9499698B2 (en) 2015-02-11 2016-11-22 Az Electronic Materials (Luxembourg)S.A.R.L. Metal hardmask composition and processes for forming fine patterns on semiconductor substrates
KR102399362B1 (ko) 2017-09-06 2022-05-18 메르크 파텐트 게엠베하 하드 마스크로서 유용한 스핀-온 무기 산화물 함유 조성물 및 개선된 열적 안정성을 지닌 충전 재료
WO2022186231A1 (ja) * 2021-03-03 2022-09-09 日産化学株式会社 ベンジリデンシアノ酢酸エステル基を有するレジスト下層膜形成組成物

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001071452A (ja) * 1999-07-05 2001-03-21 Fuji Photo Film Co Ltd 平版印刷版用原版及びそれを用いた平版印刷版の製版方法
US20050074699A1 (en) * 2003-06-11 2005-04-07 Sun Sam X. Wet developable hard mask in conjunction with thin photoresist for micro photolithography
CN1666146A (zh) * 2002-06-25 2005-09-07 部鲁尔科学公司 用于微电子应用的显影剂可溶的金属醇盐涂层
US20080057445A1 (en) * 2006-08-31 2008-03-06 Brueck Steven R J Self-aligned spatial frequency doubling

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58127326A (ja) * 1982-01-26 1983-07-29 Toshiba Corp 半導体装置の製造方法
DE3377539D1 (en) 1982-04-22 1988-09-01 Du Pont Overcoated photohardenable element having surface protuberances
JP2919004B2 (ja) * 1990-07-12 1999-07-12 沖電気工業株式会社 パターン形成方法
US6284613B1 (en) * 1999-11-05 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Method for forming a T-gate for better salicidation
US6630785B1 (en) * 2000-05-30 2003-10-07 Ritdisplay Corporation Surface treatment process for fabricating a panel of an organic light emitting device
US7008832B1 (en) * 2000-07-20 2006-03-07 Advanced Micro Devices, Inc. Damascene process for a T-shaped gate electrode
AU8500701A (en) 2000-08-17 2002-02-25 Shipley Co Llc Etch resistant antireflective coating compositions
US6509253B1 (en) * 2001-02-16 2003-01-21 Advanced Micro Devices, Inc. T-shaped gate electrode for reduced resistance
DE10163557B4 (de) * 2001-12-21 2007-12-06 Forschungszentrum Jülich GmbH Transistorbasierter Sensor mit besonders ausgestalteter Gateelektrode zur hochempfindlichen Detektion von Analyten
US6872506B2 (en) * 2002-06-25 2005-03-29 Brewer Science Inc. Wet-developable anti-reflective compositions
KR100512171B1 (ko) * 2003-01-24 2005-09-02 삼성전자주식회사 하층 레지스트용 조성물
JP4069025B2 (ja) * 2003-06-18 2008-03-26 信越化学工業株式会社 レジスト下層膜材料ならびにパターン形成方法
US7223517B2 (en) * 2003-08-05 2007-05-29 International Business Machines Corporation Lithographic antireflective hardmask compositions and uses thereof
US7303855B2 (en) * 2003-10-03 2007-12-04 Shin-Etsu Chemical Co., Ltd. Photoresist undercoat-forming material and patterning process
US7064078B2 (en) * 2004-01-30 2006-06-20 Applied Materials Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme
US7122455B1 (en) * 2004-03-01 2006-10-17 Advanced Micro Devices, Inc. Patterning with rigid organic under-layer
US7271106B2 (en) * 2004-08-31 2007-09-18 Micron Technology, Inc. Critical dimension control for integrated circuits
JP4347209B2 (ja) * 2004-12-13 2009-10-21 東京応化工業株式会社 レジストパターンの形成方法
KR100674967B1 (ko) * 2005-04-06 2007-01-26 삼성전자주식회사 더블 패터닝 방식을 이용한 미세 피치를 갖는 포토레지스트패턴 형성방법
US20070212649A1 (en) * 2006-03-07 2007-09-13 Asml Netherlands B.V. Method and system for enhanced lithographic patterning

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001071452A (ja) * 1999-07-05 2001-03-21 Fuji Photo Film Co Ltd 平版印刷版用原版及びそれを用いた平版印刷版の製版方法
CN1666146A (zh) * 2002-06-25 2005-09-07 部鲁尔科学公司 用于微电子应用的显影剂可溶的金属醇盐涂层
US20050074699A1 (en) * 2003-06-11 2005-04-07 Sun Sam X. Wet developable hard mask in conjunction with thin photoresist for micro photolithography
US20080057445A1 (en) * 2006-08-31 2008-03-06 Brueck Steven R J Self-aligned spatial frequency doubling

Also Published As

Publication number Publication date
US20080076064A1 (en) 2008-03-27
KR20140119146A (ko) 2014-10-08
JP2012238026A (ja) 2012-12-06
WO2008039705A1 (en) 2008-04-03
EP2089770A4 (en) 2010-12-15
JP5374626B2 (ja) 2013-12-25
JP2010504561A (ja) 2010-02-12
KR20150067390A (ko) 2015-06-17
TW200832056A (en) 2008-08-01
KR101584927B1 (ko) 2016-01-14
TWI440972B (zh) 2014-06-11
EP2089770A1 (en) 2009-08-19
CN102520586B (zh) 2014-09-03
JP5232155B2 (ja) 2013-07-10
KR20090077790A (ko) 2009-07-15
US8168372B2 (en) 2012-05-01
KR101727842B1 (ko) 2017-04-17
EP2089770B1 (en) 2016-06-29

Similar Documents

Publication Publication Date Title
CN102520586B (zh) 用显影剂-裁切的硬掩模形成光刻结构的方法
TWI454844B (zh) 用於濕浸式微影之光阻組成物
KR101724384B1 (ko) 전자 장치를 형성하기 위한 조성물 및 방법
TWI514083B (zh) 用於低溫應用的離子性熱酸產生劑
TWI405788B (zh) 具有抗反射特性之硬質罩幕組成物及使用其將材料圖案化之方法
JP3440122B2 (ja) 反射防止膜およびこれを使用した半導体装置の製造方法
TW201111913A (en) Positive-working photoimageable bottom antireflective coating
WO2008150058A1 (en) Hardmask composition having antireflective properties and method of patterning material on substrate using the same
US20060269676A1 (en) Photoresist coating composition and method for forming fine contact of semiconductor device
TW200301847A (en) Positive-working photoimageable bottom antireflective coating
JP4057807B2 (ja) 微細レジストパターン形成方法
JP2006504807A (ja) 高度マイクロリソグラフィー用有機反射防止膜用組成物
JP2002156764A (ja) 微細レジストホールパターン形成方法
TW201935135A (zh) 包含鹼可溶樹脂及交聯劑的負型剝離光阻組成物及在基板上製造金屬膜圖案的方法
CN101517485A (zh) 用显影剂-裁切的硬掩模形成光刻结构的方法
KR100959190B1 (ko) 현상액에 용해 가능한 근자외선 바닥 반사방지막 조성물 및이를 이용한 패턴화된 재료 형성 방법
WO2008075860A1 (en) High etch resistant hardmask composition having antireflective properties, method for forming patterned material layer using the hardmask composition and semiconductor integrated circuit device produced using the method
TWI790553B (zh) 光阻劑組成物與製造半導體裝置的方法
US20230393478A1 (en) Underlayer composition and method of manufacturing a semiconductor device
US20240118618A1 (en) Method of manufacturing a semiconductor device
JP2008203625A (ja) 下層膜用組成物及び多層レジストパターン形成方法
JP2006003527A (ja) ポジ型レジスト及びこれを用いたパターン形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant