CN102511204A - 电子电路 - Google Patents

电子电路 Download PDF

Info

Publication number
CN102511204A
CN102511204A CN2010800340342A CN201080034034A CN102511204A CN 102511204 A CN102511204 A CN 102511204A CN 2010800340342 A CN2010800340342 A CN 2010800340342A CN 201080034034 A CN201080034034 A CN 201080034034A CN 102511204 A CN102511204 A CN 102511204A
Authority
CN
China
Prior art keywords
insulating barrier
integrated circuit
area
electric conducting
conducting material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800340342A
Other languages
English (en)
Other versions
CN102511204B (zh
Inventor
理查德·埃斯特兰德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ST Ericsson SA
Original Assignee
ST Ericsson SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ST Ericsson SA filed Critical ST Ericsson SA
Publication of CN102511204A publication Critical patent/CN102511204A/zh
Application granted granted Critical
Publication of CN102511204B publication Critical patent/CN102511204B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/0284—Paper, e.g. as reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明公开了电子电路(1、101)。所述电子电路包括第一和第二集成电路(10a、110a、10b、110b)以及印刷电路板(PCB)(15、115)。该PCB包括由具有不同耗散因子的聚合物基材料制成的电介质层(30a-30c、130)，所述材料根据不同实施例进行布置，以抑制噪声。

Description

电子电路
技术领域
本发明涉及包含印刷电路板的电子电路，该印刷电路板具有包括聚合物材料的绝缘层。
背景技术
电子电路可由电子部件例如集成电路(IC)、分立的有源部件(例如晶体管)、分立的无源部件(例如电容器，电阻器，电感器和/或二极管)和/或各种连接器等等构成。这些电子部件可以安装在印刷电路板(PCB)上，该印刷电路板通常由导电层和置于导电层之间的绝缘电介质层构成，所述导电层形成用于使电子部件点连接的导线。为了利于在导线中使用较高的信号频率(例如，对于具有较高比特率的串行比特数字信号)，通常希望使用具有较低耗散因子的电介质层。而且，在各个导电层中通常形成电源平面，用于提供不同供电电压，例如地电压(或0V)，以及一个或多个正电源电压和/或负电源电压。为了使不同的导电层彼此连接和/或使其连接至所述电子部件中的一个或多个，在PCB中通常布置穿过绝缘层中的过孔的所谓导电材料通孔。例如，为了降低电子电路的数字部件中的切换行为的影响，连接在不同供电电压之间(例如，在接地与正电源电压之间)的电容器通常设置在该电子电路中IC的电源端子附近，以便稳定供电电压电平。这样的电容器通常称为去耦电容器。
为了简化电子电路的生产，从而降低生产时间和/或成本，希望使要安装在PCB上的电子电路中的部件数量保持较低。
发明内容
本发明的一个目的在于促进相对简单地生产电子电路。
根据第一方面，提供了一种电子电路，该电子电路包括第一集成电路(IC)和第二集成电路，以及印刷电路板(PCB)。该PCB包括：由包含聚合物的第一电介质材料制成的第一绝缘层，以及由包含聚合物的第二电介质材料制成的第二绝缘层。而且，该PCB包括：包含导电材料的第一导电层，该导电材料在第一绝缘层的第一表面上形成第一平面，用于将第一电源电压提供给所述第一及第二集成电路。此外，该PCB包括：包含导电材料的第二导电层，该导电材料在第一绝缘层的、与所述第一表面相反的第二表面上形成第二平面，用于将第二电源电压提供给所述第一及第二集成电路。另外，该PCB还包括：包含导电材料的第三导电层，该导电材料在所述第二绝缘层的表面上形成一个或多个信号线，用于将电信号传递给所述第一和/或第二集成电路，和/或从所述第一和/或第二集成电路接收电信号。该PCB还包括：由导电材料制成的第一通孔，其连接至所述第一平面且穿过所述第一绝缘层，用于将所述第一电源电压提供给所述第一集成电路；以及由导电材料制成的第二通孔，其连接至所述第一平面且穿过所述第一绝缘层，用于将所述第一电源电压提供给所述第二集成电路。所述第一电介质材料具有比所述第二电介质材料更高的耗散因子。
第二电介质材料可包含环氧树脂。此外，第二电介质材料可包含加强纤维玻璃结构。第二电介质材料可是例如阻燃剂4(FR-4)。
第一电介质材料可包含合成树脂。此外，第一电介质材料可包含纸材料。第一电介质材料可例如是阻燃剂2(FR-2)。
根据第二方面，提供了一种电子电路，其包括：第一集成电路和第二集成电路，以及PCB。该PCB包括：包含聚合物的电介质绝缘层。此外，该PCB包括；包含导电材料的一个或多个导电层，用于将所述第一集成电路和第二集成电路电连接至其它电子部件。而且，该PCB包括：由导电材料制成的第一通孔，其穿过绝缘层，用于将第一集成电路连接至导电层之一；以及由导电材料制成的第二通孔，其穿过所述绝缘层，用于将所述第二集成电路连接至所述导电层之一。绝缘层具有彼此相邻的第一区域和第二区域。第一通孔和第二通孔穿过绝缘层的第一区域。绝缘层的材料在所述第二区域中的耗散因子高于在所述第一区域中的耗散因子，用于在从第一和/或第二通孔发出的电磁波由于在绝缘层边缘的反射而重新进入第一区域之前，衰减所述电磁波。
绝缘层的第二区域可形成围绕绝缘层第一区域的框。可替选地，绝缘层的第二区域可部分地围绕该绝缘层的第一区域。
根据第三方面，提供了一种电子装置，其包括根据第一方面和第二方面所述的电子电路。该电子装置可以是便携式通讯设备，例如移动电话，但不限于移动电话。
在从属权利要求中还限定了本发明的其它实施例。
应当强度，术语“包含/包括”在用于本说明书中时用来指出存在所述特征、整数、步骤或部件，但是不排除存在或增加一个或更多其它特征、整数、步骤、部件或其组合。
附图说明
参照附图，从以下具体说明中可容易理解本发明实施例的更多目的、特征和优势，在附图中：
图1是根据本发明实施例的电子电路的俯视图；
图2是图1中电子电路的印刷电路板(PCB)的横截面图；
图3是根据本发明实施例的电子电路的俯视图；
图4是图3中电子电路的PCB的横截面图；以及
图5示意性示出了包含根据本发明实施例的电子电路的电子装置。
具体实施方式
图1是根据本发明实施例的电子电路1的俯视图。该电子电路1包括第一集成电路(IC)10a和第二IC 10b。而且，电子电路1包括印刷电路板15，第一IC 10a和第二IC 10b安装在该印刷电路板15上。第一IC 10a具有电源端子20a(例如接地端子或用于提供正或负供电电压的端子)且第二IC 10b具有电源端子20b。另外，电子电路1可包括其它电子部件(未示出)，例如IC、分立元件和/或各种连接器。
图2是PCB 15沿着虚线25(图1)的横截面图。该PCB 15包括电介质材料制成的数个绝缘层30a-30c。此外，PCB 15包括数个导电层40a-40c。每个导电层包括导电材料，通常是金属(例如铜)或者金属合金，构成电线和/或电平面。在图2中(另外参考图4)，为了简便，导电层被示为完全填充导电材料，但是用于通孔的通道除外。在现实中，如本领域技术人员已知的那样，导电层的其它部分可具有不村子导电材料的区域(例如，导电材料已被蚀刻除去)，例如在两个导线之间、在导线与平面之间、或者在两个平面之间。
为了实现较低的生产成本，在本发明的实施例中，在绝缘层30a-30c中采用了聚合物基电介质材料。聚合物基电介质材料可包括聚合物树脂。而且，一些聚合物基电介质材料可包括加强结构，例如由纸或纤维玻璃制成的加强结构。这些材料的示例有：通常使用的阻燃剂2(FR-2)和阻燃剂4(FR-4)。FR-4由利用纤维玻璃得以加强的环氧树脂制成。FR-2由饱含合成树脂的纸材料制成。使用这样的聚合物基电介质材料用于制造绝缘层30a-30c，导致与例如陶瓷材料相比低很多的生产成本。具有多于两个导电层的多层PCB可由数个具有由单个绝缘层分开的两个导电层的PCB(也称为双侧PCB)制成，该PCB利用聚合物树脂胶粘在一起。每个所述双侧PCB中的绝缘层可由加强的聚合物基电介质材料(例如FR-2或FR-4)制成，而多层PCB的相邻的双侧PCB之间的绝缘层可由用于将所述相邻的双侧PCB胶粘在一起的聚合物树脂形成。
在图1-2所示的实施例中，导电层40b的导电材料在绝缘层30b的第一表面上形成第一平面，用于将第一电源电压提供给第一IC 10a和第二IC 10b。此外，导电层40a的导电材料在绝缘层30b的、与所述第一表面相反的第二表面上形成第二平面，用于将第二电源电压提供给第一IC 10a和第二IC 10b。在一些实施例中，第一电源电压可以是接地或0V，而第二电源电压可以是正电源电压。但是，在其它实施例中可以相反，或者第一和/或第二电源电压可以是电子电路1中所需的任何其它电源电压。形成于PCB的导电层中用于将电源电压提供给安装在该PCB上的电子部件的平面(例如上述第一平面和第二平面)在下文中称为电源平面。
导电层40c的导电材料在绝缘层30c的表面上形成一个或多个信号线，用于将电信号传递给第一和/或第二IC 10a、10b或从第一和/或第二IC 10a、10b接收电信号。
PCB 15还包括由导电材料制成的第一通孔50a，该第一通孔50a连接至第一平面且穿过绝缘层30b，用于将第一电源电压提供给第一IC 10a。而且，PCB15包括由导电材料制成的第二通孔50b，该第二通孔50b连接至第一平面且穿过绝缘层30b，用于将第一电源电压提供给第二IC 10b。通孔中的导电材料通常是金属或金属合金。
对于时钟控制的电路，例如依靠一个或多个时钟信号工作的数字电路，来自电源的电流通常作为具有较大峰值电流的尖峰出现，其原因在于当这样的时钟信号进行变换时，众多电路节点或多或少同时切换逻辑电平。这样的尖峰通常包括噪声，该噪声由于遇到PCB边界和其它阻抗间断而多次反射，可能作为电磁(EM)波在电介质层中来回传播。由于多次反射，可能出现一个或多个噪声频率分量的或一定范围内的放大，这又可能引起对安装在PCB 15上的电子部件的正常功能的干扰，和/或可能导致超过关于电磁干扰(EMI)或射频干扰(RFI)的容许界限。
例如，考虑第一IC 10a具有如上所述的“尖峰”电流消耗的示例。从由导电层40b形成的第一平面通过通孔50a流向第一IC 10a的电流尖峰会在绝缘层30b中引起EM波形式的噪声。引起的噪声会传播并在绝缘层30b中反射，如上所述。而且，引起的噪声会被通孔50b拾获而到达第二IC 10b的电源端子20b。这又会导致第二IC 10b的电源电压波动，会对第二IC 10b的性能带来不良影响，甚至引起故障。在第一平面和第二平面之间，在第二IC 10b附近可连接去耦电容器，以降低电源电压波动。
根据本发明的实施例，通过选择聚合物基第一和第二电介质材料，使得第一电介质材料的耗散因子高于第二电介质材料，已实现可以降低上述噪声的影响，但不显著牺牲电路性能。选择具有较低耗散因子的第二电介质材料，有利于在由绝缘层30c表面上的导电层40c形成的导线中使用较高的信号频率(例如，用于具有较高比特率的串行比特数字信号)。针对不同的应用(例如，由于不同的时钟频率和/或导线长度)，第二电介质材料耗散因子的所要求的上限可能不同，并且可例如使用测试电路和/或计算机仿真而基于测量值确定。同时，通过选择与第二电介质材料相比具有较高耗散因子的第一电介质材料，与第一电介质材料和第二电介质材料相同的情况相比，绝缘层30b会更大程度地耗散与引起的噪声相关的噪声能量。结果，例如由于可以减少所需去耦电容器的数量，和/或需要较小范围的EMI或RFI屏蔽，可以简化电子电路1的生产。
根据示例性实施例，第二电介质材料可以包括环氧树脂，并且可进一步包括加强纤维玻璃结构。例如，第二电介质材料可以是FR-4(见上文)或类似材料。而且，第一电介质材料可包括合成树脂，并且可进一步包括纸材料，该纸材料可饱含合成树脂。例如，第一电介质材料可以是FR-2(见上文)或类似材料。FR-4在1MHz信号频率下通常具有大约0.02的耗散因子，而FR-2在1MHz信号频率下通常具有近似0.25的耗散因子，其为FR-4的典型值的10倍以上。
可用作第一或第二电介质材料的其它合适材料的示例包括：耗散因子约为0.045的环氧材料-1(CEM-1)，耗散因于约为0.05的22F，耗散因子约为0.045-0.065的FR-1，以及耗散因子约为0.01-0.05的XPC。所有这些材料以及FR-2和FR-4可例如从位于印度古吉拉特邦艾哈迈达巴德的Ellisbridge，TirthrajComplex A/116号(邮编380006)的Midas Instrumentations公司获得。这些材料(包括FR-2和FR-4)可在各实施例中用作第一和第二电介质材料，使得选择作为第一电介质材料的材料具有与选择作为第二电介质材料的材料相比更高的耗散因子。
应当强调，图2中所示的实施例仅仅是个示例。例如，PCB 15可具有多于三个导电层。而且，所述导电层中多于两个导电层可用于形成电源平面，并且可使用多于一个导电层以形成导线。
图3是根据本发明另一个实施例的电子电路101的俯视图。根据该实施例，电子电路101包括第一IC 110a(对应于图1中的第一IC 10a)和第二IC 110b(对应于图1中的第二IC 10b)。此外，该电子电路101包括PCB 115，第一IC110a和第二IC 110b安装在该PCB 115上。第一IC 10a和第二IC 10b各自的一个端子在图3中分别以标号120a和120b来标记。端子120a和120b可例如为电源端子。另外，电子电路101可包括其它电子部件(未示出)，例如IC、分立部件和/或各种连接器。
图4是PCB 115沿着虚线125(见图3)的横截面图。PCB 115包括聚合物基电介质绝缘层130。该绝缘层130具有彼此相邻第一区域135a和第二区域135b。在图3中也示出了该区域135a和135b。此外，PCB 115包括一个或多个导电层140a、140b(在图3中，导电层的数目为2，但是也可能是其它数目)，所述导电层140a、140b包含导电材料(例如金属，通常为铜，或者金属合金)，用于将第一和第二IC电连接至其它电子部件，例如彼此连接，连接至电源，和/或各种其它部件。如以上参考图2所述，导电层140a、140b中的导电材料可例如形成导线和/或面。
PCB 115还包括由导电材料制成的第一通孔150a，该通孔150a穿过绝缘层130用于将第一IC 110a连接至导电层之一，在该情况下是连接至导电层140b(通过第一IC 110a的端子120a进行连接)。而且，PCB 115包括由导电材料制成的第二通孔150b，该通孔150b穿过绝缘层130用于将第二IC 110b连接至导电层之一，在该情况下是连接至导电层140b(通过第二IC的端子120b进行连接)。同上，通孔150a和150b中的导电材料可例如为金属或金属合金。
在图3和图4中所示的实施例中，第一通孔150a和第二通孔150b两者穿过绝缘层130的第一区域135a。如上参照图1和图2所示实施例所述，可能从通孔之一例如第一通孔150a发出噪声，该噪声以EM波形式传播通过绝缘层130，并且还被第二通孔150b拾获，这可能对第二IC 110b的性能有不良影响，甚至引起波动。
根据本发明的实施例，通过使用在第二区域135b中的耗散因子高于第一区域135a中的耗散因子的绝缘层130材料，已实现可以降低上述噪声的影响，但不显著牺牲电路性能。因此，在从第一和/或第二通孔150a、150b发出的电磁波由于绝缘层130的边缘的反射而重新进入第一区域135a之前，该电磁波受到衰减。由于当电磁波传播经过第二区域135b时噪声能量被耗散，从而实现该衰减。结果，例如由于可以减少所需去耦电容器的数量，和/或需要较小范围的EMI或RFI屏蔽，所以可以简化电子电路101的生产。
如图3中所示，绝缘层130的第二区域135b可形成框，围绕该绝缘层130的第一区域135a。在可替选的实施例(未示出)中，第二区域135b可仅仅部分地框住第一区域135a。例如，第二区域135b可与第一区域135a的一个或多个边缘相邻，但是未必如图3中那样与第一区域的所有边缘相邻。
第一区域可例如由通常用于PCB中的聚合物基电介质材料制成，例如FR-2、FR-4、CEM-1、22F、XPC或类似材料。第二区域135b可沉积为在第一区域的边缘上的覆层。该覆层可例如包括与第一区域135a相同的树脂，或者类似的树脂。该覆层可另外包括微波吸收材料颗粒，以提供第二区域135b中的合适的耗散因子。该微波吸收材料的类型和数量可例如基于测量值进行选择，以例如实现第二区域135b中期望的耗散因子。合适的微波吸收材料的非限制性示例为羰基铁粉(CIP)。根据一些实施例，所述覆层可包含Wave-X材料或由其构成，该Wave-X材料可从美国马萨诸塞州阿姆斯伯里Chestnut大街11号(邮编01913)的ARC科技有限公司获得。
所述PCB的制造可例如包括首先制造常规PCB(即，不存在第二区域135b)。然后在后续处理步骤中，可将用于形成第二区域135b的覆层沉积在第一区域135a的边缘的周围。
应当强调，图4中所示实施例仅为示例。例如，PCB 115可具有多于三个导电层以及比图中所示更多的绝缘层。所述绝缘层中的一个或多个可具有如上所述的第一区域135a和第二区域135b。例如，可沉积上述覆层，使得该覆层分布在一个或多个所述绝缘层上，从而为其上分布有第二区域的每个绝缘层形成这样的第二区域135b。
根据本发明的一些实施例，电子电路1(见图1)和电子电路101(见图3)包括在电子装置中。在图5中示意性示出这种情况，该图5示出包括电子电路1或101的电子装置200。该电子装置可以是、但不限于便携式通讯设备，例如手机等等。
上文中已参照特定实施例描述了本发明。但是，在本发明的范围内，也可存在除以上所述之外的其它实施例。所述实施例中的不同特征可与除以上所述之外的其它实施例中的特征结合。本发明的范围仅由所附的专利权利要求限定。

Claims (13)

1.一种电子电路(1)，包括：
第一集成电路(10a)和第二集成电路(10b)；以及
印刷电路板(15)，该印刷电路板包括：
-由包含聚合物的第一电介质材料制成的第一绝缘层(30b)；
-由包含聚合物的第二电介质材料制成的第二绝缘层(30c)；
-包含导电材料的第一导电层(40b)，该导电材料在所述第一绝缘层(30b)的第一表面上形成第一平面，用于将第一电源电压提供给所述第一集成电路(10a)和第二集成电路(10b)；
-包含导电材料的第二导电层(40a)，该导电材料在所述第一绝缘层(30b)的、与所述第一表面相反的第二表面上形成第二平面，用于将第二电源电压提供给所述第一集成电路(10a)和第二集成电路(10b)；
-包含导电材料的第三导电层(40c)，该导电材料在所述第二绝缘层(30c)的表面上形成一个或多个信号线，用于将电信号传递给所述第一集成电路(10a)和/或第二集成电路(10b)，和/或从所述第一集成电路(10a)和/或第二集成电路(10b)接收电信号；
-由导电材料制成的第一通孔(50a)，其连接至所述第一平面且穿过所述第一绝缘层(30b)，用于将所述第一电源电压提供给所述第一集成电路(10a)；以及
-由导电材料制成的第二通孔(50b)，其连接至所述第一平面且穿过所述第一绝缘层(30b)，用于将所述第一电源电压提供给所述第二集成电路(10b)；其中，
所述第一电介质材料具有比所述第二电介质材料更高的耗散因子。
2.根据权利要求1所述的电子电路(1)，其中，所述第二电介质材料包含环氧树脂。
3.根据权利要求2所述的电子电路(1)，其中，所述第二电介质材料包含加强纤维玻璃结构。
4.根据权利要求2或3所述的电子电路(1)，其中，所述第二电介质材料是阻燃剂4，即FR-4。
5.根据任一前述权利要求所述的电子电路(1)，其中，所述第一电介质材料包含合成树脂。
6.根据权利要求5所述的电子电路(1)，其中，所述第一电介质材料包含纸材料。
7.根据权利要求5或6所述的电子电路(1)，其中，所述第一电介质材料是阻燃剂2，即FR-2。
8.一种电子电路(101)，包括：
第一集成电路(110a)和第二集成电路(110b)；以及
印刷电路板(115)，该印刷电路板包括：
-包含聚合物的电介质绝缘层(130)；
-包含导电材料的一个或多个导电层(140a、140b)，用于将所述第一集成电路和第二集成电路电连接至其它电子部件；
-由导电材料制成的第一通孔(150a)，其穿过所述绝缘层(130)，用于将所述第一集成电路(110a)连接至所述导电层(140b)之一；以及
-由导电材料制成的第二通孔(150b)，其穿过所述绝缘层(130)，用于将所述第二集成电路(110b)连接至所述导电层(140b)之一；其中，
所述绝缘层(130)具有彼此相邻的第一区域(135a)和第二区域(135b)；
所述第一通孔(150a)和第二通孔(150b)穿过所述绝缘层(130)的第一区域(130a)；以及
所述绝缘层(130)的材料在所述第二区域(135b)中的耗散因子高于在所述第一区域(135a)中的耗散因子，用于在从所述第一通孔(150a)和/或第二通孔(150b)发出的电磁波由于在所述绝缘层(130)的边缘的反射而重新进入所述第一区域(135a)之前，衰减所述电磁波。
9.根据权利要求8所述的电子电路(101)，其中，所述绝缘层(130)的所述第二区域(135b)形成围绕所述绝缘层(130)的第一区域(135a)的框。
10.根据权利要求8所述的电子电路(101)，其中，所述绝缘层(130)的所述第二区域(135b)部分地围绕所述绝缘层(130)的第一区域(135a)。
11.一种电子装置(200)，包括根据任一前述权利要求所述的电子电路(1、101)。
12.根据权利要求11所述的电子装置(200)，其中，该电子装置(200)是便携式通讯设备。
13.根据权利要求12所述的电子装置(200)，其中，所述便携式通讯设备是移动电话。
CN201080034034.2A 2009-07-31 2010-06-17 电子电路 Expired - Fee Related CN102511204B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP09166986A EP2280589A1 (en) 2009-07-31 2009-07-31 Electronic circuit
EP09166986.1 2009-07-31
US23405509P 2009-08-14 2009-08-14
US61/234,055 2009-08-14
PCT/EP2010/058530 WO2011012372A1 (en) 2009-07-31 2010-06-17 Electronic circuit

Publications (2)

Publication Number Publication Date
CN102511204A true CN102511204A (zh) 2012-06-20
CN102511204B CN102511204B (zh) 2016-04-20

Family

ID=41152137

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080034034.2A Expired - Fee Related CN102511204B (zh) 2009-07-31 2010-06-17 电子电路

Country Status (4)

Country Link
US (1) US8779298B2 (zh)
EP (1) EP2280589A1 (zh)
CN (1) CN102511204B (zh)
WO (1) WO2011012372A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104919905A (zh) * 2013-01-15 2015-09-16 日本精工株式会社 印刷电路基板和噪声抑制构造

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9450586B2 (en) 2012-10-02 2016-09-20 Hewlett Packard Enterprise Development Lp Security shield assembly
US8918893B2 (en) 2012-10-29 2014-12-23 Hewlett-Packard Development Company, L.P. Managing a fault condition by a security module
US10440828B2 (en) * 2017-04-14 2019-10-08 The Diller Corporation Integrated electrical component within laminate
US10753967B2 (en) * 2017-11-27 2020-08-25 Omnivision Technologies, Inc. Electromagnetic interference (EMI) evaluation system for image sensors

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5428506A (en) * 1990-08-02 1995-06-27 International Business Machines Corp. Circuit board EMI suppressor including a lossy dielectric layer
US5981869A (en) * 1996-08-28 1999-11-09 The Research Foundation Of State University Of New York Reduction of switching noise in high-speed circuit boards
US6798666B1 (en) * 2000-12-29 2004-09-28 Ncr Corporation Introducing loss in a power bus to reduce EMI and electrical noise
US20070102806A1 (en) * 2005-11-08 2007-05-10 Sun Microsystems, Inc. Power distribution for high-speed integrated circuits
US20070164435A1 (en) * 2006-01-13 2007-07-19 Elpida Memory, Inc. Semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180215B1 (en) * 1999-07-14 2001-01-30 Intel Corporation Multilayer printed circuit board and manufacturing method thereof
US7213739B2 (en) * 2004-04-02 2007-05-08 Fry's Metals, Inc. Underfill fluxing curative
US7366554B2 (en) * 2004-08-09 2008-04-29 Sony Ericsson Mobile Communications Ab Reduction of near field E-M scattering using high impedance coating materials
TWI268745B (en) * 2005-12-08 2006-12-11 Ind Tech Res Inst A multilayer printed circuit board embedded with a filter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5428506A (en) * 1990-08-02 1995-06-27 International Business Machines Corp. Circuit board EMI suppressor including a lossy dielectric layer
US5981869A (en) * 1996-08-28 1999-11-09 The Research Foundation Of State University Of New York Reduction of switching noise in high-speed circuit boards
US6798666B1 (en) * 2000-12-29 2004-09-28 Ncr Corporation Introducing loss in a power bus to reduce EMI and electrical noise
US20070102806A1 (en) * 2005-11-08 2007-05-10 Sun Microsystems, Inc. Power distribution for high-speed integrated circuits
US20070164435A1 (en) * 2006-01-13 2007-07-19 Elpida Memory, Inc. Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104919905A (zh) * 2013-01-15 2015-09-16 日本精工株式会社 印刷电路基板和噪声抑制构造
CN104919905B (zh) * 2013-01-15 2017-09-01 日本精工株式会社 电动助力转向装置用控制装置

Also Published As

Publication number Publication date
CN102511204B (zh) 2016-04-20
EP2280589A1 (en) 2011-02-02
US8779298B2 (en) 2014-07-15
WO2011012372A1 (en) 2011-02-03
US20120184326A1 (en) 2012-07-19

Similar Documents

Publication Publication Date Title
CN203040005U (zh) 印制电路板
US9288893B2 (en) Implementations of twisted differential pairs on a circuit board
CN101448360A (zh) 多层印刷电路板
KR100663265B1 (ko) 다층 기판 및 그 제조 방법
CN102511204B (zh) 电子电路
CN103620898A (zh) 母线组件及制造方法
US6483692B2 (en) Capacitor with extended surface lands and method of fabrication therefor
CN101175365B (zh) 抗信号失真的印刷电路板和方法
US9792544B2 (en) Interposer and electronic component
CN105657962A (zh) 一种多层pcb电路板
KR102192553B1 (ko) 집적 회로, 휴대폰 및 디스플레이 장치
CN104812170A (zh) 高频模块
CN201657491U (zh) 线路板
CN102105018B (zh) 一种多层电路板
US20020074161A1 (en) Interconnect
CN206547215U (zh) 集成电路板、无人机电路及无人机
CN100518439C (zh) 防止静电放电的印刷电路板
CN205232575U (zh) 电子装置、电子系统和电子设施
KR20100111503A (ko) 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판
US7547848B2 (en) Structure and method for a twisted bus bar for low impedance power distribution and electromagnetic field suppression
US6249062B1 (en) Method and apparatus of pseudogrounding
US20020166696A1 (en) Land grid array (LGA) pad repair structure and method
CN110113863B (zh) 一种具有静电防护功能的pcb板
JP6238605B2 (ja) プリント回路板及び電子機器
CN102196666A (zh) 多层印刷电路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160420

Termination date: 20180617